KR100630736B1 - 반도체 소자의 범프 및 제조 방법 - Google Patents

반도체 소자의 범프 및 제조 방법 Download PDF

Info

Publication number
KR100630736B1
KR100630736B1 KR1020050007984A KR20050007984A KR100630736B1 KR 100630736 B1 KR100630736 B1 KR 100630736B1 KR 1020050007984 A KR1020050007984 A KR 1020050007984A KR 20050007984 A KR20050007984 A KR 20050007984A KR 100630736 B1 KR100630736 B1 KR 100630736B1
Authority
KR
South Korea
Prior art keywords
bump
groove
semiconductor substrate
forming
layer
Prior art date
Application number
KR1020050007984A
Other languages
English (en)
Other versions
KR20060087131A (ko
Inventor
고영필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007984A priority Critical patent/KR100630736B1/ko
Priority to US11/339,774 priority patent/US7348669B2/en
Publication of KR20060087131A publication Critical patent/KR20060087131A/ko
Application granted granted Critical
Publication of KR100630736B1 publication Critical patent/KR100630736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

반도체 소자의 범프(bump) 및 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판의 범프 패드 영역에 홈을 형성하고, 홈 내로 연장되는 범프하부금속막(UBM)을 형성한 후, 범프하부금속막 상에 홈을 하단부가 채우는 범프를 형성한다.
패키지, 범프, UBM, 접착, 언더 컷

Description

반도체 소자의 범프 및 제조 방법{Bump structure of semiconductor device and manufacturing method therefor}
도 1은 종래의 반도체 소자의 범프 구조를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2 내지 도 6은 본 발명의 제1실시예에 따른 반도체 소자의 범프 구조를 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 제2실시예에 따른 반도체 소자의 범프 구조를 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 반도체 소자 패키지에서의 전기적 연결을 위한 범프(bump) 및 제조 방법에 관한 것이다.
현재, 반도체 제조 기술 분야에는 집적 회로가 집적된 반도체 소자 칩(chip) 또는 집적회로 칩을 패키징(packaging)하는 다양한 방법들이 제시되고 있다. 이때, 반도체 소자의 집적도가 증가함에 따라 미세 범프 패드 피치(small bump pad pitch)가 요구되고 있다. 또한, 반도체 소자 패키지를 채용하는 전자 제품들이 소 형화 또는/ 및 휴대화됨에 따라 패키지의 높이에 대한 제약이 극심해지고 있다.
이에 따라, 범프의 높이 또는 범의 접착면이 감소되어 범프에 대한 신뢰성이 떨어지는 문제가 대두되고 있다. 또한, 범프를 형성한 후 범프의 하부층으로 도입되는 범프하부금속막(UBM: Under Bump Metal)을 식각할 때, 언더 컷(under cut)이 원하지 않게 발생되는 문제가 대두괴도 있다. 이러한 UBM의 언더 컷은 범프의 접착력을 저하시키고 또한 범프의 전기적 신뢰성을 열화시키는 요인으로 인식되고 있다.
도 1은 종래의 반도체 소자의 범프 구조를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 종래의 범프 구조는, 웨이퍼 또는 반도체 기판(10) 상에 반도체 소자를 형성하기 위한 공정들이 수행된 후, 범프 제조 공정을 수행하여 형성되고 있다. 반도체 기판(10) 상에 범프 패드(20)는 알루미늄(Al) 등과 같은 금속막을 포함하여 형성되는 데, 주로 반도체 소자의 배선 공정 등에서 반도체 소자의 배선에 전기적으로 연결되게 형성된다.
범프 패드(20)의 일부 표면을 노출하는 보호막(30)을 형성하고, 보호막(30)에 의해 노출된 범프 패드(20)에 전기적으로 연결되는 범프하부금속막(UBM: 40)이 형성된다. 보호막(30)은 폴리이미드막(polyimide layer)으로 형성될 수 있다. 이후에, 도시되지는 않았으나 범프 패드(20) 상의 범프하부금속막(40)을 노출하는 레지스트 패턴(resist pattern)을 도입하고, 레지스트 패턴에 의해 노출된 범프하부금속막(40) 상에 범프(50)를 전기도금 등의 방법으로 형성한다. 이후에, 레지스트 패 턴을 제거하고 범프(50)에 의해 노출된 범프하부금속막(40) 부분을 선택적으로 제거하여 범프(50) 구조를 형성하게 된다.
이때, 노출된 범프하부금속막(40)을 선택적으로 제거하는 식각 과정은 습식 식각 과정과 같은 등방성 식각 과정으로 수행되는 데, 이러한 습식 식각 과정 등에서 범프하부금속막(40)에 언더 컷(60)이 발생할 수 있다. 이러한 언더 컷(60)의 발생은 결국 범프(50)와 하부 막질 간의 접착되는 면적을 감소시키는 결과를 유발하여, 범프(50)의 접착력을 감소시켜 범프(50)의 신뢰성을 저하시키게 된다. 이러한 범프(50)의 접착력의 감소 문제는 보다 미세한 범프 크기 또는 범프 패드 피치를 요구하는 경우 더욱 극심해질 수 있다.
현재, 반도체 소자 패키지를 채용하는 전자 제품들의 소형화 또는/ 및 휴대화가 극심해지고 있는 데, 이에 따라 제품에 채용되는 패키지는 그 높이가 매우 작게 요구되고 있다. 그런데, 도 1에 제시된 바와 같은 범프 구조에 범프(50)의 높이를 줄일 경우, 범프에 대한 신뢰성이 떨어지는 문제가 발생될 수 있다. 실질적으로 패키지에서 신뢰성을 고려하여 안정된 전기적 연결을 구현하기 위해서는 일정 수준 이상의 범프(50) 직경 또는 두께가 요구되고 있다. 따라서, 이러한 범프 두께 감소에 대한 제약은 결국 패키지 두께 감소를 제약하는 요인으로 작용할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 패키지에서의 범프의 접착력을 증가시킬 수 있고 범프하부금속막에서의 언더 컷 발생을 방지할 수 있는 반도체 소자의 범프 구조 및 제조 방법을 제시하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판의 범프 패드 영역에 홈을 형성하는 단계, 상기 홈 내로 연장되는 범프하부금속막을 형성하는 단계, 및 상기 범프하부금속막 상에 상기 홈을 하단부가 채우는 범프를 형성하는 단계를 포함하는 반도체 소자의 범프 제조 방법을 제시한다.
이때, 상기 홈은 상기 반도체 기판을 선택적으로 수 ㎛ 내지 수십 ㎛의 깊이로 식각하여 형성될 수 있다.
또한, 본 발명의 다른 일 관점은, 반도체 기판의 범프 패드 영역 상에 마스크 패턴을 형성하는 단계, 상기 마스크 패턴에 노출된 상기 반도체 기판 상에 에피택셜 성장층을 선택적으로 성장시키는 단계, 상기 마스크 패턴을 선택적으로 제거하여 상기 에피택셜 성장층에 둘러싸인 홈을 상기 반도체 기판 상에 형성하는 단계, 상기 홈 내로 연장되는 범프하부금속막을 형성하는 단계, 및 상기 범프하부금속막 상에 상기 홈을 하단부가 채우는 범프를 형성하는 단계를 포함하는 반도체 소자의 범프 제조 방법을 제시할 수 있다.
여기서, 상기 에피택셜 성장층은 상기 홈이 수 ㎛ 내지 수십 ㎛의 깊이로 형성되게 하는 두께로 성장될 수 있다.
또한, 상기 범프 제조 방법은, 상기 반도체 기판 상에 또는 상기 에피택셜 성장층 상에 반도체 소자를 구현하는 단계를 더 포함할 수 있다.
또한, 상기 범프 제조 방법은, 상기 홈 내에 상기 범프를 위한 범프 패드를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 범프 제조 방법은, 상기 반도체 기판 상에 상기 범프 패드의 표면을 노출하는 보호층을 형성하는 단계를 더 포함할 수 있다.
상기 범프에 의해 노출되는 상기 범프하부금속막 부분을 선택적으로 제거하는 단계를 더 포함할 수 있다.
상기 범프를 리플로우(reflow)하는 단계를 더 포함할 수 있다.
또한, 본 발명의 또 다른 일 관점은, 범프 패드 영역에 형성된 홈을 포함하는 반도체 기판, 상기 홈의 측벽 및 바닥에 연장된 범프하부금속막, 및 상기 범프하부금속막 상에 상기 홈을 하단부가 채우게 형성된 범프를 포함하는 반도체 소자의 범프 구조를 제시할 수 있다.
이때, 상기 홈은 상기 반도체 기판 내로 연장된 것이거나 또는 상기 홈은 상기 반도체 기판 상에 선택적으로 성장된 에피택셜 성장층에 의해 둘러싸인 형태로 형성된 것일 수 있다.
본 발명에 따르면, 반도체 패키지에서의 범프의 접착력을 증가시킬 수 있고, 범프하부금속막에서의 언더 컷 발생을 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는 범프의 직경 또는 두께를 상대적으로 크게 유지하면서도 반도체 기판 또는 반도체 소자가 형성된 층에 대한 범프의 높이를 상대적으로 낮출 수 있는 범프 구조 및 제조 방법을 제시한다. 예컨대, 반도체 기판에 홈을 형성하거나 또는 반도체 소자가 형성될 층에 홈을 형성하고, 이러한 홈 내에 범프의 하단부가 매몰되게 유도하여, 범프의 높이를 실질적으로 줄이며 또한 범프와 반도체 기판(또는 반도체 소자가 형성된 층) 간의 접착 면적을 상대적으로 증가시켜 범프의 접착력을 증가시킨다.
이에 따라, 미세 범프 패드 피치에서도 범프의 접착면을 넓게 유지하도록 유도할 수 있고, 또한, 범의 두께 또는 직경을 상대적으로 크게 유지하도록 유도할 수 있다. 따라서, 범프 구조의 신뢰성을 증가시킬 수 있고, 범프 높이에 따른 패키지 두께 감소에의 제약을 해소할 수 있다. 따라서, 보다 얇은 두께의 반도체 소자 패키지 제작이 가능하다. 또한, 범프의 하단부 일부가 홈에 매몰되므로, 범프하부금속막에의 언더 컷 발생 및 이러한 언더 컷에 따른 범프 신뢰성의 저하 문제를 효과적으로 방지할 수 있다.
도 2 내지 도 6은 본 발명의 제1실시예에 의한 반도체 소자의 범프 및 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2를 참조하면, 웨이퍼 또는 반도체 기판(100), 예컨대, 실리콘 반도체 기판(100)에 범프의 하단부가 일부 매몰될 홈(107)을 형성한다. 예컨대, 반도체 기판(100)에 범프가 형성될 또는 부착될 범프 패드 영역(105)에 홈(107)을 형성한다. 이러한 홈(107)은 매우 깊은 트렌치(trench) 형태로 형성될 수 있으며, 기존의 반 도체 소자의 구조와 비교할 때, 범프 패드들이 형성될 위치에 형성될 수 있다.
이러한 홈(107)은 범프의 두께 또는 직경을 고려하여 그 깊이가 결정될 수 있는 데, 대략 수 ㎛ 내지 수십 ㎛의 깊이로 형성될 수 있다. 실질적으로 범프의 높이를 고려할 때 수십 ㎛ 정도 깊이로 형성될 수 있다. 예컨대, 범프의 두께 또는 직경이 대략 100㎛ 내지 70㎛ 정도로 고려될 때, 홈(107)의 깊이는 대략 10㎛ 정도로 형성될 수 있다.
이러한 홈(107)의 형성은 실질적으로 반도체 소자의 배선 형성 과정에서 형성될 범프 패드의 형성 이전에 수행될 수 있다. 예컨대, 트랜지스터 또는/ 및 커패시터, 배선 등을 포함하는 반도체 소자가 형성될 영역인 소자 영역(101) 상에 반도체 소자가 형성되기 이전에, 범프 패드 영역(105)에 선택적으로 식각 과정을 수행하여 범프 매몰을 위한 홈(105)을 형성한다. 따라서, 홈(107)의 바닥과 소자 영역(101)의 표면과는 단차가 형성되게 된다.
도 3을 참조하면, 홈(107) 내에 범프 패드(200)를 형성한다. 홈(107)이 형성된 반도체 기판(100) 상에, 실질적으로 소자 영역(101) 상에 반도체 소자를 구현한다. 예컨대, 트랜지스터 소자 또는 및 커패시터 소자, 여러 배선들 등을 형성하는 과정과 같은 반도체 소자 형성 과정을 수행한다. 이에 따라, 반도체 기판(100) 상에 소자의 층(150)이 구현될 수 있다.
이러한 소자의 형성에 따른 소자의 층(150)은 실질적으로 여러 소자들, 배선들, 및 이들을 절연하는 절연층들의 구조를 포함하는 구조로 이해될 수 있다. 또한, 이러한 층(150)은 도 3에서 소자 영역(101) 상에만 위치하게 도시되었으나, 반 도체 공정 특성 상 홈(107) 내로도 연장되게 형성될 수도 있다. 그럼에도 불구하고, 이러한 층(150)이 홈(107) 내로 연장되더라도 소자 영역(101)과 범프 패드 영역(105) 간의 홈(107)에 의한 단차는 실질적으로 유지되게 된다.
한편, 반도체 소자를 형성하는 과정 중의 배선 형성 과정에서 배선에 전기적으로 연결되는 범프 패드(200)를 홈(107) 내에 형성한다. 범프는 소자의 층(150) 내에 구현된 소자들을 전기적으로 외부 회로와 연결시키기 위한 것이므로, 범프에 전기적으로 연결되는 범프 패드(200)는 소자의 층(150) 내에 형성된 배선과 전기적으로 연결되는 것은 당연하다. 이때, 범프 패드(200)는 홈(107)에 하단부 일부가 매몰되게 형성될 범프에 전기적으로 접촉하는 접촉 면적을 상대적으로 넓게 유도하기 위해서, 홈(107)의 바닥에 형성되는 것이 바람직하다.
이러한 범프 패드(200)는 배선 형성 과정에 형성될 수 있으므로, 배선을 이루는 금속 물질, 예컨대, 구리 또는 알루미늄 등과 같은 금속막을 포함하여 형성될 수 있다.
범프 패드(200)를 형성한 후, 소자의 층(150)을 덮는 절연층(310)을 형성하고, 이러한 절연층(310)을 선택적으로 식각하여 범프 패드(200)의 표면을 열어준다. 이후에, 절연층(310) 상에 보호층(330)을 폴리이미드층 등을 포함하여 형성할 수 있다. 이후에, 보호층(330)을 선택적으로 식각하여 범프 패드(200)의 표면을 선택적으로 열어준다.
연후에, 보호층(330) 상에 범프의 도금 등을 위한 범프하부금속막(UBM: 400)을 형성한다. 이러한 범프하부금속막(400)은 전기 도금 방법을 수행하기 위한 하부 막으로 이용된다.
도 4를 참조하면, 범프하부금속막(400) 상에 홈(107) 부위를 노출하는 레지스트 패턴(도시되지 않음)을 형성한 후, 범프(500)를 형성한다. 범프(500)는 전기 도금 방식으로 형성될 수 있으며, 솔더(solder), 구리 또는 금 등으로 형성될 수 있다. 이때, 범프(500)는 수십 ㎛ 내지 100㎛ 정도 두께로 형성될 수 있다.
이때, 범프(500)의 하단부는 홈(107)을 채우게 형성된다. 따라서, 범프(500)와 하부의 범프하부금속막(400) 간의 접촉 면적은 홈(107)의 측벽 상 및 바닥 상으로 연장되므로, 보다 넓은 접촉 면적을 가지게 된다. 따라서, 범프(500)의 접착력은 보다 증가되게 된다. 또한, 범프(500)의 하단부가 홈(107)을 채우게 되므로, 범프(500)의 높이는 그 두께가 기존의 범프와 같이 유지되더라도 홈(107)의 깊이에 의존하여 크게 줄어들게 된다. 따라서, 홈(107)의 깊이를 조절하여 범프(500)의 높이를 조절하는 것이 가능하다. 이에 따라, 반도체 소자의 패키지의 높이 또는 두께를 줄일 수 있어, 제품의 소형화 또는/ 및 휴대화에 유리하다.
이후에, 레지스트 패턴을 선택적으로 제거한다.
도 5를 참조하면, 범프(500)를 마스크(mask)로 이용하여 노출된 범프하부금속막(400) 부분을 선택적으로 제거한다. 이에 따라 범프(500)에 가려진 범프하부금속막 부분(401)이 잔류하게 된다. 이때, 잔류하는 범프하부금속막부분(401)은 범프(500)의 하단부의 측부에 도입된 형태로 잔류하므로, 기존의 범프에서와 같은 언더 컷 발생이 배제되게 된다. 또한, 범프(500)와 범프하부금속막부분(401)의 접촉 부분이 일부 선택적 식각에 의해 제거되더라도, 범프하부금속막부분(401)이 범프 (500)의 측부에 위치하므로 범프(500)가 들뜨지 않게 된다. 따라서, 언더 컷 발생이 배제될뿐더러, 언더 컷에 의해 기존의 범프가 들떠 접착력이 열화되는 문제가 해소되게 된다.
이와 같이 범프하부금속막(401)을 패터닝함으로써, 범프 구조가 반도체 기판(100) 상으로 돌출되는 형상으로 형성되게 된다.
도 6을 참조하면, 필요에 따라, 범프(500)를 리플로우(reflow)시켜 그 모양을 볼(ball) 형태(501)를 가지게 할 수 있다.
이제까지 설명한 바와 같이 홈(107)을 형성하고, 홈(107)에 하단부 일부가 매몰되어 그 두께가 유지되되 그 높이는 줄일 수 있는 범프 구조 및 범프 제조 방법을 제시할 수 있다. 그런데, 홈(107)은 반도체 기판(100)에 선택적 식각 방식으로 형성될 수도 있고, 또한, 선택적 에피택셜로 기판 상에 반도체 층을 선택적으로 형성함으로써 형성될 수 있다.
도 7 내지 도 9는 본 발명의 제2실시예에 의한 반도체 소자의 범프 및 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 7을 참조하면, 웨이퍼 또는 반도체 기판(100) 또는 SOI 기판(Silicon On Insulator substrate) 상에 범프가 형성될 또는 부착될 범프 패드 영역(105) 상에 홈의 형성을 위한 희생층으로서 마스크 패턴(115)을 형성한다. 이러한 마스크 패턴(115)은 실질적으로 범프 패드 영역(105)을 가리고 소자가 형성될 소자 영역(101)을 노출하도록 형성된다. 마스크 패턴(115)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연 물질로 형성될 수 있다. 또한, 형성하고자 하는 홈의 깊이를 고려 하여 마스크 패턴(115)의 두께가 결정될 수 있다.
이후에, 마스크 패턴(115)에 의해 노출된 반도체 기판(100)의 실리콘 표면 상에 선택적 에피택셜 성장(epitaxial growth)을 수행하여 소자가 형성될 반도체 층(110)을 형성한다. 이러한 반도체 층(110)은 실질적으로 단결정 실리콘층으로 성장되는 것이 바람직하다.
도 8을 참조하면, 마스크 패턴(115)을 선택적으로 제거하여 홈(108)을 형성한다. 홈(108)의 바닥인 반도체 기판(100) 표면과 반도체 층(110)의 상측 표면은 홈(108)의 깊이만큼의 단차를 가지게 된다. 이러한 홈(108)은 실질적으로 도 2에 제시된 반도체 기판(100)에 선택적 식각에 의해서 형성된 홈(도 2의 107)과 같은 역할을 하게 된다.
따라서, 이러한 홈(108)은 실질적으로 마스크 패턴(115)의 두께 또는/ 및 에피택셜 성장에 의한 반도체 층(110)의 두께에 의존하는 깊이를 가지게 된다. 또한, 이러한 홈(108)의 깊이는 범프의 두께 또는 직경을 고려하여 그 깊이가 결정될 수 있는 데, 대략 수 ㎛ 내지 수십 ㎛의 깊이로 형성될 수 있다. 예컨대, 범프의 두께 또는 직경이 대략 100㎛ 내지 70㎛ 정도로 고려될 때, 홈(107)의 깊이는 대략 10㎛ 정도로 형성될 수 있다.
도 2를 참조하여 설명한 바와 마찬가지로, 이러한 홈(108)의 형성은 실질적으로 반도체 소자의 배선 형성 과정에서 형성될 범프 패드의 형성 이전에 수행될 수 있다.
도 9를 참조하면, 홈(107) 내에 범프 패드(200)를 형성하고, 그 상에 범프 (500)를 형성한다. 이러한 형성 과정은 도 3 내지 도 5를 참조하여 설명한 바와 마찬가지로 수행될 수 있다. 다만, 반도체 층(110) 상에 실질적으로 반도체 소자, 예컨대, 트랜지스터 소자 또는 및 커패시터 소자, 여러 배선들 등을 형성하는 과정과 같은 반도체 소자 형성 과정이 수행된다. 이에 따라, 반도체 층(110) 상에 소자의 층(150)이 구현될 수 있다.
이러한 소자의 형성에 따른 소자의 층(150)은, 실질적으로 여러 소자들, 배선들, 및 이들을 절연하는 절연층들의 구조를 포함하는 구조로 이해될 수 있다. 또한, 이러한 층(150)은 도 9에서 반도체 층(110) 상에만 위치하게 도시되었으나, 반도체 공정 특성 상 홈(108) 내로도 연장되게 형성될 수도 있다. 그럼에도 불구하고, 이러한 층(150)이 홈(108) 내로 연장되더라도 반도체 층(110)과 범프 패드 영역(105) 간의 홈(108)에 의한 단차는 실질적으로 유지되게 된다.
범프 패드(200)는 홈(108) 내에 형성되며, 소자의 층(150)을 덮는 절연층(310)이 형성되고, 이러한 절연층(310)을 선택적으로 식각하여 범프 패드(200)의 표면을 열어주게 된다. 이후에, 절연층(310) 상에 보호층(330)을 폴리이미드층 등을 포함하여 형성하고, 이후에, 보호층(330)을 선택적으로 식각하여 범프 패드(200)의 표면을 선택적으로 열어줄 수 있다.
연후에, 보호층(330) 상에 범프의 도금 등을 위한 범프하부금속막(UBM: 400)을 형성하고, 범프하부금속막(400) 상에 홈(108) 부위를 노출하는 레지스트 패턴(도시되지 않음)을 형성한 후, 범프(500)를 형성한다. 범프(500)는 전기 도금 방식으로 형성될 수 있으며, 솔더(solder), 구리 또는 금 등으로 형성될 수 있다. 이 때, 범프(500)는 수십 ㎛ 내지 100㎛ 정도 두께로 형성될 수 있다. 대략 60㎛ 정도 두께로 범프(500)는 형성될 수 있다. 이후에, 레지스트 패턴을 선택적으로 제거한다. 범프(500)를 마스크(mask)로 이용하여 노출된 범프하부금속막(400) 부분을 선택적으로 제거한 후, 필요에 따라, 범프(500)를 리플로우(reflow)시켜 그 모양을 볼(ball) 형태를 가지게 할 수 있다.
상술한 본 발명에 따르면, 범프의 하단부가 매몰될 홈을 반도체 기판에 또는 반도체 기판 상에 구비하여, 범프가 이러한 홈을 매몰하며 기판 표면 상으로 돌출되게 형성할 수 있다. 이에 따라, 범프의 두께를 상대적으로 두껍게 유지하며 범프의 높이를 실질적으로 줄일 수 있으며, 또한 범프와 반도체 기판(또는 반도체 소자가 형성된 층) 간의 접착 면적을 상대적으로 증가시켜 범프의 접착력을 증가시킬 수 있다. 또한, 홈 내에 범프의 하단부가 매몰됨에 따라 범프하부금속막의 선택적 식각에 따른 언더 컷 및 이에 따른 접착력 열화 문제를 해소할 수 있다.
따라서, 범프의 신뢰성을 미세 범프 패드 피치를 요구하는 집적화된 반도체 소자의 패키지에서도 높게 구현할 수 있다. 또한, 범프의 높이를 줄일 수 있어 패키지의 두께를 보다 더 얇게 형성하는 것이 가능하다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (17)

  1. 반도체 기판의 범프 패드 영역에 홈을 형성하는 단계;
    상기 홈 내로 연장되는 범프하부금속막을 형성하는 단계; 및
    상기 범프하부금속막 상에 상기 홈을 하단부가 채우는 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  2. 제1항에 있어서, 상기 반도체 기판의 범프 패드 영역에 홈을 형성하는 단계;후에,
    상기 반도체 기판 상에 반도체 소자를 구현하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  3. 제1항에 있어서, 상기 반도체 기판의 범프 패드 영역에 홈을 형성하는 단계;후에,
    상기 홈 내에 상기 범프를 위한 범프 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  4. 제3항에 있어서, 상기 반도체 기판의 범프 패드 영역에 홈을 형성하는 단계;후 에,
    상기 반도체 기판 상에 상기 범프 패드의 표면을 노출하는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  5. 제1항에 있어서, 상기 범프하부금속막 상에 상기 홈을 하단부가 채우는 범프를 형성하는 단계 후에,
    상기 범프에 의해 노출되는 상기 범프하부금속막 부분을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  6. 제1항에 있어서,
    상기 범프를 리플로우(reflow)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  7. 제1항에 있어서,
    상기 홈은 수 ㎛ 내지 수십 ㎛의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  8. 제1항에 있어서,
    상기 홈은 상기 반도체 기판을 선택적으로 식각하여 형성되는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  9. 반도체 기판의 범프 패드 영역 상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴에 노출된 상기 반도체 기판 상에 에피택셜 성장층을 선택적으로 성장시키는 단계;
    상기 마스크 패턴을 선택적으로 제거하여 상기 에피택셜 성장층에 둘러싸인 홈을 상기 반도체 기판 상에 형성하는 단계;
    상기 홈 내로 연장되는 범프하부금속막을 형성하는 단계; 및
    상기 범프하부금속막 상에 상기 홈을 하단부가 채우는 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  10. 제9항에 있어서, 상기 마스크 패턴을 선택적으로 제거하여 상기 에피택셜 성장층에 둘러싸인 홈을 상기 반도체 기판 상에 형성하는 단계;후에,
    상기 에피택셜 성장층 상에 반도체 소자를 구현하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  11. 제9항에 있어서, 상기 마스크 패턴을 선택적으로 제거하여 상기 에피택셜 성장층에 둘러싸인 홈을 상기 반도체 기판 상에 형성하는 단계; 후에,
    상기 홈 내에 상기 범프를 위한 범프 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  12. 제9항에 있어서,
    상기 에피택셜 성장층은 상기 홈이 수 ㎛ 내지 수십 ㎛의 깊이로 형성되게 하는 두께로 성장되는 것을 특징으로 하는 반도체 소자의 범프 제조 방법.
  13. 범프 패드 영역에 형성된 홈을 포함하는 반도체 기판;
    상기 홈의 측벽 및 바닥에 연장된 범프하부금속막; 및
    상기 범프하부금속막 상에 상기 홈을 하단부가 채우게 형성된 범프를 포함하는 것을 특징으로 하는 반도체 소자의 범프 구조.
  14. 제13항에 있어서,
    상기 홈은 상기 반도체 기판 내로 연장된 것을 특징으로 하는 반도체 소자의 범프 구조.
  15. 제13항에 있어서,
    상기 홈은 상기 반도체 기판 상에 선택적으로 성장된 에피택셜 성장층에 의해 둘러싸인 형태로 형성된 것을 특징으로 하는 반도체 소자의 범프 구조.
  16. 제13항에 있어서,
    상기 홈 내에 상기 범프를 위해 형성된 범프 패드를 더 포함하는 것을 특징으로 하는 반도체 소자의 범프 구조.
  17. 제13항에 있어서,
    상기 홈은 수 ㎛ 내지 수십 ㎛의 깊이를 가지는 것을 특징으로 하는 반도체 소자의 범프 구조.
KR1020050007984A 2005-01-28 2005-01-28 반도체 소자의 범프 및 제조 방법 KR100630736B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050007984A KR100630736B1 (ko) 2005-01-28 2005-01-28 반도체 소자의 범프 및 제조 방법
US11/339,774 US7348669B2 (en) 2005-01-28 2006-01-25 Bump structure of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007984A KR100630736B1 (ko) 2005-01-28 2005-01-28 반도체 소자의 범프 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20060087131A KR20060087131A (ko) 2006-08-02
KR100630736B1 true KR100630736B1 (ko) 2006-10-02

Family

ID=36755664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007984A KR100630736B1 (ko) 2005-01-28 2005-01-28 반도체 소자의 범프 및 제조 방법

Country Status (2)

Country Link
US (1) US7348669B2 (ko)
KR (1) KR100630736B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590859C (zh) 2007-01-16 2010-02-17 百慕达南茂科技股份有限公司 具有环状支撑物的凸块结构及其制造方法
US20090091028A1 (en) * 2007-10-03 2009-04-09 Himax Technologies Limited Semiconductor device and method of bump formation
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
FR2969381A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
FR2978296A1 (fr) 2011-07-20 2013-01-25 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
TWI502691B (zh) * 2011-11-18 2015-10-01 Chipmos Technologies Inc 導電結構及其形成方法
US20180082967A1 (en) * 2016-09-21 2018-03-22 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297674A (ja) 1998-04-16 1999-10-29 Nec Corp 半導体装置の製造方法
US6667230B2 (en) 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
US20050003584A1 (en) 2003-07-01 2005-01-06 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900359A (en) * 1973-02-26 1975-08-19 Dynamics Res Corp Method and apparatus for television tube shadow mask
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6452271B2 (en) * 1998-07-31 2002-09-17 Micron Technology, Inc. Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
US6750551B1 (en) * 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
KR20020091470A (ko) 2001-05-30 2002-12-06 아펙 테크놀로지스 인코포레이티드 범프 형성 방법
KR20030016914A (ko) 2001-08-23 2003-03-03 삼성전자주식회사 반도체 장치의 솔더 범프 구조체 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297674A (ja) 1998-04-16 1999-10-29 Nec Corp 半導体装置の製造方法
US6667230B2 (en) 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
US20050003584A1 (en) 2003-07-01 2005-01-06 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding

Also Published As

Publication number Publication date
KR20060087131A (ko) 2006-08-02
US7348669B2 (en) 2008-03-25
US20060170102A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100630736B1 (ko) 반도체 소자의 범프 및 제조 방법
US11387171B2 (en) Method of packaging a semiconductor die
US11955459B2 (en) Package structure
US9165898B2 (en) Method of manufacturing semiconductor device with through hole
US8258055B2 (en) Method of forming semiconductor die
KR100837269B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US8227295B2 (en) IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US7489037B2 (en) Semiconductor device and fabrication method thereof
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
US20020132461A1 (en) Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
TWI591785B (zh) 半導體裝置及其製造方法
KR100818902B1 (ko) 상호 접속 구조체 제조 방법 및 장치
US7074704B2 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
KR101538541B1 (ko) 반도체 디바이스
US20130075907A1 (en) Interconnection Between Integrated Circuit and Package
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20070111499A1 (en) Wafer redistribution structure with metallic pillar and method for fabricating the same
US20070158837A1 (en) Semiconductor device
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20230109448A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee