JP2001284381A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001284381A
JP2001284381A JP2000092688A JP2000092688A JP2001284381A JP 2001284381 A JP2001284381 A JP 2001284381A JP 2000092688 A JP2000092688 A JP 2000092688A JP 2000092688 A JP2000092688 A JP 2000092688A JP 2001284381 A JP2001284381 A JP 2001284381A
Authority
JP
Japan
Prior art keywords
forming
layer
opening
columnar terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000092688A
Other languages
English (en)
Other versions
JP3548082B2 (ja
Inventor
Yukihiro Takao
幸弘 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000092688A priority Critical patent/JP3548082B2/ja
Priority to US09/804,243 priority patent/US6674162B2/en
Publication of JP2001284381A publication Critical patent/JP2001284381A/ja
Application granted granted Critical
Publication of JP3548082B2 publication Critical patent/JP3548082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】チップサイズパッケージの実装時における信頼
性を向上させる。 【解決手段】上面の面積を底面の面積より大きくすると
共に、側面をくびれ形状に湾曲させた柱状端子９を形成
し、この上に半田ボール１２を搭載する。これにより、
柱状端子９と半田ボール１２の接触面積Ｓが従来のＳに
比して大きくできるため、せん断応力に対する強度を向
上することができる。また、くびれ形状に湾曲させたこ
とにより、剛性が低減し（つまりしなやかになり）、弾
力性が増すことで、応力緩和性能も改善される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、半導体装置及び
その製造方法に関する。さらに、詳しく言えば、チップ
サイズパッケージの信頼性を向上させる技術に関する。
チップサイズパッケージ（Chip Size Package）は、Ｃ
ＳＰとも呼ばれ、チップサイズと同等か、わずかに大き
いパッケージの総称であり、高密度実装を目的としたパ
ッケージである。本発明は、チップサイズパッケージの
信頼性を向上させる技術に関する。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにしてＰＫ
Ｇ外形がチップサイズに近くなった構造等が知られてい
る。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【０００４】ウエハーＣＳＰの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上に柱状端子（メタルポスト）を形成し、その周
囲を封止樹脂で固める構造である。パッケージをプリン
ト基板に搭載すると、プリント基板との熱膨張差によっ
て発生した応力が柱状端子に集中する。一般に、この柱
状端子を長くするほど応力が分散されることが知られて
いる。
【０００５】一方、再配線型は、図１３に示すように、
封止樹脂を使わず、再配線を形成した構造である。チッ
プ５１の表面にＡｌ電極５２、配線層５３、絶縁層５４
が積層され、配線層５３上には柱状端子５５が形成さ
れ、その上に半田ボール５６（半田バンプとも呼ばれ
る）が形成されている。配線層５３は、半田ボール５６
をチップ上に所定のアレイ状に配置するための再配線と
して用いられる。
【０００６】封止樹脂型は、柱状端子μｍ程度と長く
し、これを封止樹脂で補強することにより、高い信頼性
が得られる。しかしながら、封止樹脂を形成するプロセ
スは、後工程において金型を用いて実施する必要があ
り、プロセスが複雑になる。一方、再配線型では、プロ
セスは比較的単純であり、しかも殆どの工程をウエハー
プロセスで実施できる利点がある。しかし、なんらかの
方法で応力を緩和し信頼性を高めることが必要とされて
いる。
【０００７】
【発明が解決しようとする課題】図１４は、上記のよう
なチップサイズパッケージ５７をプリント基板６１上に
実装した場合の断面図を示している。半田ボール５６
は、プリント基板６１上に配線された銅電極６０上に圧
着されることにより、電気的接続がなされる。しかしな
がら、プリント基板６１とチップサイズパッケージ５７
の熱膨張係数に差があるために、実装状態で温度サイク
ル試験を行うと、半田ボール５６が破断することがあ
る。特に、半田ボール５６と柱状端子５５の界面には大
きなせん断応力が生じることがわかっている。
【０００８】本発明は、上記の課題に鑑みて為されたも
のであり、チップサイズパッケージの応力耐性を向上
し、プリント基板上に実装した際の信頼性を高めること
を目的としている。
【０００９】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に形成された金属電極パッドと、この
金属電極パッドに接続され前記半導体基板の表面に延在
する配線層と、この配線層を含む半導体基板表面を被覆
する絶縁層と、この絶縁層に形成された開口部と、この
開口部に形成され前記配線層上に形成された柱状端子
と、この柱状端子上面に搭載された半田ボールとを有
し、前記柱状端子の上面の面積を底面の面積より大きく
すると共に、この柱状端子の側面をくびれ形状に湾曲さ
せたことを特徴としている。
【００１０】係る手段によれば、柱状端子と半田ボール
との界面のせん断応力に対する接合強度は、これらの接
触面積に比例するため、この柱状端子の上面面積を大き
くしその上に半田ボールを搭載することにより、接触面
積が増加でき、せん断応力に対する強度を向上すること
ができる。
【００１１】しかも、この柱状端子の側面をくびれ形状
に湾曲させたことにより、剛性が低減し（つまりしなや
かになり）、弾力性が増すことで応力緩和性能も改善さ
れる。
【００１２】第２の発明の半導体装置の製造方法は、半
導体装置基板上に配線層を形成する工程と、この配線層
上にホトレジスト層を形成する工程と、このホトレジス
ト層に露光及び現像処理を施して開口部を形成する工程
と、この開口部のホトレジスト形状を加熱処理により変
形させる工程と、前記開口部に柱状端子を形成する工程
と、前記柱状端子の上面に半田ボールを搭載する工程
と、を有することを特徴としている。
【００１３】第３の発明の半導体装置の製造方法は、半
導体基板上にＬＳＩの金属電極パッドを形成する工程
と、この金属電極パッドを被覆する絶縁層を形成する工
程と、前記金属電極パッドを露出する工程と、前記半導
体基板上の全面に第１のメッキ用電極層を形成する工程
と、前記第１のメッキ用電極上に第１のホトレジストパ
ターン層を形成し電解メッキ法により前記金属電極パッ
ドと接続された配線層を形成する工程と、前記第１のホ
トレジストパターン層を除去する工程と、前記配線層上
に開口部を有する第２のホトレジストパターン層を形成
する工程と、この開口部に柱状端子を形成する工程と、
この柱状端子の上面に半田ボールを搭載する工程と、を
有する半導体装置の製造方法において、前記第２のホト
レジストパターンを形成した後に、加熱処理を施すこと
により、この第２のホトレジストパターンの開口部の形
状を変形させる工程を設けたことを特徴としている。
【００１４】第４の発明の半導体装置の製造方法は、第
２または第３の発明に加えて、前記半田ボールを搭載し
た後に、ＬＳＩのスクライブラインに沿ってチップに分
割する工程を有することを特徴としている。
【００１５】
【発明の実施の形態】次に、本発明の実施形態につい
て、図１乃至図１２を参照しながら説明する。
【００１６】まず、図１に示すように、Ａｌ電極パッド
２を有するＬＳＩが形成された半導体基板１（ウエハ
ー）を準備し、半導体基板１の表面をＳｉＮ膜などのパ
ッシベーション膜３で被覆する。Ａｌ電極パッド２はＬ
ＳＩの外部接続用のパッドである。
【００１７】次に、図２に示すように、平坦化のために
ポリイミド膜４を全面に形成する。そして、Ａｌ電極パ
ッド２上のパッシベーション膜３及びポリイミド膜４を
エッチングによって取り除く。
【００１８】次に、図３に示すように、Ｃｕ層から成る
第１のメッキ用電極層５（シード層とも呼ばれる）をス
パッタにより形成する。
【００１９】次に、Ａｌ電極パッド２に接続する配線層
を形成する。この配線層は機械的強度を確保するために
５μｍ程度に厚く形成する必要があり、メッキ法を用い
て形成するのが適当である。図４に示すように、第１の
メッキ用電極層５上に第１のホトレジストパターン層６
を形成する。そして、図５に示すように、電解メッキ法
により、第１のホトレジストパターン層６の形成されて
いない領域にＣｕ層から成る配線層７を形成する。この
後、第１のホトレジストパターン層６は除去する。
【００２０】次に、図６に示すように、配線層７上の柱
状端子形成領域に開口部を有する第２のホトレジストパ
ターン層８を形成する。第２のホトレジストパターン層
８の厚さは柱状端子の高さに応じて、例えば１００μｍ
程度とする。この開口部は露光及び現像処理によって形
成され、その後、前記開口部のホトレジスト形状を加熱
処理により変形させる。そして、電界メッキ法により、
Ｃｕ層から成る柱状端子９をこの開口部に形成する。
【００２１】ここで、ホトレジストパターン層８の開口
部のホトレジスト形状と加熱処理との関係について、図
７を参照して説明する。
【００２２】図７(ａ)に示すように、露光及び現像処理
直後の開口部の形状は、ほぼ円筒状をしている。そこで
加熱処理を施すと、図７(ｂ)に示すように、開口部の上
面部分のホトレジストが後退する結果、加熱温度を上昇
させると共に当該ホトレジスト形状はくびれ形状を呈す
ることが判明した。すなわち、ホトレジスト形状は温度
上昇と共にくびれ形状に湾曲し、その関係は図７(ｃ)に
示すように底面の半径をａ、くびれ部分の半径をｂ、上
面の半径をｃとすると、ｂ≦ａ＜ｃという式で表わされ
る。例えば、(ｂ)の２００℃においては、ａ＝５０μｍ
のときｃ＝６０μｍであり、面積比率はＳc≒１.４４Ｓ
a となる。この式の意味するところは、開口部のホトレ
ジスト形状は底面積に比して面積が大きく、かつ、上面
と底面の途中においては底面積よりも小さい部分がある
ことである。
【００２３】次に、図８に示すように、第２のホトレジ
ストパターン層８をレジスト剥離液を用いて除去する。
さらに、第１のメッキ用電極層５について、例えば硝酸
と酢酸の混合液を用いて配線層７の下にある部分を除き
除去する。
【００２４】この後は、図９に示すように、ポリイミド
層またはモールド樹脂層から成る絶縁層１１によって上
記のように形成した構造体を封止する。ここで、絶縁層
１１は柱状端子９の上面を覆うような厚みに形成され
る。
【００２５】そして、図１０に示すように、この絶縁層
１１の表面を研磨することにより柱状端子９の上面を露
出する。ここで研磨方法としてはバックグラインド装置
を用いる方法、または、ＣＭＰ（Chemical Mechanical
Etching）法を採用することができる。バックグライン
ド装置を用いた場合には、その後ウエハーの裏面研磨を
行うようにしてもよい。
【００２６】次に、図１１に示すように無電解メッキに
より、露出された柱状端子９の上面にＡｕ／Ｎｉ層から
成るバリア層１０を形成する。このバリア層１０上に半
田ボール１２を真空吸着法などの公知の方法を用いて圧
着することにより搭載する。
【００２７】図１２は、図９における柱状端子９と半田
ボール１２の部分を拡大して示した斜視図である。この
図からも明らかなように、本発明では、半田ボール１２
と柱状端子９との接触面積Ｓが従来例の接触面積Ｓに比
して大きくできる。このようにして形成された半導体装
置の構造は、接触面積が確保できるので、実装状態で柱
状端子９にかかる応力を緩和し、その信頼性を向上でき
る。しかも、柱状端子９の側面はくびれ形状に湾曲して
いるので、剛性が低減し（つまりしなやかになり）、弾
力性が増すことで応力緩和性能も改善される。
【００２８】
【発明の効果】本発明によれば、柱状端子と半田ボール
との接触面積が増加でき、せん断応力に対する強度を向
上し、チップサイズパッケージの実装時における信頼性
を高めることができる。
【００２９】また、本発明によれば、柱状端子にくびれ
をもたせることにより剛性が低減し（つまりしなやかに
なり）、弾力性が増すことで応力緩和性能も改善され
る。
【００３０】また、本発明によれば、上面の面積に比べ
て底面の面積が小さいため、再配線ポストの高密度化に
向いており、微細化対応性に優れている。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の構造を示
す斜視図および断面図である。
【図８】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置及びその製
造方法を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置及びその
製造方法を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置及びその
製造方法を示す断面図である。
【図１２】本発明の実施形態に係る半導体装置の構造を
示す斜視図である。
【図１３】従来例に係るチップサイズパッケージを示す
断面図である。
【図１４】実装された状態のチップサイズパッケージを
説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｌ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された金属電極パッド
    と、この金属電極パッドに接続され前記半導体基板の表
    面に延在する配線層と、この配線層を含む半導体基板表
    面を被覆する絶縁層と、この絶縁層に形成された開口部
    と、この開口部に形成され前記配線層上に形成された柱
    状端子と、この柱状端子上面に搭載された半田ボールと
    を有し、前記柱状端子の上面の面積を底面の面積より大
    きくすると共に、この柱状端子の側面をくびれ形状に湾
    曲させたことを特徴とする半導体装置。
  2. 【請求項２】半導体基板上に配線層を形成する工程と、
    この配線層上にホトレジスト層を形成する工程と、この
    ホトレジスト層に露光及び現像処理を施して開口部を形
    成する工程と、この開口部のホトレジスト形状を加熱処
    理により変形させる工程と、前記開口部に柱状端子を形
    成する工程と、前記柱状端子の上面に半田ボールを搭載
    する工程と、を有することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】半導体基板上にＬＳＩの金属電極パッドを
    形成する工程と、この金属電極パッドを被覆する絶縁層
    を形成する工程と、前記金属電極パッドを露出する工程
    と、前記半導体基板上の全面に第１のメッキ用電極層を
    形成する工程と、前記第１のメッキ用電極上に第１のホ
    トレジストパターン層を形成し電解メッキ法により前記
    金属電極パッドと接続された配線層を形成する工程と、
    前記第１のホトレジストパターン層を除去する工程と、
    前記配線層上に開口部を有する第２のホトレジストパタ
    ーン層を形成する工程と、この開口部に柱状端子を形成
    する工程と、この柱状端子の上面に半田ボールを搭載す
    る工程と、を有する半導体装置の製造方法において、前
    記第２のホトレジストパターンを形成した後に、加熱処
    理を施すことにより、この第２のホトレジストパターン
    の開口部の形状を変形させる工程を設けたことを特徴と
    する半導体装置の製造方法。
  4. 【請求項４】前記半田ボールを搭載した後に、ＬＳＩの
    スクライブラインに沿ってチップに分割する工程を有す
    ることを特徴とする請求項２または請求項３に記載の半
    導体装置の製造方法。
JP2000092688A 2000-03-30 2000-03-30 半導体装置及びその製造方法 Expired - Fee Related JP3548082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000092688A JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法
US09/804,243 US6674162B2 (en) 2000-03-30 2001-03-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000092688A JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001284381A true JP2001284381A (ja) 2001-10-12
JP3548082B2 JP3548082B2 (ja) 2004-07-28

Family

ID=18607982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092688A Expired - Fee Related JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6674162B2 (ja)
JP (1) JP3548082B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129862A (ja) * 2003-10-27 2005-05-19 Fujikura Ltd 半導体パッケージの製造方法、半導体パッケージ
JP2006318987A (ja) * 2005-05-10 2006-11-24 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
KR100715971B1 (ko) * 2001-04-13 2007-05-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2010062510A (ja) * 2008-09-03 2010-03-18 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
WO2010067481A1 (ja) * 2008-12-10 2010-06-17 パナソニック株式会社 半導体集積回路装置及びその設計方法
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
US8759941B2 (en) 2008-12-10 2014-06-24 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
JP4746342B2 (ja) * 2005-04-15 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP5119756B2 (ja) * 2006-06-30 2013-01-16 株式会社デンソー 配線基板
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
KR20100000328A (ko) * 2008-06-24 2010-01-06 삼성전자주식회사 조인트 신뢰성이 향상된 반도체 패키지 및 그 제조방법
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
TWI405303B (zh) 2010-11-26 2013-08-11 Ind Tech Res Inst 機械強度測試設備、半導體裝置的製造方法與測試方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
JP6435860B2 (ja) * 2012-11-05 2018-12-19 大日本印刷株式会社 配線構造体
US9117881B2 (en) 2013-03-15 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line system and process
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
CN104992936A (zh) * 2015-05-19 2015-10-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US20210210449A1 (en) * 2020-01-03 2021-07-08 Qualcomm Incorporated Thermal compression flip chip bump

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
JP4131595B2 (ja) * 1999-02-05 2008-08-13 三洋電機株式会社 半導体装置の製造方法
US6159773A (en) * 1999-02-12 2000-12-12 Lin; Mou-Shiung Strain release contact system for integrated circuits
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
EP1039527A3 (en) * 1999-03-24 2002-03-06 Shinko Electric Industries Co. Ltd. Semiconductor device mounting structure
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6395164B1 (en) * 1999-10-07 2002-05-28 International Business Machines Corporation Copper seed layer repair technique using electroless touch-up
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715971B1 (ko) * 2001-04-13 2007-05-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2005129862A (ja) * 2003-10-27 2005-05-19 Fujikura Ltd 半導体パッケージの製造方法、半導体パッケージ
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP2006318987A (ja) * 2005-05-10 2006-11-24 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2010062510A (ja) * 2008-09-03 2010-03-18 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
US8283251B2 (en) 2008-09-03 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing wafer level package
JP2012253396A (ja) * 2008-09-03 2012-12-20 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
WO2010067481A1 (ja) * 2008-12-10 2010-06-17 パナソニック株式会社 半導体集積回路装置及びその設計方法
JP2010141016A (ja) * 2008-12-10 2010-06-24 Panasonic Corp 半導体集積回路装置及びその設計方法
US8759941B2 (en) 2008-12-10 2014-06-24 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same

Also Published As

Publication number Publication date
US6674162B2 (en) 2004-01-06
US20010026954A1 (en) 2001-10-04
JP3548082B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4131595B2 (ja) 半導体装置の製造方法
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP4413452B2 (ja) 半導体装置およびその製造方法
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
US9117770B2 (en) Semiconductor device
JP4522574B2 (ja) 半導体装置の作製方法
JPH0897217A (ja) 半導体装置及びその製造方法
JP4176961B2 (ja) 半導体装置
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
US11699597B2 (en) Package structure and manufacturing method thereof
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2000228423A (ja) 半導体装置及びその製造方法
US8294266B2 (en) Conductor bump method and apparatus
JP3262728B2 (ja) 半導体装置及びその製造方法
US6883231B2 (en) Method for fabricating a circuit device
US6780676B2 (en) Method for fabricating a circuit device
US20020192858A1 (en) Method for fabricating a circuit device
JP3402086B2 (ja) 半導体装置およびその製造方法
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
US20100075462A1 (en) Method of forming semiconductor package
US20040089946A1 (en) Chip size semiconductor package structure
US20070281393A1 (en) Method of forming a trace embedded package
JP4626063B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

LAPS Cancellation because of no payment of annual fees