JPH0438859A - 電子部品組立構造及びその組立方法 - Google Patents

電子部品組立構造及びその組立方法

Info

Publication number
JPH0438859A
JPH0438859A JP2144315A JP14431590A JPH0438859A JP H0438859 A JPH0438859 A JP H0438859A JP 2144315 A JP2144315 A JP 2144315A JP 14431590 A JP14431590 A JP 14431590A JP H0438859 A JPH0438859 A JP H0438859A
Authority
JP
Japan
Prior art keywords
spacer
electronic component
board
tab
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2144315A
Other languages
English (en)
Inventor
Kiyoko Nemoto
根本　貴世子
Katsuo Arai
克夫 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP2144315A priority Critical patent/JPH0438859A/ja
Publication of JPH0438859A publication Critical patent/JPH0438859A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置などの電子部品の組立技術に関する
ものである。
田を融かして液状化し均一な状態で接合が行われるよう
にしている。
〔従来の技術〕
パワートランジスタ等の半導体装置を組立てる際に、通
常は放熱用の厚い金属板ヘッダの平らな主面上に半導体
素子（ペレット）を半田等の接合剤を用いて接合し、ヘ
ッダと一体的に形成されたリードと素子の電極とを直接
に、または金属ワイヤを介して間接に接続し、然るのち
に樹脂モールドを行ってパッケージするようにしている
。
上記のヘッダ上に素子を正しい位置に規定するために、
たとえば実開昭６１−８３０４６号公報において、放熱
板（ヘッダ）の上面に１形の溝を設け、さらに樹脂とヘ
ッダとの結合を良くするために溝の底部に突出部を加工
する技術が記載されている。
なお、上記ペレットと放熱板との接着のために放熱板上
に半田等の接着剤を置き、ペレット上から一定の荷重で
押しつけて加熱することにより半〔発明が解決しようと
する課題〕 従来ノベレット接続方法では、液状の接着剤を使う場合
放熱板上でのペレットの姿勢が不安定になって傾きを生
し、接着剤層の厚い部分と薄い部分とが生じる。このた
めにトランジスタの動作時の温度サイクル等で半田部分
やペレットにクラック等を生じやすいことが問題となっ
ている。
本発明はこうした問題をなくすためのもので、その目的
は基板上にペレットを均一な間隔を保って接合する技術
を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は基板の平らな主面
に対し電子部品の平らな面を対向させて組み立てられた
構造であって、基板と電子部品との間にスペーサを介在
させて両者の間隔を平行に保持する空隙内に液体状の接
着用物質を注入し、これを固化させて基板と電子部品と
を接続させたことを特徴とするものである。
上記した本発明において、スペーサは互いに隔てられた
少なくとも３個の突出部からなっているものである。
また、上記した本発明において、基板の平らな主面に凹
部があけられ、この凹部と交差する状態で電子部品が重
ねられることにより、スペーサを介在させたと同等の空
隙をつくるものである。
本発明は、平らな主面にスペーサを設けた基板上におい
て、上記スペーサに囲まれた面に液状の接着用物質を滴
下し、この上に電子部品の平らな面を対向させてスペー
サにより基板と電子部品とを平行に保持した状態で接着
用物質を固化させて基板と電子部品との接続を行うこと
を特徴とする電子部品の組立方法に関するものである。
本発明はまた、絶縁性テープにあけた窓孔にリードの一
端を臨ませてテープ上に複数のリード配置させ、上記複
数のリードに半導体チップの複数電極を対向させて接続
し、上記複数のリードの内端部をスペーサとして平らな
絶縁性板をチップ上に平行に支持し、スペーサにより生
じた空隙にあらかしめ注入した液状の樹脂を固化させる
ことを特徴とする半導体装置の組立方法に関するもので
ある。
〔作用〕
基板とペレットとの間をスペーサを介在させることによ
り平行な間隔を保持でき、この状態で基板とペレットの
間で液状化した接着剤を固化できるから、確実に、かつ
均一に接着ができる。
スペーサは少なくとも３個の突出部を用いることでペレ
ットを安定に支持できる。
また、凹部に交差してペレットをおくことでスペーサを
介在させると同じ状態をつくることができる。
また、絶縁シート上のリードの内端は複数個の突起から
なるスペーサの役割を果たし、その空間で均一な厚さで
の樹脂を充たすことができる。
〔実施例〕
以下、本発明を若干の実施例にそって図面を参照しなが
ら説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示すもので
あって、リードフレーム上に半導体素子（ペレット）を
組立てる場合にスペーサを用いたプロセスの各工程の断
面図である。
（ａ）複数のり一ド１とタブ２からなるリードフレーム
において、タブ２表面にスペーサとしての突起４を設け
る。
第２図は（ａ）の時点におけるリードフレームのパター
ンを上面図で示すものである。
スペーサとしての突起４はペレットを基板（タブ）上に
平行に保持するためのもので、第４図に示すようにタブ
２の周辺に互いに間隔を保って設けた複数の突起４から
なる。この突起は、１）タブ上にＣｕ箔を接着して部分
エッチするか、２）シリコン材を接着するか、３）フレ
ームをエツチングするかにより形成することができる。
これら突起は、第４図の（ａ）に示すように点彩状のも
のを少なくとも３個所互いに隔てて配置するか、（ｂ）
一方または両方を細長形として相対峙して配置するか、
（Ｃ）タブのコーナーに設けるか、（ｄ）タブの対辺に
設けることにより、この上に置いたペレットを基板面と
平行を保った状態で安定に支持しうる。
このようなタブにおける突起（スペーサ）に囲まれた面
上にシリンジ（チューブ）１２に入った接着剤５を十分
な量に滴下する。この接着剤は熱導伝性の良い物質、た
とえばＡｇ入りペースト等を用いるか、あるいは半田等
の低融点ロウ材を熔融状態で使用する。
第１図（ｂ）に示すようにタブ上に半導体ペレット３を
重ねる。この半導体ペレットは回路素子や電極バンドの
形成されない面を下に向けてタブ上に重ねる。
第１図（Ｃ）に示すようにペレット３をスペーサに接触
するまで押し付けると、接着剤はペレットと基板との間
に隙間なく均一な厚さに広がり、このままの状態で固化
させて接続が完了する。
第１図（ｄ）に示すように、このあとペレットの上面に
形成されている電極パッドと対向するリードとの間をワ
イヤボンディングする（第３図参照）。
最後にペレットとインナーリード部を囲むように樹脂を
モールド（図示されない）して、パフケージングされた
半導体装置が完了する。
第５図は本発明におけるスペーサの他の一実施例を示す
ものであって、ヘッダ基板２の一生面に縦長の凹部１３
を形成し、この凹部に交差するように横長のペレット３
を重ねることにより、凹部の段部をスペーサとする空隙
をつ（る。
この凹部１３内に予め液状接着剤を注入りでおけば、基
板とベレ７）とは均一な厚さの接着剤層を介して接続さ
れることになる。
第６図（ａ）〜（Ｃ）は、本発明の他の一実施例を示す
ものであって、ＴＡＢ　（テープ・オート・ボンディン
グ）封止方式の半導体装置の組立にスペーサを利用した
プロセスの各工程の断面図である。
（ａ）絶縁性テープ１１に窓孔１３があけられ、この窓
に一端を臨ませて複数のＣｕ膜リード８が放射状に配置
されたテープ（キャリアテープ）を用意しく第７図を参
照）、このテープの下側に半導体素子（ペレット）を載
置し、テープの中央の窓孔部１３内で半導体素子（ペレ
ット）６の各電極バフドアとテープ側のＣｕ膜リード８
の内端部を接触させた状態で上方より筒状治具（図示さ
れない）押し付けるギヤングボンディングを行い、ペレ
ット上面には液状の封止剤（絶縁性物質）９を充分の置
滴下する。
（ｂ）ベレット６と同寸法またはそれより大きい寸法の
樹脂板１０をペレ　１上に重ねる。
（Ｃ）樹脂板１０をソー１′８内端部に接触するまでに
押し付ける。
このとき同図に示すようにリード内端部は所定の厚さを
等）ったスペーサの役割をし、樹脂板１０はペレット上
面と平行に支持されるとともに、液状の接着剤９は基板
との間に隙間なく均一の厚さにひろがり、そのまま固化
することでペレット上面が封止された状態になる。これ
により平らな封止面が維持でき、その後のマーキングや
ハンドリングを容易ならしめる（第８図を参照）。
この例によれば、封止に使用する接着剤に粘度が高い（
一般に温度サイクルに強い樹脂である）材料を通用する
ことが可能となる。
〔発明の効果〕
本発明は、以上説明したように構成されているので以下
に記載のような効果を奏する。
スペーサを利用することで、基板とペレットとの間を均
一の厚さで接着剤を埋めた形で接続ができ、温度サイク
ルによるペレットクランク発生がなくなり、信頼性を向
上する。
ＴＡＢ方式ではリードをスペーサとしてそのまま利用す
ることで、ボンディング歩留を向上できるとともに、接
着工程で高信頼性のレジンを使用でき、したがって製品
の信頼性が向上する。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例を示す半導体
装置組立プロセスの一部工程断面図である。 第２図、第３図は第１図の（ａ＞、（ｄ）にそれぞれ対
応する上面図である。 第４図（ａ）〜（ｄ）は本発明におけるスペーサの各態
様を示す上面図である。 第５図（ａ）、　　（ｂ）は本発明の他の一実施例を示
し、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図で
ある。 第６図（ａ）〜（Ｃ）は本発明の他の一実施例を示す半
導体装置組立プロセスの一部工程断面図である。 第７図、第８図は第６図の（ａ）、（ｃ）にそれぞれ対
応する上面図である。 ｌ・・・リードフレームにおけるリード（Ｃｕ板）２・
・・リードフレームにおけるタブ（Ｃｕ板）３・・・半
導体ペレット（Ｓｉ　） ４・・・スペーサとしての突起（Ｓｉ　、　　Ｃｕ　７
ｆ３）５・・・接着剤（Ａｇペースト、熔融半田）６・
・・半導体ペレット、　７・・・金属ハンプ（ＡＮ）８
・・・リード　（Ｃｕ　膜） ９・・・液状封止剤（シリカ、ポリイミド系樹脂）１０
・・・薄い樹脂板。

Claims (1)

  1. 【特許請求の範囲】 １、基板の平らな主面に対して電子部品の平らな面を対
    向させて組み立てられた構造であって、基板と電子部品
    との間にスペーサを介して両者の間隔を平行に保持し、
    その空隙内に注入した液体状の接着用物質を固化させて
    基板と電子部品とを接続させてあることを特徴とする電
    子部品組立構造。 ２、請求項１に記載の電子部品組立構造において、スペ
    ーサは互いに隔てられた少なくとも３個の突出部からな
    っている。 ３、請求項１に記載の電子部品組立構造において、基板
    の平らな主面に凹部があけられ、この凹部と交差する状
    態で電子部品が重ねられることにより、スペーサを介在
    させたと同等の空隙がつくられる。 ４、平らな主面にスペーサを突設した基板上において、
    上記スペーサに囲まれた面に液状の接着用物質を滴下し
    、この上に電子部品の平らな面を対向させてスペーサに
    より基板と電子部品とを平行に保持した状態で上記接着
    用物質を固化させて基板と電子部品との接続を行うこと
    を特徴とする電子部品の組立方法。 ５、絶縁性テープにあけた窓孔にリードの一端を臨ませ
    てテープ上に複数のリード配置させ、上記複数のリード
    に半導体チップの複数電極を対向させて接続し、上記複
    数のリードの内端部をスペーサとして平らな絶縁性板を
    チップ上に平行に支持し、スペーサにより生じた空隙に
    あらかじめ注入した液状の樹脂を固化させることを特徴
    とする半導体装置の組立方法。
JP2144315A 1990-06-04 1990-06-04 電子部品組立構造及びその組立方法 Pending JPH0438859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2144315A JPH0438859A (ja) 1990-06-04 1990-06-04 電子部品組立構造及びその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2144315A JPH0438859A (ja) 1990-06-04 1990-06-04 電子部品組立構造及びその組立方法

Publications (1)

Publication Number Publication Date
JPH0438859A true JPH0438859A (ja) 1992-02-10

Family

ID=15359234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144315A Pending JPH0438859A (ja) 1990-06-04 1990-06-04 電子部品組立構造及びその組立方法

Country Status (1)

Country Link
JP (1) JPH0438859A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059828A2 (de) * 2000-02-14 2001-08-16 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
SG97759A1 (en) * 1998-02-06 2003-08-20 Texas Instr Singapore Pte Ltd Mehtod for assembling an integrated circuit package
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
JP2009111080A (ja) * 2007-10-29 2009-05-21 Hitachi Kyowa Engineering Co Ltd 電子部品搭載方法及び電子部品基板搭載構造体
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
WO2018159309A1 (ja) * 2017-03-03 2018-09-07 株式会社デンソー 半導体装置およびその製造方法
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG97759A1 (en) * 1998-02-06 2003-08-20 Texas Instr Singapore Pte Ltd Mehtod for assembling an integrated circuit package
WO2001059828A2 (de) * 2000-02-14 2001-08-16 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
WO2001059828A3 (de) * 2000-02-14 2002-02-28 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
JP4704084B2 (ja) * 2005-03-29 2011-06-15 三菱電機株式会社 半導体装置
JP2006278598A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 半導体装置
JP2009111080A (ja) * 2007-10-29 2009-05-21 Hitachi Kyowa Engineering Co Ltd 電子部品搭載方法及び電子部品基板搭載構造体
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
CN102484080A (zh) * 2009-06-18 2012-05-30 罗姆股份有限公司 半导体装置
US10163850B2 (en) 2009-06-18 2018-12-25 Rohm Co., Ltd. Semiconductor device
WO2018159309A1 (ja) * 2017-03-03 2018-09-07 株式会社デンソー 半導体装置およびその製造方法
JP2018147995A (ja) * 2017-03-03 2018-09-20 株式会社デンソー 半導体装置およびその製造方法
CN110326092A (zh) * 2017-03-03 2019-10-11 株式会社电装 半导体装置及其制造方法
US11183480B2 (en) 2017-03-03 2021-11-23 Denso Corporation Semiconductor device
CN110326092B (zh) * 2017-03-03 2023-08-04 株式会社电装 半导体装置及其制造方法
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Similar Documents

Publication Publication Date Title
JPH11176887A (ja) 半導体装置およびその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH10154786A (ja) 半導体集積回路装置およびその製造方法
TWI395316B (zh) 多晶片模組封裝件
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
KR19990036925A (ko) 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법
JPH0438859A (ja) 電子部品組立構造及びその組立方法
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH0823002A (ja) 半導体装置及びその製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP2002329804A (ja) 半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPH0269945A (ja) 半導体装置及びその製造方法
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JPH06140554A (ja) 電子部品の引出しリードおよびその接合法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH11307816A (ja) チップ型半導体のパッケージ構造および製造方法
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JP2002184907A (ja) 電力用半導体装置
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JPS60110145A (ja) 樹脂封止型半導体装置
JPH05114618A (ja) 半導体装置の製造方法
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPH0625965Y2 (ja) ガラス封止形半導体素子収納用パッケージ