JPH10154786A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH10154786A
JPH10154786A JP8314716A JP31471696A JPH10154786A JP H10154786 A JPH10154786 A JP H10154786A JP 8314716 A JP8314716 A JP 8314716A JP 31471696 A JP31471696 A JP 31471696A JP H10154786 A JPH10154786 A JP H10154786A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
adhesive
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8314716A
Other languages
English (en)
Other versions
JP3266815B2 (ja
Inventor
Hiroyuki Nakanishi
宏之 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31471696A priority Critical patent/JP3266815B2/ja
Priority to US08/975,461 priority patent/US6072243A/en
Priority to TW086117500A priority patent/TW353193B/zh
Priority to KR1019970064679A priority patent/KR100286591B1/ko
Publication of JPH10154786A publication Critical patent/JPH10154786A/ja
Application granted granted Critical
Publication of JP3266815B2 publication Critical patent/JP3266815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレーム１０に形成された平板状のダ
イパッド１１と、ダイパッド１１の一方の面１１ａに第
１の接着層１を介して接着された第１の半導体チップ７
と、ダイパッド１１の他方の面１１ｂに第２の接着層２
を介して接着された第２の半導体チップ８とを一体に備
える半導体集積回路装置において、第１の半導体チップ
７と第２の半導体チップ８を互いに確実に電気的に絶縁
することができる半導体集積回路装置を提供する。 【解決手段】 第１の接着層１、第２の接着層２のうち
の少なくとも一方（図１では第１の接着層１）が、一定
の厚さを持つ絶縁フィルムからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の半導体チ
ップを一体に封止してなる半導体集積回路装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、電子部品を高密度化するために、
図１０に示すように、リードフレーム１１０に形成され
たダイパッド１１１の両面に半導体チップ１０７，１０
８を搭載した半導体集積回路装置が提案されている（実
開昭６２−１４７３６０号公報）。この半導体集積回路
装置は、ダイパッド１１１の一方の面１１１ａに銀ペー
スト１０２によって半導体チップ１０７を接着（ダイボ
ンディング）するとともに、ダイパッド１１１の他方の
面１１１ｂに銀ペースト１０３によって半導体チップ１
０８を接着し、半導体チップ１０７，１０８の表面１０
７ａ，１０８ａに形成された電極パッド１０７ｐ，１０
８ｐとリードフレーム１１０に形成されたインナーリー
ド１１２，１１２とをそれぞれワイヤ（金線等の細線）
１５０，１５０によって接続（ワイヤボンディング）し
た後、これらを封止樹脂１６０で封止（モールディン
グ）して構成されている。なお、リードフレーム１１０
に形成された図示しないサポートリードは切断され、イ
ンナーリード１１２につながるアウターリード１１３は
用途に応じた形状に折り曲げられている。銀ペースト
（銀粉を配合したエポキシ樹脂を主成分とする）１０
２，１０３は、硬化前は溶剤を含む流動体であり、加熱
によって溶剤を蒸発させて硬化されるものである。ダイ
ボンディング時には、例えば硬化前の銀ペースト１０２
をダイパッド１１１の一方の面１１１ａに供給してその
上に半導体チップ１０７を載せて、銀ペースト１０２を
ダイパッド１１１と半導体チップ１０７との間に挟んで
面方向に押し広げる。この後、加熱によって銀ペースト
１０２を硬化させている。銀ペースト１０２を面方向に
押し広げる理由は、銀ペースト１０２と半導体チップ１
０７との間に封止樹脂１６０のクラックの原因となる空
洞が発生しないようにするためである。
【０００３】
【発明が解決しようとする課題】しかしながら、図１０
に示した構造では、半導体チップ１０７の裏面１０７ｂ
が銀ペースト１０２、ダイパッド１１１、銀ペースト１
０３を介して半導体チップ１０８の裏面１０８ｂと導通
するため、搭載できる半導体チップとしては裏面（多く
はシリコン基板が露出した面）１０７ｂ，１０８ｂが同
電位となるもの（同一プロセスで製造されたメモリーＩ
Ｃチップ、たとえばフラッシュメモリー同士，マスクＲ
ＯＭ同士など）に限られるという問題がある。これは、
Ｐ型のシリコン基板を持つ半導体チップとＮ型のシリコ
ン基板を持つ半導体チップとを搭載した場合や、シリコ
ン基板が同型であったとしても使用時にシリコン基板の
電位が互いに異なる場合は、各半導体チップが正常に動
作しないからである。
【０００４】ここで図１１に示すように、導電性の銀ペ
ースト１０２，１０３に代えて非導電性の無銀ペースト
（銀粉を配合しないエポキシ樹脂を主成分とする）１０
４，１０５を使用すると、ダイパッド１１１と半導体チ
ップ１０７，１０８（の裏面１０７ｂ，１０８ｂ）とを
電気的に絶縁できるように思われる。しかしながら、銀
ペースト１０２，１０３と同様に無銀ペースト１０４，
１０５も硬化前は溶剤を含む流動体であるから、ダイボ
ンディング時に例えば無銀ペースト１０４をダイパッド
１１１と半導体チップ１０７との間に挟んで面方向に押
し広げたときに、ダイパッド１１１と半導体チップ１０
７との平衡度および間隙の制御がくずれて、ダイパッド
１１１に半導体チップ１０７が接触して導通する可能性
がある。この事情は半導体チップ１０８に関しても同様
である。特にＴＳＯＰ（ＴhinＳmall Ｏutline Ｐack
age）やＴＱＦＰ（Ｔhin Ｑuad Ｆlat Ｐackage）等
の薄型構造を実現しようとする場合は、上述の構造では
厚み方向に半導体チップ１０７，１０８が重なっている
ことから無銀ペースト１０４，１０５の厚みを極薄にせ
ざるを得ず、ダイパッド１１１と半導体チップ１０７，
１０８とが接触する可能性が大きくなる。
【０００５】そこで、この発明の目的は、ダイパッドの
両面に半導体チップを搭載した半導体集積回路装置にお
いて、２つの半導体チップを互いに確実に電気的に絶縁
することができる半導体集積回路装置を提供することに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の半導体集積回路装置は、リードフ
レームに形成された平板状のダイパッドと、上記ダイパ
ッドの一方の面に第１の接着層を介して接着された第１
の半導体チップと、上記ダイパッドの他方の面に第２の
接着層を介して接着された第２の半導体チップとを一体
に備えた半導体集積回路装置において、上記第１の接着
層、第２の接着層のうちの少なくとも一方が、一定の厚
さを持つ絶縁フィルムからなることを特徴とする。
【０００７】この請求項１の半導体集積回路装置では、
第１の接着層が上記絶縁フィルムである場合、ダイボン
ディング時に上記ダイパッドと第１の半導体チップとの
間に第１の接着層を挟んだときに、この第１の接着層を
なす絶縁フィルムの厚さに応じて上記ダイパッドと第１
の半導体チップとの間の距離が容易に確保される。な
お、この距離は上記ダイパッドと第２の半導体チップと
の接着過程が後続する場合でも維持される。同様に、第
２の接着層が上記絶縁フィルムである場合、ダイボンデ
ィング時に上記ダイパッドと第２の半導体チップとの間
に第２の接着層を挟んだときに、この第２の接着層をな
す絶縁フィルムの厚さに応じて上記ダイパッドと第２の
半導体チップとの間の距離が容易に確保される。なお、
この距離は上記ダイパッドと第１の半導体チップとの接
着過程が後続する場合でも維持される。このようにし
て、ダイパッドに対して第１の半導体チップと第２の半
導体チップの少なくとも一方が上記絶縁フィルムを介し
て確実に電気的に絶縁される。したがって、第１の半導
体チップと第２の半導体チップが互いに確実に電気的に
絶縁される。
【０００８】この結果、第１の半導体チップ、第２の半
導体チップとしてＰ型のシリコン基板を持つ半導体チッ
プとＮ型のシリコン基板を持つ半導体チップとを採用し
た場合や、シリコン基板が同型であり使用時にシリコン
基板の電位が互いに異なる場合であっても、各半導体チ
ップを正常に動作させることができる。すなわち、この
半導体集積回路装置によれば、異なる機能を持つ半導体
チップを一体に封止して正常に動作させることができ
る。したがって、電子機器内に使用される半導体集積回
路装置の点数を減らすことが可能となり、電子機器の容
積増加を引き起こすことなく電子機器の高機能化が可能
となる。
【０００９】請求項２に記載の半導体集積回路装置は、
請求項１に記載の半導体集積回路装置において、上記絶
縁フィルムの材料は、イミド結合若しくはアミド結合、
またはイミド結合とアミド結合との両方を有する樹脂で
あることを特徴とする。
【００１０】この請求項２の半導体集積回路装置では、
ダイボンディング時に上記ダイパッドと第１の半導体チ
ップとの間にこのような絶縁フィルムを挟んで加熱およ
び加圧を行うことによって、上記ダイパッドと第１の半
導体チップとを簡単に接着（熱圧着）することができ
る。同様に、ダイボンディング時に上記ダイパッドと第
２の半導体チップとの間にこのような絶縁フィルムを挟
んで加熱および加圧を行うことによって、上記ダイパッ
ドと第２の半導体チップとを簡単に接着することができ
る。
【００１１】請求項３に記載の半導体集積回路装置は、
請求項２に記載の半導体集積回路装置において、上記絶
縁フィルムの面方向の寸法は、この絶縁フィルムを含む
接着層側の半導体チップの面方向の寸法よりも大きいこ
とを特徴とする。
【００１２】この請求項３の半導体集積回路装置では、
第１の接着層がこのような絶縁フィルムを含む場合、上
記ダイパッドと第１の半導体チップとがさらに確実に電
気的に絶縁される。同様に、第２の接着層がこのような
絶縁フィルムを含む場合、上記ダイパッドと第２の半導
体チップとがさらに確実に電気的に絶縁される。
【００１３】請求項４に記載の半導体集積回路装置は、
請求項１に記載の半導体集積回路装置において、上記絶
縁フィルムとこれに隣り合う半導体チップとが、上記絶
縁フィルムが固体状態を保つ温度で硬化される接着剤に
よって接着されていることを特徴とする。
【００１４】なお、この明細書を通して、「固体状態」
とは、決まった体積と形とをもち、それを変えようとす
ると抵抗が働くような性質をもった状態を意味する。
【００１５】この請求項４の半導体集積回路装置を作製
する場合、ダイボンディング前に予め、ダイパッドに熱
圧着等によって上記絶縁フィルムを貼り付けたリードフ
レームが用意される。その後、この絶縁フィルム上に硬
化前の接着剤が供給され、その上に（第１または第２
の）半導体チップが載せられる。そして、上記絶縁フィ
ルムと半導体チップとの間に挟まれて上記接着剤が面方
向に押し広げられた後、加熱によって上記接着剤が硬化
される。このとき、固体状態を保つ上記絶縁フィルムの
存在によって上記ダイパッドと半導体チップとの間の距
離が確保され、上記ダイパッドと半導体チップとの間の
電気的絶縁が保たれる。したがって、第１の半導体チッ
プと第２の半導体チップが互いに確実に電気的に絶縁さ
れる。
【００１６】この半導体集積回路装置では、予めダイパ
ッドに熱圧着等によって上記絶縁フィルムを貼り付けた
リードフレームを用意することによって、実際に半導体
チップのダイボンディングを行う局面では、従来の半導
体集積回路装置のための設備を用いて上記ダイパッドに
各半導体チップを接着することができる。
【００１７】請求項５に記載の半導体集積回路装置は、
請求項４に記載の半導体集積回路装置において、上記接
着剤は絶縁体であることを特徴とする。
【００１８】この請求項５の半導体集積回路装置では、
ダイボンディング時に上記絶縁フィルムと半導体チップ
との間に挟まれて上記接着剤が面方向に押し広げられた
とき、たとえ上記絶縁フィルムと半導体チップとの間か
ら上記接着剤がはみ出してダイパッド面上に流れたとし
ても、上記接着剤は絶縁体であるから上記ダイパッドと
半導体チップとの間の電気的絶縁が保たれる。
【００１９】請求項６に記載の半導体集積回路装置は、
請求項１乃至５のいずれか一つに記載の半導体集積回路
装置において、上記絶縁フィルムにはフィルム面を貫通
する穴が形成されていることを特徴とする。
【００２０】この請求項６の半導体集積回路装置では、
上記穴の存在によって上記絶縁フィルムのうち上記ダイ
パッドに接する部分（面積）が減るので、上記ダイパッ
ドと絶縁フィルムとの熱膨張係数の差による上記ダイパ
ッドの反りが低減される。
【００２１】請求項７に記載の半導体集積回路装置は、
請求項１乃至５のいずれか一つに記載の半導体集積回路
装置において、上記絶縁フィルムは上記ダイパッドの面
に沿って複数の部分に分割して配置されていることを特
徴とする。
【００２２】この請求項７の半導体集積回路装置では、
上記絶縁フィルムは上記ダイパッドの面に沿って複数の
部分に分割して配置されているので、上記ダイパッドと
絶縁フィルムとの熱膨張係数の差による上記ダイパッド
の反りが低減される。
【００２３】請求項８に記載の半導体集積回路装置は、
リードフレームに形成された平板状のダイパッドと、上
記ダイパッドの一方の面に第１の接着剤によって接着さ
れた第１の半導体チップと、上記ダイパッドの他方の面
に第２の接着剤によって接着された第２の半導体チップ
とを一体に備えた半導体集積回路装置において、上記ダ
イパッドの上記一方の面若しくは他方の面、または両方
の面に、上記各接着剤による上記ダイパッドと各半導体
チップとの接着過程で固体状態を保つ材料からなる複数
の半球状のスペーサが互いに離間した状態で設けられて
いることを特徴とする。
【００２４】この請求項８の半導体集積回路装置を作製
する場合、ダイボンディング前に予め、ダイパッドの一
方の面若しくは他方の面、または両方の面に、上記複数
の半球状のスペーサを互いに離間した状態で設けたリー
ドフレームが用意される。上記ダイパッドの一方の面に
上記複数の半球状のスペーサが設けられている場合、こ
のスペーサが設けられた上記一方の面上に硬化前の第１
の接着剤が供給され、その上に第１の半導体チップが載
せられる。そして、上記一方の面と第１の半導体チップ
との間に挟まれて上記第１の接着剤が面方向に押し広げ
られた後、加熱によって上記第１の接着剤が硬化され
る。このとき、固体状態を保つ上記複数の半球状スペー
サの存在によって上記ダイパッドと第１の半導体チップ
との間の距離が確保される。なお、この距離は上記ダイ
パッドと第２の半導体チップとの接着過程が後続する場
合でも維持される。同様に、上記ダイパッドの他方の面
に上記複数の半球状のスペーサが設けられている場合、
このスペーサが設けられた上記他方の面上に硬化前の第
２の接着剤が供給され、その上に第２の半導体チップが
載せられる。そして、上記他方の面と第２の半導体チッ
プとの間に挟まれて上記第２の接着剤が面方向に押し広
げられた後、加熱によって上記第２の接着剤が硬化され
る。このとき、固体状態を保つ上記複数の半球状スペー
サの存在によって上記ダイパッドと第２の半導体チップ
との間の距離が確保される。なお、この距離は上記ダイ
パッドと第２の半導体チップとの接着過程が後続する場
合でも維持される。このようにして、ダイパッドに対し
て第１の半導体チップと第２の半導体チップの少なくと
も一方が上記半球状のスペーサを介して確実に電気的に
絶縁される。したがって、第１の半導体チップと第２の
半導体チップが互いに確実に電気的に絶縁される。
【００２５】また、上述のように、予めダイパッドに複
数の半球状のスペーサを設けたリードフレームを用意す
ることによって、実際に半導体チップのダイボンディン
グを行う局面では、従来の半導体集積回路装置のための
設備によって上記ダイパッドに各半導体チップを接着す
ることができる。
【００２６】また、上記複数の半球状スペーサは互いに
離間した状態で設けられているから、上記ダイパッドに
絶縁フィルムを貼り付ける場合と異なり、上記ダイパッ
ドの反りなどは生じない。
【００２７】請求項９に記載の半導体集積回路装置の製
造方法は、リードフレームに形成された平板状のダイパ
ッドの一方の面、他方の面にそれぞれ第１の半導体チッ
プ、第２の半導体チップを取り付ける半導体集積回路装
置の製造方法であって、上記ダイパッドの一方の面に、
上記ダイパッドと各半導体チップとの接着過程で固体状
態を保つ材料からなる絶縁フィルムを貼り付ける工程
と、上記絶縁フィルム上に、硬化前の第１の接着剤を供
給する工程と、上記第１の接着剤上に第１の半導体チッ
プを載せて、上記第１の接着剤を上記絶縁フィルムと第
１の半導体チップとの間に挟んで面方向に押し広げる工
程と、加熱を行って上記第１の接着剤を硬化する工程
と、上記ダイパッドの他方の面上に、硬化前の第２の接
着剤を供給する工程と、上記第２の接着剤上に第２の半
導体チップを載せて、上記第２の接着剤を上記他方の面
と第２の半導体チップとの間に挟んで面方向に押し広げ
る工程と、加熱を行って上記第２の接着剤を硬化する工
程とを有することを特徴とする。
【００２８】この請求項９の半導体集積回路装置の製造
方法では、上記第１の接着剤を上記絶縁フィルムと第１
の半導体チップとの間に挟んで面方向に押し広げる工程
で、固体状態を保つ上記絶縁フィルムの存在によって上
記ダイパッドと第１の半導体チップとの間の距離が確保
される。なお、この距離は上記ダイパッドと第２の半導
体チップとの接着過程でも維持される。このようにし
て、ダイパッドに対して第１の半導体チップが上記絶縁
フィルムを介して確実に電気的に絶縁される。したがっ
て、第１の半導体チップと第２の半導体チップが互いに
確実に電気的に絶縁される。
【００２９】また、上記ダイパッドの一方の面に上記絶
縁フィルムを貼り付ける工程を予め済ませておくことに
よって、実際に半導体チップのダイボンディングを行う
局面では、従来の半導体集積回路装置のための設備によ
って上記ダイパッドに各半導体チップを接着することが
できる。
【００３０】請求項１０に記載の半導体集積回路装置の
製造方法は、リードフレームに形成された平板状のダイ
パッドの一方の面、他方の面にそれぞれ第１の半導体チ
ップ、第２の半導体チップを取り付ける半導体集積回路
装置の製造方法であって、上記ダイパッドの一方の面
に、上記ダイパッドと各半導体チップとの接着過程で固
体状態を保つ材料からなる複数の半球状のスペーサを互
いに離間させて設ける工程と、上記スペーサが設けられ
た上記一方の面上に、硬化前の第１の接着剤を供給する
工程と、上記第１の接着剤上に第１の半導体チップを載
せて、上記第１の接着剤を上記一方の面と第１の半導体
チップとの間に挟んで面方向に押し広げる工程と、加熱
を行って上記第１の接着剤を硬化する工程と、上記ダイ
パッドの他方の面上に、硬化前の第２の接着剤を供給す
る工程と、上記第２の接着剤上に第２の半導体チップを
載せて、上記第２の接着剤を上記他方の面と第２の半導
体チップとの間に挟んで面方向に押し広げる工程と、加
熱を行って上記第２の接着剤を硬化する工程とを有する
ことを特徴とする。
【００３１】この請求項１０の半導体集積回路装置で
は、上記第１の接着剤を上記一方の面と第１の半導体チ
ップとの間に挟んで面方向に押し広げる工程で、固体状
態を保つ上記複数の半球状スペーサの存在によって上記
ダイパッドと第２の半導体チップとの間の距離が確保さ
れる。なお、この距離は上記ダイパッドと第２の半導体
チップとの接着過程でも維持される。このようにして、
ダイパッドに対して第１の半導体チップが上記半球状の
スペーサを介して確実に電気的に絶縁される。したがっ
て、第１の半導体チップと第２の半導体チップが互いに
確実に電気的に絶縁される。
【００３２】また、上記ダイパッドの一方の面に上記複
数の半球状のスペーサを設ける工程を予め済ませておく
ことによって、実際に半導体チップのダイボンディング
を行う局面では、従来の半導体集積回路装置のための設
備によって上記ダイパッドに各半導体チップを接着する
ことができる。
【００３３】また、上記複数の半球状スペーサを互いに
離間させて設けているから、上記ダイパッドに絶縁フィ
ルムを貼り付ける場合と異なり、上記ダイパッドの反り
などは生じない。
【００３４】
【発明の実施の形態】以下、この発明の実施の形態を詳
細に説明する。
【００３５】（第１実施形態）図１(a)は第１実施形態
の半導体集積回路装置の縦断面を示し、図１(b)はその
半導体集積回路装置を上方から見たところ（封止樹脂６
０の上部を省略している）を模式的に示している。
【００３６】この半導体集積回路装置は、平板状のダイ
パッド１１と、このダイパッド１１の両側に離間したイ
ンナーリード１２と、このインナーリード１２につなが
るアウタリード１３と、ダイパッド１１につながるサポ
ートリード１４とを有するリードフレーム１０を備えて
いる。ダイパッド１１の一方の面１１ａには、第１の接
着層としての絶縁フィルム１によって第１の半導体チッ
プ７が接着され、ダイパッド１１の他方の面１１ｂに
は、第２の接着層としての無銀ペースト２によって第２
の半導体チップ８が接着されている。
【００３７】各半導体チップ７，８の表面７ａ，８ａに
はそれぞれ電極パッド７ｐ，８ｐが形成されており、い
ずれも裏面７ｂ，８ｂ側がダイパッド１１に接着されて
いる。
【００３８】絶縁フィルム１の材料としては、ここでは
ガラス転移温度が１４０〜２５０℃の範囲内、例えば１
４１℃である熱可塑性のシリコン変成ポリイミドが採用
されている。この絶縁フィルム１は矩形状で、一定の厚
さ３０μｍを持つ単層フイルムであり、絶縁フィルム１
の面方向の寸法はチップ７，８の面方向の寸法よりも若
干大きく設定されている。
【００３９】無銀ペースト（銀粉を配合しないエポキシ
樹脂を主成分とする）２は、硬化前は溶剤を含む流動体
であり、加熱によって溶剤を蒸発させて硬化されるもの
である。
【００４０】この半導体集積回路装置は次のようにして
作製する。
【００４１】 予め、テープ状のシリコン変成ポリイ
ミド単層フィルムをパンチング加工して、面方向に半導
体チップ７よりも若干大きく、かつダイパッド１１より
も小さい寸法を持つ絶縁フィルム１を用意する。
【００４２】 リードフレーム１０に形成されたダイ
パッド１１の一方の面１１ａに絶縁フィルム１を載せ
て、上方から加熱されたツール（ダイパッドの面１１ａ
と平行な押圧面を持つ）で押圧する。これにより、ダイ
パッド１１の面１１ａに絶縁フィルム１を熱圧着する。
この熱圧着の条件は、テープのガラス転移温度によって
異なり、加熱温度を絶縁フィルム１のガラス転移温度１
４０〜２５０℃より高い３００〜４００℃（ガラス転移
温度が１４１℃の場合は３００℃）とし、加圧時間を約
１秒、加圧の圧力を約５〜１０ＭＰａとする。次に、絶
縁フィルム１上に、電極パッド７ｐが形成された表面７
ａを半導体チップ７を載せて、上方から加熱されたツー
ルで押圧して、絶縁フィルム１と半導体チップ７とを熱
圧着する。この熱圧着の条件としては、ダイパッド１１
と絶縁フィルム１との熱圧着の条件と同じ条件を採用す
る。このとき、絶縁フィルム１の厚さに応じてダイパッ
ド１１と半導体チップ７との間の距離を容易に確保する
ことができる。このようにして、ダイパッド１１に対し
て半導体チップ７を絶縁フィルム１を介して電気的に絶
縁した状態で取り付ける。
【００４３】 次に、ダイパッド１１の他方の面１１
ｂを上方へ向けた状態で、この面１１ｂに硬化前の無銀
ペースト２を供給する。この供給は、例えば図示しない
シリンジ内に充填された無銀ペースト２をシリンジの末
端側からディスペンサで加圧して、シリンジの先端に取
り付けられたノズルを通して押し出して行う。その上に
半導体チップ８を載せて、図示しないコレット（半導体
チップ８を吸着している）で上方から加圧する。これに
より、無銀ペースト２をダイパッド１１と半導体チップ
８との間に挟んで面方向に押し広げる。なお、無銀ペー
スト２を面方向に押し広げる理由は、無銀ペースト２と
半導体チップ８との間に封止樹脂６０のクラックの原因
となる空洞が発生しないようにするためである。この
後、図示しないオーブン内で約１８０℃，１時間の加熱
を行って無銀ペースト２を硬化させる。このようにし
て、ダイパッド１１に対して半導体チップ８を無銀ペー
スト２を介して取り付ける。
【００４４】 次に、半導体チップ７，８の表面７
ａ，８ａに形成された電極パッド７ｐ，８ｐとリードフ
レーム１０に形成されたインナーリード１２，１２とを
それぞれワイヤ（金線等の細線）５０，５０によって接
続（ワイヤボンディング）する。このとき、同じ信号を
とるべき電極パッド７ｐ，８ｐは同じインナーリード１
２に接続し、異なる信号をとるべき電極パッド７ｐ，８
ｐは異なるインナーリード１２に接続する。なお、いず
れの半導体チップ７，８についてのワイヤボンディング
を先に行っても良い。
【００４５】 この後、ダイパッド１１、半導体チッ
プ７，８、ワイヤ５０，５０およびインナーリード１
２，１２を一体に封止樹脂６０で封止（モールディン
グ）する。最後に、リードフレーム１０に形成された図
示しないタイバー（モールディング時に封止樹脂がアウ
ターリード１３間に流れ出すのを防止する）やサポート
リード１４を切断し、アウターリード１３を用途に応じ
た形状に折り曲げる。
【００４６】このようにして作製した半導体集積回路装
置では、ダイパッド１１に対して半導体チップ７が絶縁
フィルム１を介して確実に電気的に絶縁される。したが
って、半導体チップ７と半導体チップ８を互いに確実に
電気的に絶縁することができる。
【００４７】なお、図２に示すように、ダイパッド１１
の一方の面１１ａに半導体チップ７を絶縁フィルム１を
介して取り付けるとともに、ダイパッド１１の他方の面
１１ｂに半導体チップ８を絶縁フィルム１＃を介して取
り付けても良い。この半導体集積回路装置を作製する場
合は、例えばダイパッド１１の一方の面１１ａに対して
絶縁フィルム１を熱圧着し、この絶縁フィルム１上に半
導体チップ７を熱圧着し、この後同じ手順でダイパッド
１１の他方の面１１ｂに対して絶縁フィルム１＃を熱圧
着し、この絶縁フィルム１＃上に半導体チップ８を熱圧
着する。または、先にダイパッド１１の両面１１ａ，１
１ｂにそれぞれ絶縁フィルム１，１＃を熱圧着した後、
絶縁フィルム１，１＃上にそれぞれ半導体チップ７，８
を熱圧着しても良い。このようにした場合、絶縁フィル
ム１の厚さに応じてダイパッド１１と半導体チップ７と
の間の距離を確保できるだけでなく、絶縁フィルム１＃
の厚さに応じてダイパッド１１と半導体チップ８との間
の距離を容易に確保できる。
【００４８】（第２実施形態）図３(a)は第２実施形態
の半導体集積回路装置の縦断面を示し、図３(b)はその
半導体集積回路装置を上方から見たところ（封止樹脂６
０の上部を省略している）を模式的に示している。な
お、理解の容易のため、図１中の構成要素と同じ構成要
素には同一の符号を付している。
【００４９】この半導体集積回路装置は、図１に示した
ものに対して、絶縁フィルム１とこれに隣り合う半導体
チップ７とが無銀ペースト３によって接着されている点
が異なっている。無銀ペースト２，３は、絶縁フィルム
１が固体状態を保つ温度で硬化される接着剤の一種とし
て採用されている。
【００５０】この半導体集積回路装置は次のようにして
作製する。
【００５１】 予め、テープ状のシリコン変成ポリイ
ミド単層フィルムをパンチング加工して、面方向に半導
体チップ７よりも若干大きく、かつダイパッド１１より
も小さい寸法を持つ絶縁フィルム１を用意する。
【００５２】 リードフレーム１０に形成されたダイ
パッド１１の一方の面１１ａに絶縁フィルム１を載せ
て、上方から加熱されたツール（ダイパッドの面１１ａ
と平行な押圧面を持つ）で押圧する。これにより、ダイ
パッド１１の面１１ａに絶縁フィルム１を熱圧着する。
この熱圧着の条件は、テープのガラス転移温度によって
異なり、加熱温度を絶縁フィルム１のガラス転移温度１
４０〜２５０℃より高い３００〜４００℃（ガラス転移
温度が１４１℃の場合は３００℃）とし、加圧時間を約
１秒、加圧の圧力を約５〜１０ＭＰａとする。次に、絶
縁フィルム１上に硬化前の無銀ペースト３を供給する。
その上に半導体チップ７を載せて、図示しないコレット
で上方から加圧する。これにより、無銀ペースト３をダ
イパッド１１と半導体チップ７との間に挟んで面方向に
押し広げる。このとき、たとえ絶縁フィルム１と半導体
チップ７との間から無銀ペースト３がはみ出してダイパ
ッド面１１ａ上に流れたとしても、無銀ペースト３は絶
縁体であるからダイパッド１１と半導体チップ７との間
の電気的絶縁が保たれる。この後、図示しないオーブン
内で約１８０℃，１時間の加熱を行って無銀ペースト３
を硬化させる。このようにして、ダイパッド１１に対し
て半導体チップ７を絶縁フィルム１、無銀ペースト２を
介して電気的に絶縁した状態で取り付ける。
【００５３】 次に、ダイパッド１１の他方の面１１
ｂを上方へ向けた状態で、この面１１ｂに硬化前の無銀
ペースト２を供給する。そして、第１実施形態で説明し
たのと同じの手順によって、ダイパッド１１に対して半
導体チップ８を無銀ペースト２を介して取り付ける。
【００５４】 この後、第１実施形態で説明したのと
同じ手順によってワイヤボンディング、モールディング
等を行う。
【００５５】このようにして作製した半導体集積回路装
置では、ダイパッド１１に対して半導体チップ７が絶縁
フィルム１、無銀ペースト３を介して確実に電気的に絶
縁される。したがって、半導体チップ７と半導体チップ
８を互いに確実に電気的に絶縁することができる。
【００５６】また、予めダイパッド１１に熱圧着等によ
って絶縁フィルム１を貼り付けたリードフレーム１０を
用意することによって、実際に半導体チップ７，８のダ
イボンディングを行う局面では、従来の半導体集積回路
装置のための設備を用いてダイパッド１１に各半導体チ
ップ７，８を接着することができる。
【００５７】なお、図４に示すように、ダイパッド１１
の一方の面１１ａに半導体チップ７を絶縁フィルム１、
無銀ペースト３を介して取り付けるとともに、ダイパッ
ド１１の他方の面１１ｂに半導体チップ８を絶縁フィル
ム１＃、無銀ペースト３＃を介して取り付けても良い。
この半導体集積回路装置を作製する場合は、例えば先に
ダイパッド１１の両面１１ａ，１１ｂにそれぞれ絶縁フ
ィルム１，１＃を熱圧着した後、絶縁フィルム１上に無
銀ペースト３によって半導体チップ７を接着し、絶縁フ
ィルム１＃上に無銀ペースト３＃によって半導体チップ
８を接着する。このようにした場合、絶縁フィルム１の
厚さに応じてダイパッド１１と半導体チップ７との間の
距離を確保できるだけでなく、絶縁フィルム１＃の厚さ
に応じてダイパッド１１と半導体チップ８との間の距離
を容易に確保できる。
【００５８】（第３実施形態）図５(a)は第３実施形態
の半導体集積回路装置の縦断面を示し、図５(b)はその
半導体集積回路装置を上方から見たところ（封止樹脂６
０の上部を省略している）を模式的に示している。な
お、理解の容易のため、図１，３中の構成要素と同じ構
成要素には同一の符号を付している。
【００５９】この半導体集積回路装置は、図３に示した
ものに対して、絶縁フィルム１がダイパッド１１の面に
沿って３つの部分１ａ，１ｂ，１ｃに分割して配置され
ている点が異なっている。無銀ペースト２，３は、絶縁
フィルム１ａ，１ｂ，１ｃが固体状態を保つ温度で硬化
される接着剤の一種として採用されている。
【００６０】この半導体集積回路装置は次のようにして
作製する。
【００６１】 予め、テープ状のシリコン変成ポリイ
ミド単層フィルムをパンチング加工して、短冊状の絶縁
フィルム１ａ，１ｂ，１ｃを用意する。絶縁フィルム１
ａ，１ｂ，１ｃの長手方向の寸法は、図５(b)における
半導体チップ７の左右の辺よりも若干長く、かつダイパ
ッド１１の左右の辺よりも短く設定しておく。
【００６２】 リードフレーム１０に形成されたダイ
パッド１１の一方の面１１ａに絶縁フィルム１ａ，１
ｂ，１ｃを載せる。この例では、絶縁フィルム１ａ，１
ｂ，１ｃを載せる位置は、それぞれダイパッド面１１ａ
内の左辺に沿った位置、中央の位置、右辺に沿った位置
としている。絶縁フィルム１ａ，１ｃを左右の辺に沿っ
て配置する理由は、ワイヤボンディング時の便宜のため
に半導体チップ７の電極パッド７ｐ直下の接着層の厚さ
を確保するためである。続いて、絶縁フィルム１ａ，１
ｂ，１ｃを上方から加熱されたツール（ダイパッドの面
１１ａと平行な押圧面を持つ）で押圧する。これによ
り、ダイパッド１１の面１１ａに絶縁フィルム１ａ，１
ｂ，１ｃを熱圧着する。この熱圧着の条件は、テープの
ガラス転移温度によって異なり、加熱温度を絶縁フィル
ム１ａ，１ｂ，１ｃのガラス転移温度１４０〜２５０℃
より高い３００〜４００℃（ガラス転移温度が１４１℃
の場合は３００℃）とし、加圧時間を約１秒、加圧の圧
力を約５〜１０ＭＰａとする。次に、この絶縁フィルム
１ａ，１ｂ，１ｃが設けられたダイパッド面１１ａ上に
硬化前の無銀ペースト３を供給する。その上に半導体チ
ップ７を載せて、図示しないコレットで上方から加圧す
る。これにより、ダイパッド１１上の絶縁フィルム１
ａ，１ｂ，１ｃが存在しない空間を充填するように、無
銀ペースト３をダイパッド１１と半導体チップ７との間
に挟んで面方向に押し広げる。このとき、たとえ絶縁フ
ィルム１ａ，１ｂ，１ｃと半導体チップ７との間から無
銀ペースト３がはみ出してダイパッド面１１ａ上に流れ
たとしても、無銀ペースト３は絶縁体であるからダイパ
ッド１１と半導体チップ７との間の電気的絶縁が保たれ
る。この後、図示しないオーブン内で約１８０℃，１時
間の加熱を行って無銀ペースト３を硬化させる。このよ
うにして、ダイパッド１１に対して半導体チップ７を絶
縁フィルム１ａ，１ｂ，１ｃ、無銀ペースト２を介して
電気的に絶縁した状態で取り付ける。
【００６３】 次に、ダイパッド１１の他方の面１１
ｂを上方へ向けた状態で、この面１１ｂに硬化前の無銀
ペースト２を供給する。そして、第１実施形態で説明し
たのと同じの手順によって、ダイパッド１１に対して半
導体チップ８を無銀ペースト２を介して取り付ける。
【００６４】 この後、第１実施形態で説明したのと
同じ手順によってワイヤボンディング、モールディング
等を行う。
【００６５】このようにして作製した半導体集積回路装
置では、ダイパッド１１に対して半導体チップ７が絶縁
フィルム１ａ，１ｂ，１ｃ、無銀ペースト３を介して確
実に電気的に絶縁される。したがって、半導体チップ７
と半導体チップ８を互いに確実に電気的に絶縁すること
ができる。
【００６６】また、絶縁フィルムがダイパッド１１の面
１１ａに沿って複数の部分１ａ，１ｂ，１ｃに分割して
配置されているので、ダイパッド１１と絶縁フィルム１
ａ，１ｂ，１ｃとの熱膨張係数の差によるダイパッド１
１の反りを低減することができる。
【００６７】なお、図６に示すように、ダイパッド１１
の一方の面１１ａに半導体チップ７を絶縁フィルム１
ａ，１ｂ，１ｃ、無銀ペースト３を介して取り付けると
ともに、ダイパッド１１の他方の面１１ｂに半導体チッ
プ８を絶縁フィルム１ａ＃，１ｂ＃，１ｃ＃、無銀ペー
スト３＃を介して取り付けても良い。この半導体集積回
路装置を作製する場合は、例えばダイパッド１１の一方
の面１１ａに絶縁フィルム１ａ，１ｂ，１ｃを熱圧着す
るとともに、ダイパッド１１の他方の面１１ｂに絶縁フ
ィルム１ａ＃，１ｂ＃，１ｃ＃を熱圧着する。この後、
絶縁フィルム１ａ，１ｂ，１ｃ上に無銀ペースト３によ
って半導体チップ７を接着し、絶縁フィルム１ａ＃，１
ｂ＃，１ｃ＃上に無銀ペースト３＃によって半導体チッ
プ８を接着する。このようにした場合、絶縁フィルム１
ａ，１ｂ，１ｃの厚さに応じてダイパッド１１と半導体
チップ７との間の距離を確保できるだけでなく、絶縁フ
ィルム１ａ＃，１ｂ＃，１ｃ＃の厚さに応じてダイパッ
ド１１と半導体チップ８との間の距離を容易に確保でき
る。
【００６８】また、図３に示した絶縁フィルム１に代え
て、図９(a)，(b)に示すような、フィルム面を貫通する
穴が形成された絶縁フィルム７１，８１を採用しても良
い。図９(a)の絶縁フィルム７１は、中央に矩形の穴７
２を有するものであり、半導体チップ７の電極パッド７
ｐの直下に配置されるべき左辺部７１ａおよび右辺部７
１ｃと、これらをつなぐ細長い連結部７１ｂ，７１ｄと
を有している。一方、図９(b)の絶縁フィルム８１は、
複数の穴８２，８３，８４や切り欠き８２ａ，８２ｂ，
８４ａ，８４ｂを有するものであり、半導体チップ７の
電極パッド７ｐの直下に配置されるべき左辺部８１ａお
よび右辺部８１ｂと、これらをつなぐ網状の部分とを有
している。このようにした場合、穴の存在によって絶縁
フィルム７１，８１のダイパッド１１に接する部分（面
積）を減らすことができる。したがって、ダイパッド１
１と絶縁フィルム７１，８１との熱膨張係数の差による
ダイパッド１１の反りを低減することができる。
【００６９】（第４実施形態）図７(a)は第４実施形態
の半導体集積回路装置の縦断面を示し、図７(b)はその
半導体集積回路装置を上方から見たところ（封止樹脂６
０の上部を省略している）を模式的に示している。な
お、理解の容易のため、図１，３および５中の構成要素
と同じ構成要素には同一の符号を付している。
【００７０】この半導体集積回路装置は、図３に示した
ものに対して、絶縁フィルム１に代えて、ダイパッド１
１の一方の面１１ａに複数の半球状のスペーサ１ｄ，１
ｄ，…が互いに離間した状態で設けられている点が異な
っている。各半球状のスペーサ１ｄの材料は、絶縁フィ
ルム１の材料と同様にガラス転移温度が１４０〜２５０
℃の範囲内、例えば１４１℃である熱可塑性のシリコン
変成ポリイミドであり、無銀ペースト２，３によるダイ
パッド１１と各半導体チップ７，８との接着過程で固体
状態を保つ材料である。
【００７１】この半導体集積回路装置は次のようにして
作製する。
【００７２】 ダイパッド１１の一方の面１１ａの複
数箇所に、同量の硬化前のシリコン変成ポリイミドを供
給する。この供給は、例えば図示しないシリンジ内に充
填されたシリコン変成ポリイミドをシリンジの末端側か
らディスペンサで加圧して、シリンジの先端に取り付け
られたマルチノズル（複数に分岐したノズル）を通して
押し出して行う。続いて、キュア（加熱）を行って、複
数箇所に供給したシリコン変成ポリイミドを表面張力に
よりそれぞれ半球状に成形するとともに硬化させる。
【００７３】 次に、この半球状スペーサ１ｄが設け
られたダイパッド面１１ａ上に硬化前の第１の接着剤と
しての無銀ペースト３を供給する。その上に半導体チッ
プ７を載せて、図示しないコレットで上方から加圧す
る。これにより、ダイパッド１１上の半球状スペーサ１
ｄが存在しない空間を充填するように、無銀ペースト３
をダイパッド１１と半導体チップ７との間に挟んで面方
向に押し広げる。このとき、半導体チップ７がダイパッ
ド１１に接近するが、半導体チップ７は半球状スペーサ
１ｄの上端に当接して、ダイパッド面１１ａから一定距
離に止まる。また、たとえ半球状スペーサ１ｄと半導体
チップ７との間から無銀ペースト３がはみ出してダイパ
ッド面１１ａ上に流れたとしても、無銀ペースト３は絶
縁体であるからダイパッド１１と半導体チップ７との間
の電気的絶縁が保たれる。この後、図示しないオーブン
内で約１８０℃，１時間の加熱を行って無銀ペースト３
を硬化させる。このようにして、ダイパッド１１に対し
て半導体チップ７を半球状スペーサ１ｄ、無銀ペースト
２を介して電気的に絶縁した状態で取り付ける。
【００７４】 次に、ダイパッド１１の他方の面１１
ｂを上方へ向けた状態で、この面１１ｂに硬化前の第２
の接着剤としての無銀ペースト２を供給する。そして、
第１実施形態で説明したのと同じの手順によって、ダイ
パッド１１に対して半導体チップ８を無銀ペースト２を
介して取り付ける。
【００７５】 この後、第１実施形態で説明したのと
同じ手順によってワイヤボンディング、モールディング
等を行う。
【００７６】このようにして作製した半導体集積回路装
置では、ダイパッド１１に対して半導体チップ７が半球
状スペーサ１ｄを介して確実に電気的に絶縁される。し
たがって、半導体チップ７と半導体チップ８を互いに確
実に電気的に絶縁することができる。
【００７７】また、上述のように、ダイパッド１１に複
数の半球状のスペーサを設ける工程を予め済ませておく
ことによって、実際に半導体チップ７，８のダイボンデ
ィングを行う局面では、従来の半導体集積回路装置のた
めの設備によってダイパッド１１に各半導体チップ７，
８を接着することができる。
【００７８】また、複数の半球状スペーサ１ｄは互いに
離間した状態で設けられているから、ダイパッド１１に
絶縁フィルム１を貼り付ける場合と異なり、ダイパッド
１１の反りなどは生じない。
【００７９】上述の各実施形態では、半導体チップ７、
半導体チップ８としてＰ型のシリコン基板を持つ半導体
チップとＮ型のシリコン基板を持つ半導体チップとを採
用した場合や、シリコン基板が同型であり使用時にシリ
コン基板の電位が互いに異なる場合であっても、各半導
体チップ７，８を正常に動作させることができる。すな
わち、この半導体集積回路装置によれば、異なる機能を
持つ半導体チップを一体に封止して正常に動作させるこ
とができる。例えば半導体チップ７がデコーダであると
き半導体チップ８をＤＲＡＭ（ダイナミック型ランダム
・アクセス・メモリ）やＳＲＡＭ（スタティック型ラン
ダム・アクセス・メモリ）とすることができる。また、
半導体チップ７がフラッシュメモリであるとき半導体チ
ップ８をＳＲＡＭとすることができる。したがって、電
子機器内に使用される半導体集積回路装置の点数を減ら
すことができ、電子機器の容積増加を引き起こすことな
く電子機器を高機能化することができる。
【００８０】なお、図８に示すように、ダイパッド１１
の一方の面１１ａに半導体チップ７を半球状スペーサ１
ｄ、無銀ペースト３を介して取り付けるとともに、ダイ
パッド１１の他方の面１１ｂに半導体チップ８を半球状
スペーサ１ｄ＃、無銀ペースト３＃を介して取り付けて
も良い。この半導体集積回路装置を作製する場合は、例
えばダイパッド１１の一方の面１１ａに半球状スペーサ
１ｄを設けるとともに、ダイパッド１１の他方の面１１
ｂに半球状スペーサ１ｄ＃を設ける。この後、半球状ス
ペーサ１ｄを設けた面１１ａ上に半導体チップ７を無銀
ペースト３によって接着し、半球状スペーサ１ｄ＃を設
けた面１１ｂ上に半導体チップ８を無銀ペースト３＃に
よって接着する。このようにした場合、半球状スペーサ
１ｄの厚さに応じてダイパッド１１と半導体チップ７と
の間の距離を確保できるだけでなく、半球状スペーサ１
ｄ＃の厚さに応じてダイパッド１１と半導体チップ８と
の間の距離を容易に確保できる。
【００８１】
【発明の効果】以上より明らかなように、請求項１に記
載の半導体集積回路装置は、リードフレームに形成され
た平板状のダイパッドと、上記ダイパッドの一方の面に
第１の接着層を介して接着された第１の半導体チップ
と、上記ダイパッドの他方の面に第２の接着層を介して
接着された第２の半導体チップとを一体に備えた半導体
集積回路装置において、上記第１の接着層、第２の接着
層のうちの少なくとも一方が、一定の厚さを持つ絶縁フ
ィルムからなるので、ダイパッドに対して第１の半導体
チップと第２の半導体チップの少なくとも一方を絶縁フ
ィルムを介して確実に電気的に絶縁することができる。
したがって、第１の半導体チップと第２の半導体チップ
を互いに確実に電気的に絶縁することができる。
【００８２】この結果、第１の半導体チップ、第２の半
導体チップとしてＰ型のシリコン基板を持つ半導体チッ
プとＮ型のシリコン基板を持つ半導体チップとを採用し
た場合や、シリコン基板が同型であり使用時にシリコン
基板の電位が互いに異なる場合であっても、各半導体チ
ップを正常に動作させることができる。すなわち、この
半導体集積回路装置によれば、異なる機能を持つ半導体
チップを一体に封止して正常に動作させることができ
る。したがって、電子機器内に使用される半導体集積回
路装置の点数を減らすことができ、電子機器の容積増加
を引き起こすことなく電子機器を高機能化することがで
きる。
【００８３】請求項２に記載の半導体集積回路装置で
は、上記絶縁フィルムの材料は、イミド結合若しくはア
ミド結合、またはイミド結合とアミド結合との両方を有
する樹脂であるから、ダイボンディング時に上記ダイパ
ッドと第１の半導体チップとの間にこのような絶縁フィ
ルムを挟んで加熱および加圧を行うことによって、上記
ダイパッドと第１の半導体チップとを簡単に接着（熱圧
着）することができる。同様に、ダイボンディング時に
上記ダイパッドと第２の半導体チップとの間にこのよう
な絶縁フィルムを挟んで加熱および加圧を行うことによ
って、上記ダイパッドと第２の半導体チップとを簡単に
接着することができる。
【００８４】請求項３に記載の半導体集積回路装置で
は、上記絶縁フィルムの面方向の寸法は、この絶縁フィ
ルムを含む接着層側の半導体チップの面方向の寸法より
も大きいので、第１の接着層がこのような絶縁フィルム
を含む場合、上記ダイパッドと第１の半導体チップとを
さらに確実に電気的に絶縁することができる。同様に、
第２の接着層がこのような絶縁フィルムを含む場合、上
記ダイパッドと第２の半導体チップとをさらに確実に電
気的に絶縁することができる。
【００８５】請求項４に記載の半導体集積回路装置は、
上記絶縁フィルムとこれに隣り合う半導体チップとが、
上記絶縁フィルムが固体状態を保つ温度で硬化される接
着剤によって接着されているので、第１の半導体チップ
と第２の半導体チップを互いに確実に電気的に絶縁でき
る上、予めダイパッドに熱圧着等によって上記絶縁フィ
ルムを貼り付けたリードフレームを用意することによっ
て、実際に半導体チップのダイボンディングを行う局面
では、従来の半導体集積回路装置のための設備を用いて
上記ダイパッドに各半導体チップを接着することができ
る。
【００８６】請求項５に記載の半導体集積回路装置で
は、上記接着剤は絶縁体であるから、ダイボンディング
時に上記絶縁フィルムと半導体チップとの間に挟まれて
上記接着剤が面方向に押し広げられたとき、たとえ上記
絶縁フィルムと半導体チップとの間から上記接着剤がは
み出してダイパッド面上に流れたとしても、上記ダイパ
ッドと半導体チップとの間の電気的絶縁が保たれる。
【００８７】請求項６に記載の半導体集積回路装置で
は、上記絶縁フィルムにはフィルム面を貫通する穴が形
成されているから、上記絶縁フィルムのうち上記ダイパ
ッドに接する部分（面積）が減る。したがって、上記ダ
イパッドと絶縁フィルムとの熱膨張係数の差による上記
ダイパッドの反りを低減することができる。
【００８８】請求項７に記載の半導体集積回路装置で
は、上記絶縁フィルムは上記ダイパッドの面に沿って複
数の部分に分割して配置されているので、上記ダイパッ
ドと絶縁フィルムとの熱膨張係数の差による上記ダイパ
ッドの反りを低減することができる。
【００８９】請求項８に記載の半導体集積回路装置で
は、リードフレームに形成された平板状のダイパッド
と、上記ダイパッドの一方の面に第１の接着剤によって
接着された第１の半導体チップと、上記ダイパッドの他
方の面に第２の接着剤によって接着された第２の半導体
チップとを一体に備えた半導体集積回路装置において、
上記ダイパッドの上記一方の面若しくは他方の面、また
は両方の面に、上記各接着剤による上記ダイパッドと各
半導体チップとの接着過程で固体状態を保つ材料からな
る複数の半球状のスペーサが互いに離間した状態で設け
られているので、ダイパッドに対して第１の半導体チッ
プと第２の半導体チップの少なくとも一方を上記半球状
のスペーサを介して確実に電気的に絶縁することができ
る。したがって、第１の半導体チップと第２の半導体チ
ップを互いに確実に電気的に絶縁することができる。
【００９０】また、予めダイパッドに複数の半球状のス
ペーサを設けたリードフレームを用意することによっ
て、実際に半導体チップのダイボンディングを行う局面
では、従来の半導体集積回路装置のための設備によって
上記ダイパッドに各半導体チップを接着することができ
る。
【００９１】また、上記複数の半球状スペーサは互いに
離間した状態で設けられているから、上記ダイパッドに
絶縁フィルムを貼り付ける場合と異なり、上記ダイパッ
ドの反りなどは生じない。
【００９２】請求項９に記載の半導体集積回路装置の製
造方法では、第１の接着剤を絶縁フィルムと第１の半導
体チップとの間に挟んで面方向に押し広げる工程で、固
体状態を保つ絶縁フィルムの存在によってダイパッドと
第１の半導体チップとの間の距離を確保することができ
る。この距離は上記ダイパッドと第２の半導体チップと
の接着過程でも維持される。したがって、ダイパッドに
対して第１の半導体チップを上記絶縁フィルムを介して
確実に電気的に絶縁することができる。したがって、第
１の半導体チップと第２の半導体チップを互いに確実に
電気的に絶縁することができる。
【００９３】また、上記ダイパッドの一方の面に上記絶
縁フィルムを貼り付ける工程を予め済ませておくことに
よって、実際に半導体チップのダイボンディングを行う
局面では、従来の半導体集積回路装置のための設備によ
って上記ダイパッドに各半導体チップを接着することが
できる。
【００９４】請求項１０に記載の半導体集積回路装置の
製造方法では、第１の接着剤をダイパッドの一方の面と
第１の半導体チップとの間に挟んで面方向に押し広げる
工程で、固体状態を保つ複数の半球状スペーサの存在に
よってダイパッドと第２の半導体チップとの間の距離を
確保することができる。この距離は上記ダイパッドと第
２の半導体チップとの接着過程でも維持される。したが
って、ダイパッドに対して第１の半導体チップを上記半
球状のスペーサを介して確実に電気的に絶縁することが
できる。したがって、第１の半導体チップと第２の半導
体チップを互いに確実に電気的に絶縁することができ
る。
【００９５】また、上記ダイパッドの一方の面に上記複
数の半球状のスペーサを設ける工程を予め済ませておく
ことによって、実際に半導体チップのダイボンディング
を行う局面では、従来の半導体集積回路装置のための設
備によって上記ダイパッドに各半導体チップを接着する
ことができる。
【００９６】また、上記複数の半球状スペーサを互いに
離間させて設けているから、上記ダイパッドに絶縁フィ
ルムを貼り付ける場合と異なり、上記ダイパッドの反り
などは生じない。
【図面の簡単な説明】
【図１】 (a)はこの発明の第１実施形態の半導体集積
回路装置を示す縦断面図、(b)はその半導体集積回路装
置を封止樹脂の上部を省略して上方から見たところを示
す図である。
【図２】 図１の半導体集積回路装置の変形例を示す図
である。
【図３】 (a)はこの発明の第２実施形態の半導体集積
回路装置を示す縦断面図、(b)はその半導体集積回路装
置を封止樹脂の上部を省略して上方から見たところを示
す図である。
【図４】 図３の半導体集積回路装置の変形例を示す図
である。
【図５】 (a)はこの発明の第３実施形態の半導体集積
回路装置を示す縦断面図、(b)はその半導体集積回路装
置を封止樹脂の上部を省略して上方から見たところを示
す図である。
【図６】 図５の半導体集積回路装置の変形例を示す図
である。
【図７】 (a)はこの発明の第４実施形態の半導体集積
回路装置を示す縦断面図、(b)はその半導体集積回路装
置を封止樹脂の上部を省略して上方から見たところを示
す図である。
【図８】 図７の半導体集積回路装置の変形例を示す図
である。
【図９】 絶縁フィルムの変形例を示す図である。
【図１０】 ダイパッドと各半導体チップとを銀ペース
トによって接着した従来の半導体集積回路装置を示す縦
断面図である。
【図１１】 ダイパッドと各半導体チップとを無銀ペー
ストによって接着した従来の半導体集積回路装置の不具
合を説明する図である。
【符号の説明】
１,１ａ,１ｂ,１ｃ,１＃,１ａ＃,１ｂ＃,１ｃ＃,７１,
８１ 絶縁フィルム １ｄ，１ｄ＃ 半球状スペーサ ２，３，３＃ 無銀ペースト ７ 第１の半導体チップ ８ 第２の半導体チップ １０ リードフレーム １１ ダイパッド １２ インナーリード １３ アウターリード １４ サポートリード ５０ ワイヤ ６０ 封止樹脂

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームに形成された平板状のダ
    イパッドと、上記ダイパッドの一方の面に第１の接着層
    を介して接着された第１の半導体チップと、上記ダイパ
    ッドの他方の面に第２の接着層を介して接着された第２
    の半導体チップとを一体に備えた半導体集積回路装置に
    おいて、 上記第１の接着層、第２の接着層のうちの少なくとも一
    方が、一定の厚さを持つ絶縁フィルムからなることを特
    徴とする半導体集積回路装置。
  2. 【請求項２】 請求項１に記載の半導体集積回路装置に
    おいて、 上記絶縁フィルムの材料は、イミド結合若しくはアミド
    結合、またはイミド結合とアミド結合との両方を有する
    樹脂であることを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項２に記載の半導体集積回路装置に
    おいて、 上記絶縁フィルムの面方向の寸法は、この絶縁フィルム
    を含む接着層側の半導体チップの面方向の寸法よりも大
    きいことを特徴とする半導体集積回路装置。
  4. 【請求項４】 請求項１に記載の半導体集積回路装置に
    おいて、 上記絶縁フィルムとこれに隣り合う半導体チップとが、
    上記絶縁フィルムが固体状態を保つ温度で硬化される接
    着剤によって接着されていることを特徴とする半導体集
    積回路装置。
  5. 【請求項５】 請求項４に記載の半導体集積回路装置に
    おいて、 上記接着剤は絶縁体であることを特徴とする半導体集積
    回路装置。
  6. 【請求項６】 請求項１乃至５のいずれか一つに記載の
    半導体集積回路装置において、 上記絶縁フィルムにはフィルム面を貫通する穴が形成さ
    れていることを特徴とする半導体集積回路装置。
  7. 【請求項７】 請求項１乃至５のいずれか一つに記載の
    半導体集積回路装置において、 上記絶縁フィルムは上記ダイパッドの面に沿って複数の
    部分に分割して配置されていることを特徴とする半導体
    集積回路装置。
  8. 【請求項８】 リードフレームに形成された平板状のダ
    イパッドと、上記ダイパッドの一方の面に第１の接着剤
    によって接着された第１の半導体チップと、上記ダイパ
    ッドの他方の面に第２の接着剤によって接着された第２
    の半導体チップとを一体に備えた半導体集積回路装置に
    おいて、 上記ダイパッドの上記一方の面若しくは他方の面、また
    は両方の面に、上記各接着剤による上記ダイパッドと各
    半導体チップとの接着過程で固体状態を保つ材料からな
    る複数の半球状のスペーサが互いに離間した状態で設け
    られていることを特徴とする半導体集積回路装置。
  9. 【請求項９】 リードフレームに形成された平板状のダ
    イパッドの一方の面、他方の面にそれぞれ第１の半導体
    チップ、第２の半導体チップを取り付ける半導体集積回
    路装置の製造方法であって、 上記ダイパッドの一方の面に、上記ダイパッドと各半導
    体チップとの接着過程で固体状態を保つ材料からなる絶
    縁フィルムを貼り付ける工程と、 上記絶縁フィルム上に、硬化前の第１の接着剤を供給す
    る工程と、 上記第１の接着剤上に第１の半導体チップを載せて、上
    記第１の接着剤を上記絶縁フィルムと第１の半導体チッ
    プとの間に挟んで面方向に押し広げる工程と、加熱を行
    って上記第１の接着剤を硬化する工程と、 上記ダイパッドの他方の面上に、硬化前の第２の接着剤
    を供給する工程と、 上記第２の接着剤上に第２の半導体チップを載せて、上
    記第２の接着剤を上記他方の面と第２の半導体チップと
    の間に挟んで面方向に押し広げる工程と、 加熱を行って上記第２の接着剤を硬化する工程とを有す
    ることを特徴とする半導体集積回路装置の製造方法。
  10. 【請求項１０】 リードフレームに形成された平板状の
    ダイパッドの一方の面、他方の面にそれぞれ第１の半導
    体チップ、第２の半導体チップを取り付ける半導体集積
    回路装置の製造方法であって、 上記ダイパッドの一方の面に、上記ダイパッドと各半導
    体チップとの接着過程で固体状態を保つ材料からなる複
    数の半球状のスペーサを互いに離間させて設ける工程
    と、 上記スペーサが設けられた上記一方の面上に、硬化前の
    第１の接着剤を供給する工程と、 上記第１の接着剤上に第１の半導体チップを載せて、上
    記第１の接着剤を上記一方の面と第１の半導体チップと
    の間に挟んで面方向に押し広げる工程と、 加熱を行って上記第１の接着剤を硬化する工程と、 上記ダイパッドの他方の面上に、硬化前の第２の接着剤
    を供給する工程と、 上記第２の接着剤上に第２の半導体チップを載せて、上
    記第２の接着剤を上記他方の面と第２の半導体チップと
    の間に挟んで面方向に押し広げる工程と、 加熱を行って上記第２の接着剤を硬化する工程とを有す
    ることを特徴とする半導体集積回路装置の製造方法。
JP31471696A 1996-11-26 1996-11-26 半導体集積回路装置の製造方法 Expired - Fee Related JP3266815B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31471696A JP3266815B2 (ja) 1996-11-26 1996-11-26 半導体集積回路装置の製造方法
US08/975,461 US6072243A (en) 1996-11-26 1997-11-21 Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof
TW086117500A TW353193B (en) 1996-11-26 1997-11-22 Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof
KR1019970064679A KR100286591B1 (ko) 1996-11-26 1997-11-25 반도체집적회로장치및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31471696A JP3266815B2 (ja) 1996-11-26 1996-11-26 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10154786A true JPH10154786A (ja) 1998-06-09
JP3266815B2 JP3266815B2 (ja) 2002-03-18

Family

ID=18056712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31471696A Expired - Fee Related JP3266815B2 (ja) 1996-11-26 1996-11-26 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US6072243A (ja)
JP (1) JP3266815B2 (ja)
KR (1) KR100286591B1 (ja)
TW (1) TW353193B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324393A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体記憶装置
KR100393099B1 (ko) * 2000-12-26 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6313527B1 (en) * 1998-12-10 2001-11-06 United Microelectronics Corp. Dual-dies packaging structure and packaging method
JP2000197842A (ja) 1999-01-07 2000-07-18 Toshiba Corp 塗布装置、吐出手段及び塗布方法
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6627517B1 (en) * 1999-12-08 2003-09-30 Altera Corporation Semiconductor package with improved thermal cycling performance, and method of forming same
KR20010064907A (ko) 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
KR100356799B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 메모리 모듈
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3429245B2 (ja) * 2000-03-07 2003-07-22 沖電気工業株式会社 半導体装置及びその製造方法
JP3598255B2 (ja) * 2000-03-17 2004-12-08 シャープ株式会社 半導体装置のベーク方法
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JP2002093993A (ja) * 2000-09-14 2002-03-29 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
KR100706505B1 (ko) * 2000-12-27 2007-04-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6967395B1 (en) * 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6437449B1 (en) 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP3914431B2 (ja) * 2001-12-26 2007-05-16 松下電器産業株式会社 半導体装置の製造方法
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
KR100429885B1 (ko) * 2002-05-09 2004-05-03 삼성전자주식회사 열방출 특성을 개선한 멀티 칩 패키지
JP3550391B2 (ja) * 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
JP2003332522A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
JP3576540B2 (ja) * 2002-08-19 2004-10-13 沖電気工業株式会社 マルチチップパッケージ
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
US20070262426A1 (en) * 2004-01-27 2007-11-15 Joachim Mahler Semiconductor Housings Having Coupling Coatings
JP4434778B2 (ja) * 2004-02-25 2010-03-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
SG155897A1 (en) * 2004-09-09 2009-10-29 United Test & Assembly Ct Ltd Multi-die ic package and manufacturing method
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN1849052A (zh) * 2005-04-05 2006-10-18 鸿富锦精密工业（深圳）有限公司 电磁干扰屏蔽封装体及其制程
US20070170558A1 (en) * 2006-01-24 2007-07-26 Camacho Zigmund R Stacked integrated circuit package system
US20080251901A1 (en) * 2006-01-24 2008-10-16 Zigmund Ramirez Camacho Stacked integrated circuit package system
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US20100007007A1 (en) * 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619353B2 (ja) * 1985-12-20 1994-03-16 和光純薬工業株式会社 亜硝酸塩測定用試薬組成物
JPH01132149A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 樹脂封止型半導体装置
JPH02344A (ja) * 1987-12-15 1990-01-05 Sharp Corp 面実装型樹脂封止型半導体装置
JPH01166530A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 樹脂封止型半導体装置
JPH02144954A (ja) * 1988-11-28 1990-06-04 Matsushita Electron Corp 半導体装置
JPH0448769A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 半導体装置
US5214307A (en) * 1991-07-08 1993-05-25 Micron Technology, Inc. Lead frame for semiconductor devices having improved adhesive bond line control
JPH05347375A (ja) * 1992-06-15 1993-12-27 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
JP2824175B2 (ja) * 1992-09-17 1998-11-11 シャープ株式会社 半導体装置及びその製造方法
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393099B1 (ko) * 2000-12-26 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002324393A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR100286591B1 (ko) 2001-06-01
JP3266815B2 (ja) 2002-03-18
KR19980042937A (ko) 1998-08-17
US6072243A (en) 2000-06-06
TW353193B (en) 1999-02-21

Similar Documents

Publication Publication Date Title
JP3266815B2 (ja) 半導体集積回路装置の製造方法
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
WO2005024933A1 (ja) 半導体装置の製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH0438859A (ja) 電子部品組立構造及びその組立方法
JP2002203866A (ja) 半導体装置製造方法
JPH0269945A (ja) 半導体装置及びその製造方法
JPH0475355A (ja) リードフレームへの半導体素子の接合方法
JP2954118B2 (ja) 半導体装置及びその製造方法
CN100428454C (zh) 卷带下芯片封装结构及其制造方法
JP4020594B2 (ja) 半導体装置の製造方法
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
JPH04320362A (ja) 樹脂封止型半導体装置
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2000077433A (ja) 半導体装置およびその製造方法
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPH1056126A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JPH1168010A (ja) 絶縁物封止型電子装置及びその製造方法
JP2004095603A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置並びにその製造方法
JPS6329560A (ja) 半導体装置
JPH1140697A (ja) 半導体装置用テープキャリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees