JPS6329560A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6329560A
JPS6329560A JP17158986A JP17158986A JPS6329560A JP S6329560 A JPS6329560 A JP S6329560A JP 17158986 A JP17158986 A JP 17158986A JP 17158986 A JP17158986 A JP 17158986A JP S6329560 A JPS6329560 A JP S6329560A
Authority
JP
Japan
Prior art keywords
semiconductor element
flexible insulating
bonding
insulating film
insulating films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17158986A
Other languages
English (en)
Inventor
Kazuhiro Terada
和弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17158986A priority Critical patent/JPS6329560A/ja
Publication of JPS6329560A publication Critical patent/JPS6329560A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、極めて簡略化された
組立工程で樹脂封止型半導体装置を得ることのできる技
術に関する。
〔従来の技術〕
従来の樹脂封止型半導体装置(プラスチックパッケージ
)の一般的な組立工程は次の通りである。
丁なわち、多連のリードフレームに半導体素子(ペレッ
ト)を共晶合金法などによりマウント(固着)LCペレ
ット付工程〕。ワイヤにより当該ペレットとリードフレ
ームとを接続し〔ワイヤボンディング工程〕、モールド
金型に入れてエポキシ樹脂などの樹脂でトランスファー
モールドし〔モールド工程〕、リードを個別に切断分離
し〔切断分離工程〕、次いで、外部リードにメッキ処理
などの完成品処理をし〔完成品処理工程〕、組立が行わ
れる。このように、従来の組立工程は工程数が多く、し
たがって工程完了までに長時間を要している。
一方、テープキャリアタイプパノケージ(フィルムキャ
リアタイプパッケージ)にあっても、ペレットを樹脂フ
ィルムテープに連続的に組込み〔ギヤグボンディング、
インナーリードボンディング工程〕後に、樹脂をボッテ
ィング技術(でよりコートし〔ボッティング工程〕だ上
で個々に切り触子という工程を経るようになっており、
これらギヤグボンディング工程およびボッティング技術
を経るために、工程数も多くなり、工程完了までに長時
間を要している。
ナオ、半導体装置のパッケージング技術について述べた
文献の例としては、1980年1月15日(株)工業調
査会発行「IC化実装技技術 p136〜156.p1
75およびp84〜85があげられる。
〔発明が解決しようとする問題点〕
本発明は従来技術の有する欠点を解消し、組立工程を簡
略化し、工程数を減らし、組立に要する時間を短縮化し
、安価に半導体装置を供することができる技術を提供す
るごとを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示されろ発明のうち代表的なものの概要
を簡単に説明丁れば、下記のとおりである。
丁なわち、本発明では例えば、二枚の可撓性を有する丁
なわちフレキシブルな樹脂フィルムを用意し、一方の樹
脂フィルムには導体配線(リード)を形成しておき、他
方の樹脂フィルム上にペレットを載!しておき、これら
樹脂フィルムを熱圧着して、当該ペレットをこれら樹脂
フィルムの間に内蔵させてペレットの封止を行なうとと
もに、当該ペレットと前記リードとのボンディングを行
すう。丁なわち、従来のプラスチックパッケージ品につ
いて行われていた、ペレット付と当該ワイヤポンディン
グと封止どを同時に行なってしまうというものである。
〔作用〕
上記した手段によれば、ペレット付工程とボンディング
工程と封止工程とが同時に行われるため、組立工程が極
めて簡略化され、工程数が著しく少なくなり組立に要す
る時間が大幅に短縮され、安価に半導体装置を提供する
ことかできる。
〔実施例〕
次に、本発明を図面に示す実施例に基づいて説明する。
第1図に示すように、上下2枚の可撓性絶縁膜1.2の
間に半導体素子3を介在させる。上の可撓性絶縁膜1の
片面(内面)には導体部4が、例えば第3図に示すよう
に形成されており、下の可撓性絶縁膜2の上装置かれた
半導体素子3のポンディングパッド(図示せず)と当該
導体部4のポンディング部(先端U)とを位置合せする
これら絶縁膜1,2は、それぞれ例えば樹脂フィルムよ
り成る。当該絶縁膜1,2はフレキシブルなものである
ことが、後述するプレスによる熱圧着に際し、たわみ、
本発明による封止品の製造に好ましい。当該樹脂フィル
ムの具体例としては、ポリエステル系合成樹脂フィルム
やポリイミド系合成樹脂フイルムタエポキシ樹脂系フィ
ルムがあげられる。
また、これら絶縁膜1.2は、湿分や不純物など不透過
性のいわゆるガスバリヤ−性を有することか、半導体素
子3に対する封止特性を良好にする上で好ましい。
半導体素子(チップ)3は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
導体部4の形成は、例えば上記した樹脂フィルムに、ス
クリーン印刷などにより例えば導電性樹脂ペーストを転
写する方法により行なうことができろ。当該ペーストの
例としては、エポキシ樹脂に導電性粉末例えばAg粉や
カーボン粉末を混入して成るものがあげられる。
導体部4の形成方法として、他に金属を蒸着するとか、
スパッタ法によるなどの方法をとることができる。
上記位置合せしたものについて、次いで第2図に示すよ
うに、上金型5と下金型6との間に介在させプレス加工
を行なう。適当な加圧、加熱操作を流子ことにより、上
下のフレキシブルな絶縁膜1.2が熱圧着され、そして
、これら絶縁膜1゜20間に、同図に示すように半導体
素子3が内蔵される。また、当該素子3と導体部4とが
接続される。半導体素子3は、これら絶縁膜1,2の間
で固定される。また、絶縁膜にはベレットサイズ大のく
ぼみがあればこれによりさらに位置精度が向上される。
したがって、従来のごとき殊更のペレット付工程を必要
としない。
当該プレス加工に代えてシーリンク包装によってもよい
し、他の手段を用いてもよい。シーリンク包装は、延伸
フィルムが熱により収縮する現象を利用してシュリンク
パッケージ(収縮包装)するもので、被包装物にシュリ
ンクフィルムをかぶせ、口をシールし、これをシュリン
クトンネルを通して加熱することにより、同様に行なう
ことができる。
第4図は本発明による半導体装置の一例斜視図で、上層
を形成する絶縁膜1に透明フィルムを用いることにより
、封止された半導体素子3が外部から観ることができる
。この実施例では、該素子3かも四方向に導体部(リー
ド)4が接続されており、該リード4の端部には孔7が
穿設されている。この孔は封止後打ちぬきであげてもよ
いし、あらかじめ孔のあいたものを用意しておいてもよ
い。この孔7の径は、例えば0.5〜10φ程度である
この孔7に、プローバー針などを挿着することにより、
テスティングを行なうことができる。この孔7に、第5
図に示すように例えば、半田ペースト8を充填し、導体
部4と接続した外部接続端子8とすることかできる。実
装に際しては、基板9の導体配線10に、この半田ペー
ストよりなる外部接続端子8を溶融させることにより、
当該半導体装置を例えばプリント配線基板に実装するこ
とができる。
本発明によれば、上記実施例に示すように、二枚の絶縁
膜1,2の間に半導体素子3を置き、これをプレス加工
丁れば、ペレット付とボッディ。
グと封止とが同時に行なうことができ、したがって、従
来工程に比して著しく工程数を低減し、簡略化し、組立
に要する時間が短縮され、製品単価を安くあげることが
できた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、上記実施例では半導体素子を一個封止する際を
示したが、本発明では絶縁膜上てマルチに搭載すること
によりマルチチノブモジー−ルも可能である。
さらに多連化することにより一層の時間短縮が可能とな
る。
また、上記実施例では二枚の絶縁膜により組立する例を
示したが、これに限定されず三枚以上の複数枚で構成し
てもよい。さらに、絶縁膜のガスバリヤ−性を向上させ
ろために、当該絶縁膜を例えばA、!3箔の両面に樹脂
膜を有するような積層物に代えてもよい。このAA箔に
より、ガスバリヤ−性を向上できる。
さらに、上記実施例では、半導体素子と導体部(リード
)との接続を、熱圧着により行なう方法について述べた
が、予じめビームリード方式のごとく、半導体素子にリ
ードを接続しておき、これを絶縁漢間に置いて同様にプ
レス加工などを行ってもよい。これによりさらに、ボン
ディングも省略できる。
さらに、上記実施例ではリードの端部に孔を穿設し、こ
の孔に半田ペーストを充填して、外部端子とする例を示
したが、リードを絶縁膜の端部より突出しておき、突出
したリードを外部接続端子として使用するなと他の方法
により外部接続端子を形成しても差支えない。
本発明は絶縁膜の構成材料を適宜選択することにより樹
脂封止型半導体装置類ともなるし、その他マイカフィル
ムなどを使用することにより、無機物による封止が行わ
れた半導体装置とな丁こともできる。本発明においては
適宜接着剤を使用することにより、組立を容易にできる
しまた、熱接合などの接合も容易にできる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明子れば、下記のとおりであ
る。
本発明によれば、従来の組立工程罠比してその組立工程
を簡略でき、工程数が少なくて済み、かつ、組立時間を
短、縮でき、それによりコストの安い半導体装置を提供
することができた。
【図面の簡単な説明】
第1図は本発明の実施例工程を説明する要部断面図、 第2図は本発明の実施例工程を説明する要部断面図、 第3図は導体部の形成された絶縁膜の一例斜視図、 第4図は本発明の実施例を示す半導体装置の斜視図、 第5図は本発明実施例の要部断面図である。 1・・・一の可撓性絶縁膜、2・・・可撓性絶縁膜、3
・・・半導体素子、4・・・導体部、5・・・プレス金
型(上金型)、6・・・プレス金型(下金型)、7・・
・孔、8・・・外部接続端子、9・・・基板、10・・
導体配線。 代理人 弁理士  小 川 勝 男1.5“D第   
1  図 ′\ に 第  2  図 □ 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、熱接合された少なくとも二枚の可撓性絶縁膜間に、
    半導体素子を内蔵させて成るとともに、該半導体素子と
    接続した導体部を備えて成ることを特徴とする半導体装
    置。 2、半導体装置が、少なくとも一の可撓性絶縁膜の内面
    に導体部が形成された、少なくとも二枚の可撓性絶縁膜
    間に、半導体素子を介在させ、一方向からまたは上下二
    方向から加圧しつつ、当該絶縁膜を熱接合させ、当該絶
    縁膜内に半導体素子を収納するとともに当該半導体素子
    と前記導体部とを接続して成り、かつ、当該導体部と接
    続した外部端子を備えて成ることを特徴とする特許請求
    の範囲第1項記載の半導体装置。
JP17158986A 1986-07-23 1986-07-23 半導体装置 Pending JPS6329560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17158986A JPS6329560A (ja) 1986-07-23 1986-07-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17158986A JPS6329560A (ja) 1986-07-23 1986-07-23 半導体装置

Publications (1)

Publication Number Publication Date
JPS6329560A true JPS6329560A (ja) 1988-02-08

Family

ID=15925959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17158986A Pending JPS6329560A (ja) 1986-07-23 1986-07-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS6329560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024162A1 (de) * 1995-02-02 1996-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
US7824317B2 (en) 2004-06-02 2010-11-02 Jupitah Yugenkaisha Machine for training various kinds of abdominal and lumbar muscles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024162A1 (de) * 1995-02-02 1996-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
US7824317B2 (en) 2004-06-02 2010-11-02 Jupitah Yugenkaisha Machine for training various kinds of abdominal and lumbar muscles

Similar Documents

Publication Publication Date Title
US6077724A (en) Multi-chips semiconductor package and fabrication method
US6261865B1 (en) Multi chip semiconductor package and method of construction
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US5696033A (en) Method for packaging a semiconductor die
US5714405A (en) Semiconductor device
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3266815B2 (ja) 半導体集積回路装置の製造方法
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US7410832B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
CN101165866B (zh) 一种集成电路封装体及其制造方法
JP3129928B2 (ja) 樹脂封止型半導体装置
CN1937194A (zh) 制作叠层小片封装的方法
JPH08148644A (ja) 樹脂封止型半導体装置
WO1998018162A1 (en) Film carrier tape and semiconductor device, method for manufacturing them, and circuit board
JPH03112688A (ja) Icカード
CN108417499A (zh) 空腔封装结构及其制造方法
US20010002320A1 (en) Extended lead package
JPS6329560A (ja) 半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JPH0974160A (ja) 半導体装置およびその製造方法
JPH0430563A (ja) 半導体集積回路装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2814006B2 (ja) 電子部品搭載用基板