JPH02144954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02144954A JPH02144954A JP29986188A JP29986188A JPH02144954A JP H02144954 A JPH02144954 A JP H02144954A JP 29986188 A JP29986188 A JP 29986188A JP 29986188 A JP29986188 A JP 29986188A JP H02144954 A JPH02144954 A JP H02144954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive layer
- die pad
- protrusions
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000012790 adhesive layer Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路等に用いられる半導体装置に関する
ものである。
ものである。
従来の技術
半導体装置の素子集積度を高めるために、半導体チップ
が大型化してきており、半導体チップへの応力が大きく
なってきている。そこで、半導体チップを接着する接着
剤層の厚みを制御して応力緩和をはからねばならなくな
っている。
が大型化してきており、半導体チップへの応力が大きく
なってきている。そこで、半導体チップを接着する接着
剤層の厚みを制御して応力緩和をはからねばならなくな
っている。
これを従来の半導体装置について説明すると、第5図は
従来の半導体装置のグイボンド後の断面図で、1は半導
体チップ、2は半導体チップ1を接着するための接着剤
層、3はリードフレームの一部分で、半導体チップ1を
接着剤層2で固定するダイパッドである。
従来の半導体装置のグイボンド後の断面図で、1は半導
体チップ、2は半導体チップ1を接着するための接着剤
層、3はリードフレームの一部分で、半導体チップ1を
接着剤層2で固定するダイパッドである。
第6図および第7図はグイポンド方法を説明するための
図で、4はリードフレーム、5は接着剤をダイパッド3
に塗布するための治具たるマルチノズル、6は前記接着
剤の容器たるシリンジ、7は半導体チップ1を搬送して
グイパッド3上に圧着させる治具たるコレットを示す。
図で、4はリードフレーム、5は接着剤をダイパッド3
に塗布するための治具たるマルチノズル、6は前記接着
剤の容器たるシリンジ、7は半導体チップ1を搬送して
グイパッド3上に圧着させる治具たるコレットを示す。
第5図に示すように半導体チップ1の接着面およびダイ
パッド3の接着面はともに平坦な面である。第6図に示
すようにダイパッド3の接着面にシリンジ6からマルチ
ノズル5を通じて接着剤を塗布し、しかるのち、第7図
に示すようにコレット7で半導体チップ1を圧着させ、
かつ、接着剤層2を展延させるべく一定方向に撮動を与
えると、第5図に示すように半導体チップ1がダイパッ
ド3に固定される。
パッド3の接着面はともに平坦な面である。第6図に示
すようにダイパッド3の接着面にシリンジ6からマルチ
ノズル5を通じて接着剤を塗布し、しかるのち、第7図
に示すようにコレット7で半導体チップ1を圧着させ、
かつ、接着剤層2を展延させるべく一定方向に撮動を与
えると、第5図に示すように半導体チップ1がダイパッ
ド3に固定される。
発明が解決しようとする課題
しかし、かかる従来の構成では、半導体チップ1の接着
面およびダイパッド3の接着面がともに平坦な面である
ので、コレット7が半導体チップ1をおさえる荷重や時
間さらには振動させる時間や速度等によって、また、ダ
イパッド3に塗布された接着剤の量によって、ダイボン
ド後の接着剤層2の厚みが変化し、接着剤層2の厚みが
薄すぎて半導体チップ1にかかる応力が大きくなったり
、厚すぎて接着剤層2の強度が低下したりし、半導体装
置の品質・信頼性を損なう結果を招く。
面およびダイパッド3の接着面がともに平坦な面である
ので、コレット7が半導体チップ1をおさえる荷重や時
間さらには振動させる時間や速度等によって、また、ダ
イパッド3に塗布された接着剤の量によって、ダイボン
ド後の接着剤層2の厚みが変化し、接着剤層2の厚みが
薄すぎて半導体チップ1にかかる応力が大きくなったり
、厚すぎて接着剤層2の強度が低下したりし、半導体装
置の品質・信頼性を損なう結果を招く。
なお、前記応力は、半導体チップ1の材質とダイパッド
3の材質とが異なることに起因し、前記接着剤を高温で
硬化させることによって発生するのであり、硬化後に半
導体チップ1を破損させたり、電気特性を変化させたり
する。
3の材質とが異なることに起因し、前記接着剤を高温で
硬化させることによって発生するのであり、硬化後に半
導体チップ1を破損させたり、電気特性を変化させたり
する。
課題を解決するための手段
本発明の半導体装置では、ダイパッドの半導体チップ側
に突起を有せしめる。
に突起を有せしめる。
作用
このような構成によって、突起が半導体チップに接触す
る寸度以上に接着剤層が薄(ならず、また、十分な荷重
を半導体チップに加えるかぎり接着剤層が厚くなりすぎ
ないため、接着剤層による半導体チップへの応力の増加
および接着剤の強度低下を防止することができる。
る寸度以上に接着剤層が薄(ならず、また、十分な荷重
を半導体チップに加えるかぎり接着剤層が厚くなりすぎ
ないため、接着剤層による半導体チップへの応力の増加
および接着剤の強度低下を防止することができる。
実施例
以下、本発明を図示した実施例の参照により説明する。
第1図および第2図において、リードフレームの一部分
たるダイパッド8は、接着剤層2の厚みを制御するため
の多数の突起9と、突起9と同じ高さの中央突起10と
を半導体チップ1側に有している。
たるダイパッド8は、接着剤層2の厚みを制御するため
の多数の突起9と、突起9と同じ高さの中央突起10と
を半導体チップ1側に有している。
このように構成された半導体装置では、ダイパッド8に
突起9,10が存在するため、半導体チップ1を圧着し
たときに接着剤層2は突起9゜10間に入り込む。すな
わち、半導体チップ1を十分に長い時間適当な荷重で加
圧するかぎり、半導体チップ1は突起9および中央突起
10に当接して、それ以上はダイパッド8に近づかない
ようになる。なお、本実施例では、中央突起10を設け
たことにより、中央突起10の方向(第2図の上下方向
)に半導体チップ1に振動を加えても、半導体チップ1
の端を支えることができ、クラックの発生を防ぐことが
できる。しかし、適当な条件のもとでは中央突起10を
突起9と同一形状のものとなし得る。また、半導体チッ
プ1に振動を与えたときに接着剤が十分に伸び広がるよ
うに突起9の形状を丸くしているが、他の形状でも良い
。他の例として、中央突起10と同様の形状の突起を設
けた場合のグイボンド後の断面図およびダイパッド平面
図を第3図、第4図に示す。
突起9,10が存在するため、半導体チップ1を圧着し
たときに接着剤層2は突起9゜10間に入り込む。すな
わち、半導体チップ1を十分に長い時間適当な荷重で加
圧するかぎり、半導体チップ1は突起9および中央突起
10に当接して、それ以上はダイパッド8に近づかない
ようになる。なお、本実施例では、中央突起10を設け
たことにより、中央突起10の方向(第2図の上下方向
)に半導体チップ1に振動を加えても、半導体チップ1
の端を支えることができ、クラックの発生を防ぐことが
できる。しかし、適当な条件のもとでは中央突起10を
突起9と同一形状のものとなし得る。また、半導体チッ
プ1に振動を与えたときに接着剤が十分に伸び広がるよ
うに突起9の形状を丸くしているが、他の形状でも良い
。他の例として、中央突起10と同様の形状の突起を設
けた場合のグイボンド後の断面図およびダイパッド平面
図を第3図、第4図に示す。
以上のように本実施例によると、ダイパッド8に突起9
や中央突起10を設けたことにより、接着剤層2の厚み
を突起の高さに制御することができ、品質信頼性の高い
半導体装置を得ることができる。
や中央突起10を設けたことにより、接着剤層2の厚み
を突起の高さに制御することができ、品質信頼性の高い
半導体装置を得ることができる。
発明の効果
本発明はダイパッドに突起を設けるだけで、接着剤層の
厚みを制御できるため、接着剤層の接着強度を保ちつつ
半導体チップへの応力を低減でき、品質信頼性の高い半
導体装置を得ることができるものである。
厚みを制御できるため、接着剤層の接着強度を保ちつつ
半導体チップへの応力を低減でき、品質信頼性の高い半
導体装置を得ることができるものである。
第1図および第3図は本発明を実施した半導体装置のダ
イボンド後の断面図、第2図および第4図はダイパッド
の平面図、第5図は従来の半導体装置のグイボンド後の
断面図、第6図および第7図は従来の半導体装置のダイ
ボンド方法を説明するための図である。 1・・・・・・半導体チップ、2・・・・・・接着剤層
、8・・・・・・ダイパッド、9・・・・・・突起、1
0・・・・・・中央突起。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 第 図 渠 図 第 図 第 図
イボンド後の断面図、第2図および第4図はダイパッド
の平面図、第5図は従来の半導体装置のグイボンド後の
断面図、第6図および第7図は従来の半導体装置のダイ
ボンド方法を説明するための図である。 1・・・・・・半導体チップ、2・・・・・・接着剤層
、8・・・・・・ダイパッド、9・・・・・・突起、1
0・・・・・・中央突起。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 第 図 渠 図 第 図 第 図
Claims (1)
- リードフレームのダイパッドの半導体チップ側に突起を
設け、前記ダイパッドと前記半導体チップとの間に接着
剤層を有せしめてなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29986188A JPH02144954A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29986188A JPH02144954A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02144954A true JPH02144954A (ja) | 1990-06-04 |
Family
ID=17877838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29986188A Pending JPH02144954A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02144954A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146757A (ja) * | 1988-11-28 | 1990-06-05 | Mitsubishi Electric Corp | 半導体装置 |
US6072243A (en) * | 1996-11-26 | 2000-06-06 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof |
WO2001059828A2 (de) * | 2000-02-14 | 2001-08-16 | Epcos Ag | Bauelement mit konstant verspannter verklebung und verfahren zur verklebung |
DE10139681A1 (de) * | 2001-08-11 | 2003-03-06 | Infineon Technologies Ag | Bauelement mit einem auf einem Träger montierten Halbleiterkörper |
JP2014203861A (ja) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
-
1988
- 1988-11-28 JP JP29986188A patent/JPH02144954A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146757A (ja) * | 1988-11-28 | 1990-06-05 | Mitsubishi Electric Corp | 半導体装置 |
US6072243A (en) * | 1996-11-26 | 2000-06-06 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof |
WO2001059828A2 (de) * | 2000-02-14 | 2001-08-16 | Epcos Ag | Bauelement mit konstant verspannter verklebung und verfahren zur verklebung |
WO2001059828A3 (de) * | 2000-02-14 | 2002-02-28 | Epcos Ag | Bauelement mit konstant verspannter verklebung und verfahren zur verklebung |
DE10139681A1 (de) * | 2001-08-11 | 2003-03-06 | Infineon Technologies Ag | Bauelement mit einem auf einem Träger montierten Halbleiterkörper |
JP2014203861A (ja) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
JPWO2020175619A1 (ja) * | 2019-02-28 | 2021-12-16 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5111279A (en) | Apparatus for isolation of flux materials in "flip-chip" manufacturing | |
KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
US5242099A (en) | Method of die bonding semiconductor chip | |
US5168346A (en) | Method and apparatus for isolation of flux materials in flip-chip manufacturing | |
JPH02144954A (ja) | 半導体装置 | |
US4883773A (en) | Method of producing magnetosensitive semiconductor devices | |
JPS60186044A (ja) | 集積回路装置 | |
JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
JPH0239448A (ja) | フィルムキャリアテープ | |
JPH03228339A (ja) | ボンディングツール | |
JPH01117344A (ja) | 半導体装置 | |
JP3232954B2 (ja) | 電子部品の製造方法 | |
JPS63248155A (ja) | 半導体装置 | |
JP2730397B2 (ja) | 半導体装置の製造方法 | |
JPS6378555A (ja) | 半導体装置 | |
JP3029023B2 (ja) | ボンディングツール | |
JP2997147B2 (ja) | 光半導体装置の製造方法 | |
JP3060100U (ja) | 懸吊式チップパッケージ | |
KR940007756Y1 (ko) | 탭용 인너리드 본딩장치 | |
JPH03284857A (ja) | 半導体装置の製造方法 | |
JPH0456260A (ja) | 半動体装置用リードフレーム | |
JP2519903B2 (ja) | 半導体装置の製造方法 | |
JPH01179351A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH05235087A (ja) | 半導体集積回路装置 | |
JPH05267358A (ja) | 半導体素子 |