JP3576540B2 - マルチチップパッケージ - Google Patents
マルチチップパッケージ Download PDFInfo
- Publication number
- JP3576540B2 JP3576540B2 JP2002237747A JP2002237747A JP3576540B2 JP 3576540 B2 JP3576540 B2 JP 3576540B2 JP 2002237747 A JP2002237747 A JP 2002237747A JP 2002237747 A JP2002237747 A JP 2002237747A JP 3576540 B2 JP3576540 B2 JP 3576540B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- chip
- semiconductor chip
- frame
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ペースト材を用いたマルチチップパッケージ（ＭＣＰ：Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】
図１４は従来のマルチチップパッケージの模式図である。
【０００３】
この図において、１０１はインナーフレーム、１０２はそのインナーフレーム１０１に接続されるＬＳＩ端子、１０３は下層側チップ、１０４は上層側チップ、１０５は絶縁性テープ、１０６はモールド樹脂である。
【０００４】
かかるマルチチップパッケージは複数のチップ１０３，１０４を積層することができるので、多機能なシステムＬＳＩを実現している。
【０００５】
その場合、積層されるチップ同士を固定する手段としては絶縁性の高いテープ状材料を用いることが一般的であり、図１４に示すように、絶縁性テープ１０５が上層側チップ１０４裏面全面に貼付されるため、ダイスボンドの強度・均一性が良好で上層に積層されるチップ１０４の傾きが少ないというメリットがある。
【０００６】
しかしながら、上記した絶縁性テープ１０５を用いる方式は、高価格でコストに見合わないため、絶縁性テープ１０５に変わるダイスボンド材料としてペースト状材料の採用が考案されている。
【０００７】
図１５はかかるペースト状材料を用いる方式のマルチチップパッケージの模式図である。
【０００８】
この図において、２０１はインナーフレーム、２０２はそのインナーフレーム２０１に接続されるＬＳＩ端子、２０３は下層側チップ、２０４は上層側チップ、２０５はペースト材、２０６はモールド樹脂である。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した従来のペースト材２０５を用いる方式（例えば、特開昭６３−５５９４３、特開２０００−３４０９３４）は、ペースト材２０５が流動性の樹脂であるため、絶縁性テープ１０５を用いる方式に比べると、上層に積層されるチップ２０４の傾きの制御が難しい。例えば、図１６に示すように、上層側チップ２０４′が傾いて下層側チップ２０３の表面を傷つけてしまうといった問題があった。
【００１０】
また、濡れの均一性の確保が難しいといった問題があった。
【００１１】
本発明は、上記状況に鑑み、チップの傾きが発生しないダイスボンドを実現するペースト材を用いる方式のマルチチップパッケージを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕マルチチップパッケージにおいて、第１の面と該第１の面に対向する第２の面を持つ第１半導体チップと、前記第１半導体チップの前記第１の面の向かい合う一対の辺に沿うように前記第１半導体チップ上に搭載された第１スペーサー及び第２スペーサーと、第１の面とこの第１の面に対向する第２の面とを持ち、前記第１スペーサー及び前記第２スペーサー上に前記第２の面の辺が位置するように前記第１半導体チップ上に搭載された第２半導体チップと、前記第１スペーサーと前記第２スペーサーとの間に充填され、かつ、前記第１半導体チップの前記第１の面と前記第２半導体チップの前記第２の面とを接着するペースト剤と、を有することを特徴とする。
【００１３】
〔２〕上記〔１〕記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、同一の高さであり、前記高さは４〜１０μｍであることを特徴とする。
【００１４】
〔３〕上記〔１〕記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、ポリイミドで構成されていることを特徴とする。
【００１５】
〔４〕マルチチップパッケージにおいて、第１の面と前記第１の面に対向する第２の面を持つ第１半導体チップと、第１の面と前記第１の面に対向する第２の面を持ち、前記第 １半導体チップ上に形成された第２半導体チップと、前記第１半導体チップの第１の面と前記第２半導体チップの第２の面の間に形成された第１スペーサーと、前記第１半導体チップの第１の面と前記第２半導体チップの第２の面との間に配置された硬化性接着材とを持ち、前記第１スペーサーは前記第１半導体チップの外周に沿った枠状であることを特徴とする。
【００１６】
〔５〕上記〔４〕記載のマルチチップパッケージにおいて、前記枠状の第１スペーサーには切り込み部が形成されていることを特徴とする。
【００１７】
〔６〕上記〔５〕記載のマルチチップパッケージにおいて、前記第１スペーサーの切り込み部と前記第１半導体チップの外周との間には第２スペーサーが形成されていることを特徴とする。
【００１８】
〔７〕上記〔６〕記載のマルチチップパッケージにおいて、前記第２スペーサーは複数のサブスペーサーから成ることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００２０】
図１は本発明の第１実施例を示す積層チップを有するＭＣＰの断面図、図２はそのＭＣＰの下層側チップの斜視図である。
【００２１】
これらの図において、１はインナーフレーム、２はそのインナーフレーム１に接続されるＬＳＩ端子、３は第１の面３Ａとこの第１の面３Ａに対向する第２の面３Ｂを有する下層側チップ（第１半導体チップ）、４は第１の面４Ａとこの第１の面４Ａに対向する第２の面４Ｂを有する上層側チップ（第２半導体チップ）、５はペースト材（熱硬化性接着材）、６はサブスペーサー６Ａ（第１スペーサー），サブスペーサー６Ｂ（第２スペーサー）からなる下駄歯状のスペーサーであり、半導体チップの向かい合う一対の辺に沿って形成されている。７はモールド樹脂である。
【００２２】
図２に示すように、下駄歯状のスペーサー６は、下層側チップ３の第１の面３Ａの表面に対向して配置される、高さが実質的に同一である２本のサブスペーサー６Ａ，６Ｂ（線状体）からなり、ポリイミド等で形成される。
【００２３】
このように、積層チップ３，４の下層側チップ３の第１の面３Ａに選択的にポリイミド等で構成する下駄歯状のスペーサー６を設けることで、下層側チップ３の第１の面３Ａと上層側チップ４第２の面４Ｂの間に一定の隙間を設ける。この時、下駄歯状のスペーサー６の高さは４〜１０μｍであることが望ましい。
【００２４】
この第１実施例によれば、上記したように、積層されるチップ３，４間にできる隙間にペースト材（熱硬化性接着材）５を充填すれば、仮に上層側チップ４が傾いたとしても、図１に示すように、下駄歯状のスペーサー６の高さ以上に傾くことは無く、下層側チップ３の第１の面３Ａに傷を付けるようなトラブルを回避することが可能となる。
【００２５】
しかし、第１実施例では、スペーサー６が形成されない側からは上層側チップ４の大きさよりもペースト材５が大きくはみ出す（漏れ出す）恐れがある。
【００２６】
そこで、以下のような改良を行う。
【００２７】
図３は本発明の第２実施例を示す積層チップを有するＭＣＰの断面図、図４はそのＭＣＰの下層側チップの斜視図である。
【００２８】
これらの図において、１１は下層側チップ３の外周に沿った枠状のスペーサー（第１スペーサー）であり、その他の部分は第１実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００２９】
図４に示すように、枠状のスペーサー１１は、枠の形状からなり、下層側チップ３の第１の面３Ａにポリイミド等で形成される。この枠の大きさは、枠の外周側１１Ａの大きさが上層側チップ４の大きさより大きく、枠の内周側１１Ｂの大きさが上層側チップ４の大きさより小さいことが望ましい。
【００３０】
このように、スペーサーの形状を枠状にすることで、上層側チップ４を４辺で支えることが可能であり、第１実施例に比べてより安定したスペーサー効果が得られる。
【００３１】
また、枠状にすることで、図５に示すように、ペースト材５が図２に示すようなスペーサー６のない部分から過剰にはみ出す（漏れ出す）ことを防止できるので、ペースト材５が積層されるチップ３，４間に均一に広がりダイスボンドの濡れ性が向上する効果が得られる。
【００３２】
なお、第２実施例では、ペースト材５の濡れ性の均一性確保は可能となるが、ペースト材５の塗布形状に依存する気泡の発生に対処することが難しい面を有するので、更に以下のような改良を行うことができる。
【００３３】
図６は本発明の第３実施例を示す積層チップを有するＭＣＰの断面図（図７のＡ−Ａ′線断面図）、図７はそのＭＣＰの下層側チップの斜視図である。
【００３４】
これらの図において、２１は切り込み部を有する枠状のスペーサー（第１スペーサー）であり、２２〜２５は切り込み部、その他の部分は第２実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００３５】
図７に示すように、切り込み部２２〜２５を有する枠状のスペーサー２１は、矩形の枠に切り込み部２２〜２５を設けたため、それらの切り込み部２２〜２５からペースト材５の余剰と共に気泡も排出することができるので、第２実施例よりもダイスボンドの均一性をより向上させることが可能である。なお、切り込み部の位置は枠の中央部でなくともよく、図８に示すように、枠の四隅に切り込み部２６〜２９を形成するようにしてもよい。
【００３６】
この実施例のように構成すると、図９に示すように、ペースト材５が切り込み部２２〜２５から過剰に漏れ出す恐れがあるので以下のように改良することができる。
【００３７】
図１０は本発明の第４実施例を示す積層チップを有するＭＣＰの断面図（図１１のＡ−Ａ′線断面図）、図１１はそのＭＣＰの下層側チップの斜視図である。
【００３８】
これらの図において、３１はサブスペーサー（ダム）付き切り込み部を有する枠状のスペーサーであり、３２は切り込み部を有する枠状スペーサー（第１スペーサー）、３３は切り込み部、３４はサブスペーサー（第２スペーサー：ダム）である。この第２スペーサー（ダム）３４は、切り込み部３３と下層側チップ３の外周との間に配置される複数のサブスペーサーからなる。
【００３９】
その他の部分は第３実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００４０】
この第４実施例では、切り込み部３３からはみ出す（漏れ出す）余剰なペースト材５が切り込み部３３から不用意に下層側チップ３上に広がることを防ぐために、切り込み部を有する枠状のスペーサー３２の切り込み部３３の対応個所にダム３４を設けた２重構造のスペーサーとする。
【００４１】
このように構成したことで、図１２に示すように、過剰にはみ出したペースト材５が下層側チップ３表面に不用意に広がり、例えば表面保護膜が非常に薄いＦＵＳＥを設置した部分、或いはボンディングパッドにペースト材５が付着することによるワイヤ不着などの悪影響を防止することが可能である。
【００４２】
なお、図１３に示すように、切り込み部を有する枠状のスペーサー３６の四隅に切り込み部３７を形成した場合には、それに対応した四隅にダム３８を形成するのが効果的である。
【００４３】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００４５】
（Ａ）ＭＣＰのペースト状材料を用いたダイスボンドにおいて、積層されるチップ間にスペーサーを設けるようにしたので、上層側チップが傾いた場合でも下層側チップ表面に傷を付けることを防止することができる。
【００４６】
（Ｂ）第２〜第４実施例では、スペーサーの形状を枠状とするようにしたので、上層側チップの安定性を向上させ、かつペースト材のダイスボンド濡れ性の均一性の向上を図ることができる。
【００４７】
（Ｃ）第３、第４実施例では、枠状のスペーサーに切り込み部を設けるようにしたので、ペースト材の余剰分を気泡とともにはみ出させ、ダイスボンド層に気泡が残ることを防止することができる。
【００４８】
（Ｄ）第４実施例では、ダム付きの切り込み部を有する枠状のスペーサーを設けるようにしたので、切り込み部からはみ出した過剰なペースト材による悪影響を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す積層チップを有するＭＣＰの断面図である。
【図２】本発明の第１実施例を示すＭＣＰの下層側チップの斜視図である。
【図３】本発明の第２実施例を示す積層チップを有するＭＣＰの断面図である。
【図４】本発明の第２実施例を示すＭＣＰの下層側チップの斜視図である。
【図５】本発明の第２実施例の効果の説明図である。
【図６】本発明の第３実施例を示す積層チップを有するＭＣＰの断面図である。
【図７】本発明の第３実施例を示すＭＣＰの下層側チップの斜視図である。
【図８】本発明の第３実施例の変形例を示す枠の四隅に切り込み部を有する枠状のスペーサーの平面図である。
【図９】本発明の第３実施例のペースト材の流れを示す図である。
【図１０】本発明の第４実施例を示す積層チップを有するＭＣＰの断面図である。
【図１１】本発明の第４実施例を示すＭＣＰの下層側チップの斜視図である。
【図１２】本発明の第４実施例の効果の説明図である。
【図１３】本発明の第４実施例の変形例を示す枠の四隅に切り込み部を有する枠状のスペーサーの平面図である。
【図１４】従来のマルチチップパッケージの模式図である。
【図１５】従来のペースト状材料を用いる方式のマルチチップパッケージの模式図である。
【図１６】従来のペースト状材料を用いる方式のマルチチップパッケージの問題点を示す図である。
【符号の説明】
１ インナーフレーム
２ ＬＳＩ端子
３ 下層側チップ（第１半導体チップ）
３Ａ 第１の面
３Ｂ 第２の面
４ 上層側チップ（第２半導体チップ）
４Ａ 第１の面
４Ｂ 第２の面
５ ペースト材（熱硬化性接着材）
６ 下駄歯状のスペーサー
６Ａ，６Ｂ サブスペーサー
７ モールド樹脂
１１ 枠状のスペーサー（第１スペーサー）
１１Ａ 枠の外周側
１１Ｂ 枠の内周側
２１，３２，３６ 切り込み部を有する枠状のスペーサー（第１スペーサー）
２２〜２５，２６〜２９，３３，３７ 切り込み部
３１ 第２スペーサー（ダム）付き切り込み部を有する枠状のスペーサー
３４，３８ 第２スペーサー（ダム）
【発明の属する技術分野】
本発明は、ペースト材を用いたマルチチップパッケージ（ＭＣＰ：Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】
図１４は従来のマルチチップパッケージの模式図である。
【０００３】
この図において、１０１はインナーフレーム、１０２はそのインナーフレーム１０１に接続されるＬＳＩ端子、１０３は下層側チップ、１０４は上層側チップ、１０５は絶縁性テープ、１０６はモールド樹脂である。
【０００４】
かかるマルチチップパッケージは複数のチップ１０３，１０４を積層することができるので、多機能なシステムＬＳＩを実現している。
【０００５】
その場合、積層されるチップ同士を固定する手段としては絶縁性の高いテープ状材料を用いることが一般的であり、図１４に示すように、絶縁性テープ１０５が上層側チップ１０４裏面全面に貼付されるため、ダイスボンドの強度・均一性が良好で上層に積層されるチップ１０４の傾きが少ないというメリットがある。
【０００６】
しかしながら、上記した絶縁性テープ１０５を用いる方式は、高価格でコストに見合わないため、絶縁性テープ１０５に変わるダイスボンド材料としてペースト状材料の採用が考案されている。
【０００７】
図１５はかかるペースト状材料を用いる方式のマルチチップパッケージの模式図である。
【０００８】
この図において、２０１はインナーフレーム、２０２はそのインナーフレーム２０１に接続されるＬＳＩ端子、２０３は下層側チップ、２０４は上層側チップ、２０５はペースト材、２０６はモールド樹脂である。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した従来のペースト材２０５を用いる方式（例えば、特開昭６３−５５９４３、特開２０００−３４０９３４）は、ペースト材２０５が流動性の樹脂であるため、絶縁性テープ１０５を用いる方式に比べると、上層に積層されるチップ２０４の傾きの制御が難しい。例えば、図１６に示すように、上層側チップ２０４′が傾いて下層側チップ２０３の表面を傷つけてしまうといった問題があった。
【００１０】
また、濡れの均一性の確保が難しいといった問題があった。
【００１１】
本発明は、上記状況に鑑み、チップの傾きが発生しないダイスボンドを実現するペースト材を用いる方式のマルチチップパッケージを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕マルチチップパッケージにおいて、第１の面と該第１の面に対向する第２の面を持つ第１半導体チップと、前記第１半導体チップの前記第１の面の向かい合う一対の辺に沿うように前記第１半導体チップ上に搭載された第１スペーサー及び第２スペーサーと、第１の面とこの第１の面に対向する第２の面とを持ち、前記第１スペーサー及び前記第２スペーサー上に前記第２の面の辺が位置するように前記第１半導体チップ上に搭載された第２半導体チップと、前記第１スペーサーと前記第２スペーサーとの間に充填され、かつ、前記第１半導体チップの前記第１の面と前記第２半導体チップの前記第２の面とを接着するペースト剤と、を有することを特徴とする。
【００１３】
〔２〕上記〔１〕記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、同一の高さであり、前記高さは４〜１０μｍであることを特徴とする。
【００１４】
〔３〕上記〔１〕記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、ポリイミドで構成されていることを特徴とする。
【００１５】
〔４〕マルチチップパッケージにおいて、第１の面と前記第１の面に対向する第２の面を持つ第１半導体チップと、第１の面と前記第１の面に対向する第２の面を持ち、前記第 １半導体チップ上に形成された第２半導体チップと、前記第１半導体チップの第１の面と前記第２半導体チップの第２の面の間に形成された第１スペーサーと、前記第１半導体チップの第１の面と前記第２半導体チップの第２の面との間に配置された硬化性接着材とを持ち、前記第１スペーサーは前記第１半導体チップの外周に沿った枠状であることを特徴とする。
【００１６】
〔５〕上記〔４〕記載のマルチチップパッケージにおいて、前記枠状の第１スペーサーには切り込み部が形成されていることを特徴とする。
【００１７】
〔６〕上記〔５〕記載のマルチチップパッケージにおいて、前記第１スペーサーの切り込み部と前記第１半導体チップの外周との間には第２スペーサーが形成されていることを特徴とする。
【００１８】
〔７〕上記〔６〕記載のマルチチップパッケージにおいて、前記第２スペーサーは複数のサブスペーサーから成ることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００２０】
図１は本発明の第１実施例を示す積層チップを有するＭＣＰの断面図、図２はそのＭＣＰの下層側チップの斜視図である。
【００２１】
これらの図において、１はインナーフレーム、２はそのインナーフレーム１に接続されるＬＳＩ端子、３は第１の面３Ａとこの第１の面３Ａに対向する第２の面３Ｂを有する下層側チップ（第１半導体チップ）、４は第１の面４Ａとこの第１の面４Ａに対向する第２の面４Ｂを有する上層側チップ（第２半導体チップ）、５はペースト材（熱硬化性接着材）、６はサブスペーサー６Ａ（第１スペーサー），サブスペーサー６Ｂ（第２スペーサー）からなる下駄歯状のスペーサーであり、半導体チップの向かい合う一対の辺に沿って形成されている。７はモールド樹脂である。
【００２２】
図２に示すように、下駄歯状のスペーサー６は、下層側チップ３の第１の面３Ａの表面に対向して配置される、高さが実質的に同一である２本のサブスペーサー６Ａ，６Ｂ（線状体）からなり、ポリイミド等で形成される。
【００２３】
このように、積層チップ３，４の下層側チップ３の第１の面３Ａに選択的にポリイミド等で構成する下駄歯状のスペーサー６を設けることで、下層側チップ３の第１の面３Ａと上層側チップ４第２の面４Ｂの間に一定の隙間を設ける。この時、下駄歯状のスペーサー６の高さは４〜１０μｍであることが望ましい。
【００２４】
この第１実施例によれば、上記したように、積層されるチップ３，４間にできる隙間にペースト材（熱硬化性接着材）５を充填すれば、仮に上層側チップ４が傾いたとしても、図１に示すように、下駄歯状のスペーサー６の高さ以上に傾くことは無く、下層側チップ３の第１の面３Ａに傷を付けるようなトラブルを回避することが可能となる。
【００２５】
しかし、第１実施例では、スペーサー６が形成されない側からは上層側チップ４の大きさよりもペースト材５が大きくはみ出す（漏れ出す）恐れがある。
【００２６】
そこで、以下のような改良を行う。
【００２７】
図３は本発明の第２実施例を示す積層チップを有するＭＣＰの断面図、図４はそのＭＣＰの下層側チップの斜視図である。
【００２８】
これらの図において、１１は下層側チップ３の外周に沿った枠状のスペーサー（第１スペーサー）であり、その他の部分は第１実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００２９】
図４に示すように、枠状のスペーサー１１は、枠の形状からなり、下層側チップ３の第１の面３Ａにポリイミド等で形成される。この枠の大きさは、枠の外周側１１Ａの大きさが上層側チップ４の大きさより大きく、枠の内周側１１Ｂの大きさが上層側チップ４の大きさより小さいことが望ましい。
【００３０】
このように、スペーサーの形状を枠状にすることで、上層側チップ４を４辺で支えることが可能であり、第１実施例に比べてより安定したスペーサー効果が得られる。
【００３１】
また、枠状にすることで、図５に示すように、ペースト材５が図２に示すようなスペーサー６のない部分から過剰にはみ出す（漏れ出す）ことを防止できるので、ペースト材５が積層されるチップ３，４間に均一に広がりダイスボンドの濡れ性が向上する効果が得られる。
【００３２】
なお、第２実施例では、ペースト材５の濡れ性の均一性確保は可能となるが、ペースト材５の塗布形状に依存する気泡の発生に対処することが難しい面を有するので、更に以下のような改良を行うことができる。
【００３３】
図６は本発明の第３実施例を示す積層チップを有するＭＣＰの断面図（図７のＡ−Ａ′線断面図）、図７はそのＭＣＰの下層側チップの斜視図である。
【００３４】
これらの図において、２１は切り込み部を有する枠状のスペーサー（第１スペーサー）であり、２２〜２５は切り込み部、その他の部分は第２実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００３５】
図７に示すように、切り込み部２２〜２５を有する枠状のスペーサー２１は、矩形の枠に切り込み部２２〜２５を設けたため、それらの切り込み部２２〜２５からペースト材５の余剰と共に気泡も排出することができるので、第２実施例よりもダイスボンドの均一性をより向上させることが可能である。なお、切り込み部の位置は枠の中央部でなくともよく、図８に示すように、枠の四隅に切り込み部２６〜２９を形成するようにしてもよい。
【００３６】
この実施例のように構成すると、図９に示すように、ペースト材５が切り込み部２２〜２５から過剰に漏れ出す恐れがあるので以下のように改良することができる。
【００３７】
図１０は本発明の第４実施例を示す積層チップを有するＭＣＰの断面図（図１１のＡ−Ａ′線断面図）、図１１はそのＭＣＰの下層側チップの斜視図である。
【００３８】
これらの図において、３１はサブスペーサー（ダム）付き切り込み部を有する枠状のスペーサーであり、３２は切り込み部を有する枠状スペーサー（第１スペーサー）、３３は切り込み部、３４はサブスペーサー（第２スペーサー：ダム）である。この第２スペーサー（ダム）３４は、切り込み部３３と下層側チップ３の外周との間に配置される複数のサブスペーサーからなる。
【００３９】
その他の部分は第３実施例と同様であり、同じ符号を付してそれらの説明は省略する。
【００４０】
この第４実施例では、切り込み部３３からはみ出す（漏れ出す）余剰なペースト材５が切り込み部３３から不用意に下層側チップ３上に広がることを防ぐために、切り込み部を有する枠状のスペーサー３２の切り込み部３３の対応個所にダム３４を設けた２重構造のスペーサーとする。
【００４１】
このように構成したことで、図１２に示すように、過剰にはみ出したペースト材５が下層側チップ３表面に不用意に広がり、例えば表面保護膜が非常に薄いＦＵＳＥを設置した部分、或いはボンディングパッドにペースト材５が付着することによるワイヤ不着などの悪影響を防止することが可能である。
【００４２】
なお、図１３に示すように、切り込み部を有する枠状のスペーサー３６の四隅に切り込み部３７を形成した場合には、それに対応した四隅にダム３８を形成するのが効果的である。
【００４３】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００４５】
（Ａ）ＭＣＰのペースト状材料を用いたダイスボンドにおいて、積層されるチップ間にスペーサーを設けるようにしたので、上層側チップが傾いた場合でも下層側チップ表面に傷を付けることを防止することができる。
【００４６】
（Ｂ）第２〜第４実施例では、スペーサーの形状を枠状とするようにしたので、上層側チップの安定性を向上させ、かつペースト材のダイスボンド濡れ性の均一性の向上を図ることができる。
【００４７】
（Ｃ）第３、第４実施例では、枠状のスペーサーに切り込み部を設けるようにしたので、ペースト材の余剰分を気泡とともにはみ出させ、ダイスボンド層に気泡が残ることを防止することができる。
【００４８】
（Ｄ）第４実施例では、ダム付きの切り込み部を有する枠状のスペーサーを設けるようにしたので、切り込み部からはみ出した過剰なペースト材による悪影響を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す積層チップを有するＭＣＰの断面図である。
【図２】本発明の第１実施例を示すＭＣＰの下層側チップの斜視図である。
【図３】本発明の第２実施例を示す積層チップを有するＭＣＰの断面図である。
【図４】本発明の第２実施例を示すＭＣＰの下層側チップの斜視図である。
【図５】本発明の第２実施例の効果の説明図である。
【図６】本発明の第３実施例を示す積層チップを有するＭＣＰの断面図である。
【図７】本発明の第３実施例を示すＭＣＰの下層側チップの斜視図である。
【図８】本発明の第３実施例の変形例を示す枠の四隅に切り込み部を有する枠状のスペーサーの平面図である。
【図９】本発明の第３実施例のペースト材の流れを示す図である。
【図１０】本発明の第４実施例を示す積層チップを有するＭＣＰの断面図である。
【図１１】本発明の第４実施例を示すＭＣＰの下層側チップの斜視図である。
【図１２】本発明の第４実施例の効果の説明図である。
【図１３】本発明の第４実施例の変形例を示す枠の四隅に切り込み部を有する枠状のスペーサーの平面図である。
【図１４】従来のマルチチップパッケージの模式図である。
【図１５】従来のペースト状材料を用いる方式のマルチチップパッケージの模式図である。
【図１６】従来のペースト状材料を用いる方式のマルチチップパッケージの問題点を示す図である。
【符号の説明】
１ インナーフレーム
２ ＬＳＩ端子
３ 下層側チップ（第１半導体チップ）
３Ａ 第１の面
３Ｂ 第２の面
４ 上層側チップ（第２半導体チップ）
４Ａ 第１の面
４Ｂ 第２の面
５ ペースト材（熱硬化性接着材）
６ 下駄歯状のスペーサー
６Ａ，６Ｂ サブスペーサー
７ モールド樹脂
１１ 枠状のスペーサー（第１スペーサー）
１１Ａ 枠の外周側
１１Ｂ 枠の内周側
２１，３２，３６ 切り込み部を有する枠状のスペーサー（第１スペーサー）
２２〜２５，２６〜２９，３３，３７ 切り込み部
３１ 第２スペーサー（ダム）付き切り込み部を有する枠状のスペーサー
３４，３８ 第２スペーサー（ダム）
Claims (7)
- 第１の面と該第１の面に対向する第２の面を持つ第１半導体チップと、
前記第１半導体チップの前記第１の面の向かい合う一対の辺に沿うように前記第１半導体チップ上に搭載された第１スペーサー及び第２スペーサーと、
第１の面と該第１の面に対向する第２の面とを持ち、前記第１スペーサー及び前記第２スペーサー上に前記第２の面の辺が位置するように前記第１半導体チップ上に搭載された第２半導体チップと、
前記第１スペーサーと前記第２スペーサーとの間に充填され、かつ、前記第１半導体チップの前記第１の面と前記第２半導体チップの前記第２の面とを接着するペースト剤と、を有することを特徴とするマルチチップパッケージ。 - 請求項１記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、同一の高さであり、前記高さは４〜１０μｍであることを特徴とするマルチチップパッケージ。
- 請求項１記載のマルチチップパッケージにおいて、前記第１スペーサー及び前記第２スペーサーは、ポリイミドで構成されていることを特徴とするマルチチップパッケージ。
- （ａ）第１の面と前記第１の面に対向する第２の面を持つ第１半導体チップと、
（ｂ）第１の面と前記第１の面に対向する第２の面を持ち、前記第１半導体チップ上に形成された第２半導体チップと、
（ｃ）前記第１半導体チップの第１の面と前記第２半導体チップの第２の面の間に形成された第１スペーサーと、
（ｄ）前記第１半導体チップの第１の面と前記第２半導体チップの第２の面との間に配置された硬化性接着材とを持ち、
（ｅ）前記第１スペーサーは前記第１半導体チップの外周に沿った枠状であることを特徴とするマルチチップパッケージ。 - 請求項４記載のマルチチップパッケージにおいて、前記枠状の第１スペーサーには切り込み部が形成されていることを特徴とするマルチチップパッケージ。
- 請求項５記載のマルチチップパッケージにおいて、前記第１スペーサーの切り込み部と前記第１半導体チップの外周との間には第２スペーサーが形成されていることを特徴とするマルチチップパッケージ。
- 請求項６記載のマルチチップパッケージにおいて、前記第２スペーサーは複数のサブスペーサーから成ることを特徴とするマルチチップパッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237747A JP3576540B2 (ja) | 2002-08-19 | 2002-08-19 | マルチチップパッケージ |
| US10/639,633 US7335993B2 (en) | 2002-08-19 | 2003-08-13 | Multi chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237747A JP3576540B2 (ja) | 2002-08-19 | 2002-08-19 | マルチチップパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079763A JP2004079763A (ja) | 2004-03-11 |
| JP3576540B2 true JP3576540B2 (ja) | 2004-10-13 |
Family
ID=31712177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237747A Expired - Fee Related JP3576540B2 (ja) | 2002-08-19 | 2002-08-19 | マルチチップパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7335993B2 (ja) |
| JP (1) | JP3576540B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5220714B2 (ja) * | 2009-09-18 | 2013-06-26 | セイコーインスツル株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP5922264B2 (ja) | 2013-01-25 | 2016-05-24 | 清隆 脇谷 | 電磁波の位相変換装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
| JP2707979B2 (ja) * | 1994-09-16 | 1998-02-04 | 日本電気株式会社 | ハイブリッドｉｃ及びその製造方法 |
| JP3266815B2 (ja) * | 1996-11-26 | 2002-03-18 | シャープ株式会社 | 半導体集積回路装置の製造方法 |
| JP2002057272A (ja) * | 2000-08-04 | 2002-02-22 | ▲せき▼品精密工業股▲ふん▼有限公司 | スタックト・ダイ・パッケージ構造 |
| JP2003007964A (ja) * | 2001-06-22 | 2003-01-10 | Mitsubishi Electric Corp | 積層半導体装置およびその製造方法 |
| US7518223B2 (en) * | 2001-08-24 | 2009-04-14 | Micron Technology, Inc. | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer |
| JP2003179200A (ja) * | 2001-12-10 | 2003-06-27 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2002
- 2002-08-19 JP JP2002237747A patent/JP3576540B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-13 US US10/639,633 patent/US7335993B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7335993B2 (en) | 2008-02-26 |
| US20040032016A1 (en) | 2004-02-19 |
| JP2004079763A (ja) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100594229B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TWI404184B (zh) | 多晶片引線架封裝 | |
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| US20150179623A1 (en) | Method for manufacturing semiconductor device | |
| US11894358B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW200416787A (en) | Semiconductor stacked multi-package module having inverted second package | |
| JP2008507134A (ja) | ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール | |
| KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
| JP2005197491A (ja) | 半導体装置 | |
| TWI236110B (en) | Flip chip on leadframe package and method for manufacturing the same | |
| JP2003007766A (ja) | 半導体電子部品 | |
| TW201025532A (en) | Chip stacked package having single-sided pads on chips | |
| JP2013038106A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2011159942A (ja) | 電子装置の製造方法及び電子装置 | |
| JP3576540B2 (ja) | マルチチップパッケージ | |
| JP2008192815A (ja) | 積層型半導体装置 | |
| TW201114008A (en) | Fabricating method of back-to-back chip assembly with flip-chip and wire-bonding connections and its structure | |
| TWI278049B (en) | Stackable back-to-back flip chip package | |
| TWI353664B (en) | Back-to-back stacked multi-chip package and method | |
| TWI291751B (en) | Semiconductor package for prevent contamination of bonding pads of chip by chip-attach material and the substrate utilized | |
| KR100652374B1 (ko) | 반도체 멀티 칩 패키지 및 그 제조방법 | |
| JP3339474B2 (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| TW200839983A (en) | Semiconductor package with wire-bonding connections | |
| JP2002118127A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11176873A (ja) | Ｂｇａ形半導体装置およびその実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040212 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |