KR970008355B1 - 수지밀봉형 반도체장치 - Google Patents

수지밀봉형 반도체장치 Download PDF

Info

Publication number
KR970008355B1
KR970008355B1 KR1019930020105A KR930020105A KR970008355B1 KR 970008355 B1 KR970008355 B1 KR 970008355B1 KR 1019930020105 A KR1019930020105 A KR 1019930020105A KR 930020105 A KR930020105 A KR 930020105A KR 970008355 B1 KR970008355 B1 KR 970008355B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
die
resin layer
sealing
Prior art date
Application number
KR1019930020105A
Other languages
English (en)
Other versions
KR940008059A (ko
Inventor
미치야 히가시
민 타이 카오
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR940008059A publication Critical patent/KR940008059A/ko
Application granted granted Critical
Publication of KR970008355B1 publication Critical patent/KR970008355B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

요약없음

Description

수지밀봉형 반도체장치
제1도는 본 발명의 제1수지밀봉형 반도체장치의 1실시태양에 있어서 다이본딩부와 다이패드 및 반도체칩의 경계면에 각각 접착성 수지층을 갖춘 반도체장치의 구조를 나타낸 단면도,
제2도는 본 발명의 제1수지밀봉형 반도체자치의 다른 실시태양에 있어서 다이본딩부와 다이패드 및 반도체칩의 경계면, 다이패드의 하면과 밀봉수지층간 및 반도체칩의 상면과 수지밀봉층간에 각각 접착성 수지층을 갖춘 반도체장치의 구조를 나타낸 단면도,
제3도는 본 발명의 제1수지밀봉형 반도체장치의 또 다른 실시태양에 있어서 다이본딩부와 다이패드 및 반도체칩의 경계면, 다이본딩부의 계면과 밀봉수지층간 다이패드의 하면 및 측면과 밀봉 수지층간 및 반도체 칩의 상면 및 측면과 밀봉수지층간에 각각 접착성 수지층을 갖춘 반도체장치의 구조를 나타낸 단면도,
제4도는 본 발명의 제1수지밀봉형 반도체장치의 또 다른 실시예에 있어서 다이본딩부와 다이패드의 경계면에만 접착성 수지층을 갖춘 반도체장치의 구조를 나타낸 단면도,
제5도는 본 발명의 제1수지밀봉형 반도체장치의 또 다른 실시태양에 있어서 다이본딩부와 반도체칩의 경계면에만 접착성 수지층을 갖춘 반도체장치의 구조를 나타낸 단면도,
제6도는 본 발명의 제1수지밀봉형 반도체장치의 또 다른 실시태양에 있어서 다이본딩부와 다이패드 및 반도체칩의 경계면에 각각 접착성 수지층을 갖추면서 다이패드가 구멍을 갖춘 다이패드인 반도체장치의 구조를 나타낸 단면도,
제7도는 본 발명의 제1수지밀봉형 반도체장치의 또 다른 실시태양에 있어서 다이본딩부와 반도체칩의 경계면의 접착성 수지층을 갖추면서 다이패드가 구멍을 갖춘 다이패드인 반도체장치의 구조를 나타낸 단면도,
제8도는 본 발명의 제2수지밀봉형 반도체장치의 실시태양으로 되는 반도체장치의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11,61 : 다이패드12,62 : 다이본딩부
13 : 반도체칩14,15,64 : 접착성 수지층
16 : 본딩패드부17 : 리드
18 : 내부리드19 : 외부리드
20 : 본딩와이어21 : 수지밀봉층
22,23 : 접착성 수지층32,33,34,35,36 : 접착성 수지층
[산업상의 이용분야]
본 발명은 본 발명의 반도체칩이 밀봉수지에 의해 밀봉되는 수지밀봉형 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
근년, 반도체장치의 고밀도 실장화에 따라 쿼드플라트 패키지(QEP), 플라스틱 리드부착 캐리어(PLCC), 스몰 아웃트라인 J벤트패키지(SOL) 등의 표면실자용 박형 수지밀봉 패키지의 개발이 진행되고 있다.
이들 수지밀봉 패키지를 구비한 수지밀봉형 반도체장치는 일반적으로는 반도체집이 각종의 수지밀봉에 의해 밀봉된 구조를 취하고 있다. 상세히는 반도체칩이 각종의 다이본딩부를 매개로 리드프레임의 다이패드상에 탑재되고, 또한 반도체칩 상면의 본딩패드가 본딩와이어에 의해 리드프레임의 내부리드와 전기적으로 전속된 상태에서 수지밀봉되어 있다.
이와 같은 수지밀봉형 반도체장치은 기판상에 실장되는 경우에 약 200℃ 이상의 고온조건하에 위치된다. 이 경우 수지밀봉층 내부에 흡습된 수분이 급격히 증기화되어 고압이 가해지기 때문에 밀봉수지층 내부의 각 부재간 경계면에, 예컨대 접착불량에 의한 박리부분이 있으면, 팽창이나 크랙이 발생하여 내습신뢰성이 현저하게 저하된다.
이와 같은 문제를 해결하기 위해 여러가지 기술이 제안되고 있다. 예컨대, 특허공개공보 제63-179554호에 개신된 다이패드의 아래면에 폴리이미드계 수지피막을 형성함으로써 다이패드와 수지밀봉층의 접착성을 높이는 기술, 특허공개공보 제1-261853호에 개시된 내부리드의 전표면, 다리패드의 아래면 및 측면, 본딩와이어의 전표면 및 반도체칩의 상면 및 측면과 수지밀봉층의 경계면에 접착성 수지피막을 매재시켜 상기 각 부재와 수지밀봉층의 성착성을 높이는 기술 및 특허공개공보 제3-22465호에 개시된 반도체칩의 상면 및 다이패드의 하면에 폴리이미드계 수지피막을 형성함으로써 이들 부재와 밀봉수지층의 접착성을 높이는 기술 등이다.
그러나, 이들 기술에서는 리드프레임과 수지밀봉층의 경계면을 통하여 흡수된 수분이 흡입되고, 특히 접착성이 열화되기 쉬운 다이본딩부와 다이패드의 경계면의 접착성은 개선되지 않게 된다. 즉, 종래 다이본딩부에는 반도체칩과 다이패드의 열팽창계수의 차이에 기인하고 이들 부재간에서 발생하는 응력을 완화시키기 쉬운 재료가 선택되어 있지만, 이와 같은 재료를 다이본딩부에 사용하여 단순히 반도체칩을 다이패드상에 탑재한 경우에는 상기 경계면에 대한 접착성은 고온고습 상태에 대해 현저하게 열화된다. 이 때문에, 표면실장시에는 상기 다이본딩부와 다이패드의 경계면에 대해 박리가 발생하고, 최종적으로는 팽창 및 수지밀봉층에 대한 크랙이 발생한다.
또한, 이와 같은 반도체장치에서는 다이본딩부를 형성하는 다이본딩재의 특성에도 문제가 있는 것이 많다. 즉, 종래로부터 다이본딩제로서는, 예컨대 에폭시수지나 폴리이미드계수지 등에 경화제, 반응성 희석제, 저응력부여제, 용매, 도전성 부여제 등을 배합하여 이루어진 수지 페이스트가 일반적으로 사용되고 있다.
그러나, 이와같은 다이본딩제를 사용한 종래의 수지밀봉형 반도체장치에는 표면실장 프로세스 등의 냉열공정에 있어서 특히 반도체칩에 대해 불균일하게 열응력이 걸리여 반도체칩과 다이봉딩제의 경계면에서 박리가 발생하고, 밀봉수지층에 팽창 및 크랙이 발생하기 쉽게 되어 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 표면실장시에 있어서 밀봉수지층에 대해 크랙의 발생이 적으면서 내습신뢰성에 우수한 수지밀봉현 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명의 제1수지밀봉형 반도체장치는 다이패드상에 다이본딩부를 매개로 탑재된 반도체칩과, 상기 다이패드의 주변부에 배설되고, 상기 반도체칩의 본딩패드부와 전기적으로 접속된 리드, 이 리드의 일부가 외부로 도출되도록 상기 반도체칩을 밀봉하는 밀봉수지층을 구비한 수지밀봉형 반도체장치에 있어서, 상기 다이패드와 상기 다이본딩부 사이, 상기 반도체칩과 상기 다이본딩부 사이의 적어도 어느 한쪽에 접착성 수지층이 개재되는 것을 특징으로 한다.
본 발명의 제1수지밀봉형 반도체장치에는 다이본딩부와 다이패드 상면간 및/또는 다이본딩부와 반도체칩 하면간에 매재된 접착성 수지층에 의해 이 부분으로의 침입이 방지되고, 또한 다이패드 상면 및/또는 반도체칩 하면의 미세한 t1 이 평탄화되어 접착성이 현저하게 향상되고 있다. 이와 같이 하여 다이본딩부와 다이패드 및/ 또는 반도체칩의 경계면에서는 고온고습 상태에 있어서 접착성의 열화가 억제되어 박리가 발생되지 않게 된다. 더욱이, 상기 경계면으로부터의 팽창 및 밀봉수지층에 대한 크랙의 발생이 절감되기 된다.
특히, 최근 밀봉수지형 반도체장치에서는 고밀도집적화에 의한 반도체칩의 대형화에 따라 반도체칩과 리드프레임의 열팽창계수의 차이에 원인되어 발생하는 열응력이 다이본딩부와 다이패드 및 반도체의 경계면에 강하게 가해진다. 이 때문에, 이들 부분에 있어서 박리가 발생하기 쉽게 된다. 따라서, 상기 경계면에 접착성 수지층을 설치한 것은 박리의 억제에 가장 효과적이다.
또한, 본 발명의 제2수지밀봉형 반도체장치는 다이패드상에 다이본딩부를 매개로 탑재된 반도체칩과 상기 다이패드상에 다이본딩부를 매개로 탑재된 반도체칩과 상기 다이패드의 주변부에 배치되어 상기 반도체칩의 본딩패드부와 전기적으로 접속된 리드와, 상기 리드의 일부가 외부로 도출되도록 상기 반도체칩을 밀봉하는 수지밀봉층을 구비한 수지밀봉형 반도체장치에 있어서, 상기 다이본딩부를 구성하는 다이본딩제의 열팽창률이 상기 밀봉수지층의 열팽창률의 ±50%의 범위에 있는 것을 특징으로 한다.
(실시예)
이하, 예시도면을 참조하여 본 발명에 따른 제1수지밀봉형 반도체장치에 대해 상세히 설명한다.
본 발명의 제1수지밀봉형 반도체장치에 있어서, 상기 접착성 수지층의 두께는 표면실장시에 박리가 발생하지 않는 정도의 접착성이 부여되도록 적의(適宜) 설정할 수 있지만, 약 20㎛ 이하인 것을 바람직하고, 20㎛를 넘으면 접착성 수지층 및 다이본딩부의 총 두께가 대단히 커지게 되어 더욱 본더빌리티(bounderbility) 문제가 발생한다. 또한, 패키지의 박형화의 경향중에서는 패키지로 수습되기 때문에 밀봉수지층의 두께를 얇게 할 수가 없어 밀봉수지층에 대한 기계적 강도가 저하되기 때문에 바람직하지 않게 된다.
상기 접착성수지층은 미리 다이패드 상명 및/또는 반도체칩 하면에 형성된 상에서 반도체장치가 조립된다. 상기 접착성 수지층의 형성방법으로서는 특히 한정되지 않지만, 예컨대 다이패드 상면 및/또는 반도체칩 하면에 반니시(varrish)형상의 접착성 수지를 본딩하고, 스피너 등에 박층화하는 방법, 접파성수지를 스피너 등에 붙이는 방법, 인쇄하는 방법, 인쇄하는 방법, 솔 등을 이용하여 도포하는 방법이 거론되고 있다.
상기 접착성 수지층은 다이본딩부와 다이패드 및/또는 반도체칩의 경계면에 있어서 이 경계면의 전면으로 뻗거나 부분적으로 형성할 수 있다. 후자의 경우, 구체적으로는 종호(縱縞)형상, 즉 적당한 간격을 갖춘 라인형상, 원형상, 각형상인 형상이 거론된다. 상기 접착성 수지층의 평면형상에 관해서도 표면실장시에 박리가 발생하지 않는 정도의 접착성이 부여되도록 적의 설정하는 것이 필요하다.
상기 접착성 수지의 재료로서는 열경화성수지, 광경화성수지 및 열가소성수지중으로부터 다이패드 및/또는 반도체칩과 다이본딩부의 경게면으로의 수분의 침입을 방지할 수 있고, 즉 방습효과를 갖추면서 다이패드 상면 및/또는 반도체칩 하면과의 접착성이 다이본딩제보다 높은 수지가 단독으로 또는 2종 이상 혼합되어 적용된다. 또한, 접착성 수지층이 다이본딩부의 양면에 형성되는 경우에는 각각의 층을 형성하는 수지가 같거나 달라도 된다.
사익 열경화수지 및 광경화수지의 예로서는 열경화성 폴리이미드계수지, 에폭시계수지, 폴리에스테르계수지, 실리콘계수지, 폴리프타디엔계수지, 지아닐푸탈레이트계수지, 아크릴계수지 등이 거론된다. 상기 열가소성 수지의 예로서는 열가소성 폴리이미드계수지, 폴리아미드수지, 폴라아미드이드수지, 폴리에틸이미드계수지, ABS계수지, 페녹시계수지 등이 거론된다.
특히, 본 발명에 있어서 제1수지밀봉형 반도체장치에서는 상기 접착성 수지로서 상기 수지중 일반적인 다이본딩계 및 수지밀봉층과의 접착력이 대단히 강하다는 점에서 열경화성 또는 열가소성의 폴리이미드계수지가 적당하다.
상기 열경화성 폴리이미드계수지로서는 마레인산과 지아민으로 혼합하여 얻은 마레이드미계수지에 경화제, 경화용매 등을 혼합하여 이루어진 수지혼합물이나 끝단에 탄소-탄소 3중결합을 갖춘 폴리이미드계지등이 거론된다.
여기서, 마레이미드계수지의 구체예로서는 N,N'-페닐렌비스마레이미드, N,N'-헥사메틸비스마레이미드, N,N'-지페닐메탈비스마레이미드, N,N'-옥시지-p-페닐렌비스마레이미드, N,N'-4,4'-벤조페놀비스마레이미드, N,N'-p-지페닐스루홀비스마레이미드, N,N-(3,3'-지메틸)메틸렌지-p-페닐렌비스마레이미드, 폴리(페닐렌메틸렌)폴리마레이미드, 2,2비스(4-페녹시페닐)프로판-N,N'-비스마레이미드, 비스(4-페녹시페놀)스루혼-N,N'-비스마레이미드, 1,4-비스(4-페녹시)벤젠-N,N'-비스마레이미드, 1,3-비스(4-페녹시)벤젠-N,N-비스마레이미드, 1,3-비스(3-페녹시)벤젠-N,N'-비스마레이미드 등이 거론된다.
상기 마레이미드계수지의 경화제에는 아민화합물이 적당한 사용할 수 있다. 상기 아민화합물의 예로서는 4,4'-지아미노지페닐메탄, 4,4'-지아미노지페닐옥싣, 4,4'-지아미노지페닐스루혼, 4,4'-지아미노지시클로헥실메탄, 4,4'-지아미노시클로헥산, 2,6-지아미노필리진, m-페닐렌지아민, p-페닐렌지아민, 2,2-비스(4-아미노페닐)프로판, 비스(4-아미노페닐)메틸호스핀녹시드, 비스(4-아미노페닐)메틸아민, 1,5지아미노나프탈렌, m-키시리렌지아민, 비스(4-아미노페닐)페닐메탄, 1,1,비스(4-아미노페닐)시클로헥산, 1,1-비스(4-아미노페닐-3-페틸페닐)시클로헥산, 4,4-지아미노지페닐에테르, N,N'-비스(4-아미노벤조루)-p-페닐렌지아민, 4,4'-메틸렌비스(2-클로로아닐린), 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[4-(4-아미노페녹시)페닐]스루혼, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠 등의 지아민 외에 폴리아민 등이 거론된다. 이들 화합물은 단독으로 또는 2종 이상 혼합하여 서용할 수 있다.
상기 마레이미드계수지의 경화촉진제로서는 마레이미드기와 상기 경화제의 반응을 촉진시킨 화합물이면되고, 에컨대 과산화물, 호스핀류, 이미다소루류, 시아사빈시클로알칸류 등이 거론된다.
또한, 상기 열가소성 폴리이미드계수지는 일반적으로는 테드라카본산 2무수물(2無水物) 및 지아민류의 중축합반응(重縮合反應)에 의해 합성될 수 있다. 상기 테트라카본산 이무수물의 예로서는 피로메리트산 이무수물, 벤조페놀테트라카본산 2무수산, 2,3,6,7-나프탈렌테트라카본산 2무수물, 3,3,4,4-지페닐테트라카본산 2 무수물 등이 거론된다. 이는 단순히 또는 2종 이상 혼합되어 사용될 수 있다. 한편, 지아민으로서는 m-페닐렌지아민, p-페닐렌지아민, 4,4-지아미노지페닐메탄, 4,4-지아미노지페닐프로판, 4,4-지아미노지페닐에테르, 4,4-지아미노지페닐스루혼이나 지아미지프로필테트라메틸지실록산 등의 실록산 함유 지아민이 거론된다. 이들 지아민도 단순히 또는 2종 이상 혼합하여 사용할 수 있다.
본 발명에 있어서 제1수지밀봉형 반도체장치에서는 종래로부터 시험되고 있는 바와 같이 반도체칩의 상면 및 측면, 다이패드의 측면 및 하면 다이본딩부의 측면, 본딩와이어 및 리드의 표면에 동시에 동일한 접착성 수지층을 형성하고, 이들 부재와 수지밀봉층의 접착성을 개선하여 수지밀봉층과 이들 부재의 경계면에서의 팽창 및 크랙의 발생을 절감시킬 수 있게 된다.
본 발명에 있어서 제1수지밀봉형 반도체장치에서는 상기 접착성 수지밀봉층을 반도체칩과 다이본딩부간에 설치함으로써 다이패드를, 예컨대 구멍을 설치하는 등의 임의로 형성하는 것이 가능하게 되어 바람직하게 된다. 또한, 상기 접착성 수지층을 다이패드와 다이본딩부간 및 다이본딩부와 반도체칩간의 양자에 설치하는 것이 보다 바람직하다.
다음에 본 발명에 있어서 제1수지밀봉형 반도체를 형성하는 다른 부재에 대해 상세히 설명한다.
상기 수지밀봉층에 사용되는 수지재료로서는 일반적으로 밀봉수지에 적용할 수 있는 것이면, 특히 한정되지 않는다. 구체적으로서는 에폭시계수지, 폴리에스테르계수지, 실리콘계수지, 폴리부타지엔계수지, 지아닐푸탈레이트계수지, 마레이미드계수지, 아크릴계수지 등의 열경화성 수지, PPS계수지 등의 열가소성 수지가 기론된다.
본 발명에 있어서, 제1수지말봉형 반도체장치에서는 상기 수지밀봉재료중 에폭시계수지 및 마레이미드계 수지가 바람직하다. 이들 수지는 각각 경화제, 경화촉진제, 충진제, 난연(難然製), 안료(顔料), 컷플린크제 등의 각종 첨가제와 조합되어 분말형상 수지조성물 또는 액체형상 수지조성물의 형상으로 사용할 수 있다.
상기 에폭시계수지의 예로서는 노보랩형 에폭시수지, 비스페놀형 에폭시수지, 다관능(多官能)에폭시수지, 이들의 변성수지가 거론된다. 이는 단순히 또는 2종 이상 혼합하여 사용할 수 있다. 상기 에폭시계수지의 경화제의 예로서는 페놀노보랩, 크레졸노보랩 등의 페놀수지, 지시안지아미드 등이 거론된다. 상기 에폭시계수지의 경화제로서는 에폭시기와 상기 경화제의 반응을 촉진시키는 화합물이면 되고, 예컨대 호스핀류, 이미다존루류, 지아사빈사크롤알칸류 등이 거론된다.
상기 마레이미드계수지의 구체예로서는 N,N'-페닐렌비스마레이미드, N,N'-헥사메틸비스마레이미드, N,N'-지페닐메탈비스마레이미드, N,N'-옥시지-p-페닐렌비스마레이미드, N,N'-4,4'-벤조페논비스마레이미드, N,N'-p-지페닐스루혼비스마레이미드, N,N'-(3,3'-지메틸)메틸렌지-p-페닐렌비스마레이미드, 폴리(페닐렌메틸렌)폴리마레이미드, 2,2비스(4-페녹시페닐)프로판-N,N'-비스마레이미드, 비스(4-페녹시페놀)스루혼-N,N'-비스마레이미드, 1,4-비스(4-페녹시)벤젠-N,N'-비스마레이미드, 1,3-비스(4-페녹시)벤젠-N,N'-비스마레이미드, 1,3-비스(3-페녹시)벤젠-N,N'-비스마레이미드 등이 거론된다.
상기 마레이미드계수지의 경화제로는 아민화합물을 적당히 사용하여 얻을 수 있다. 이 아민화합물의 예로서는 4,4'-지아미노지페닐메탄, 4,4'-지아미노지페닐옥시드, 4,4'-지아미노지페닐스루혼, 4,4'-지아미노지시클로헥실메탄, 4,4'-지아미노시클로헥산, 2,6-지아미노필리진, m-페닐렌지아민, p-페닐렌지아민, 2,2'-비스(4-아미노페닐)프로판, 비스(4-아미노페닐)메틸호스핀옥시드, 비스(4-아미노페닐)메틸아민, 1,5지아미노나프탈렌, m-키실렌지아민, 비스(4-아미노페닐)페닐메탄, 1,1,비스(4-아미노페닐)시클로헥산, 1,1-비스(4-아미노페닐-3-메틸페닐)시클로헥산, 4,4-지아미노지페닐에틸, N,N'-비스(4-아미노벤조)-p-페닐렌지아민, 4,4'-메틸렌비스(2-클로로아닐린), 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[4-(4-아미노페녹시)페닐]스루혼, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠 등의 시아민 외에 폴리아민 등이 거론된다. 이들 화합물은 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
상기 마레이미드계수지의 경화촉진제로서는 마레이미드기와 상기 경화제의 반응을 촉진시키는 화합물이면 되고, 예컨대 과산화물, 호스핀류, 이미다소루류, 지아사빈시클로알칸류 등이 거론된다.
이들 에폭시계수지 및 마레이미드계수지는 상호 또는 더욱이 페놀계수지 등의 이종의 재료와 적의 혼합하여 사용해도 된다.
또한, 밀봉수지층에 있어서 상기 밀봉수지층과 조합하여 사용할 수 있는 충진제로서는 실리카, 아루미나, 석영, 탄화게이소, 질화게이소, 질화알루미늄 등의 분말재료가 거론된다.
또한, 상기 수지조성물에는 반도체칩에 대해 응력을 절감시키는 목적으로 각종의 저응력변성제가 배합될 수 있다.
상기 수지조성물은 수지성분(주제) 및 각종의 첨가성분을 소정의 비율로 배합하여 모루, 니다, 혼합기 또는 압출기에 의한 혼합 미분틀 가능한 특수혼합기에 의한 혼합 또는 이들의 방법을 적을 조합하여 혼합시킴으로써 용이하게 제조할 수 있다.
상기 다이본딩부에 적용되는 재료, 즉 다이본딩제로는 에폭시수지나 폴리이미드수지에 경화제, 반응제희석제, 용매, 도전성부여제 등을 배합하여 이루어진 수지페이스트와 같은 종래로부터 사용되고 있는 재료나 상기한 바와 같은 밀봉수지층으로서 사용될 수 있는 열경화성 수지 및 열가소성수지 등을 적용할 수 있다. 이는 밀봉수지로서 사용되는 경우와 마찬가지로 상기한 각종 첨가제와 조합되어 수지조성물의 형으로 사용된다. 이 경우, 또한 반응성 희석제, 도전성 부여제, 용제 등을 배합해도 된다.
특히, 본 발명에 있어서 제1수지밀봉형 반도체에서는 내열성, 내습성, 접착성 및 실용성의 점에서 상기한 바와 같은 에폭시계수지, 마레이미드계수지가 바람직하다. 이들의 수지는 밀봉수지로서 사용되는 경우와 마찬가지로 각종 첨가제와 조합되는 수지조성물의 형으로 사용된다. 또한, 반응성 희석제, 도전성 충진제, 용제 등을 재합해도 된다. 또한, 후술하는 본 발명의 제2수지밀봉형 반도체장치에 이용되는 다이본딩제도 적절히 이용될 수 있다.
이들 수지재료로 이루어진 다이본딩제는 시이트형상, 분말형상 또는 액체형상으로 조제된다. 예컨대, 상기한 밀봉수지층으로 사용되는 수지조성물과 동일한 제조방법에 의해 또는 수지조성물과 그 특성이 변화되지 않는 정도의 양의 용매를 간단한 혼합장치내에서 攪拌(교반) 혼합시키는 방법에 의해 액체상태의 다이본딩제가 얻어진다. 또한, 수지조성물을 압축프레스로부터 가압하는 방법, 또는 수지조성물을 적절한 용매에 용해시킨후 시이트형상으로 넓히고, 용매를 제거하여 시이트화하는 방법에 의해 시이트형상의 다이본딩제가 얻어진다.
이상의 부재의 외에 다이패드와, 반도체칩, 본딩와이어 및 리드 등에 관해서는 반도체장치의 기능에 따라 적절한 것이 사용될 수 있다.
본 발명에 있어서 제1수지밀봉형 반도체장치는 다음과 같은 프로세스에 따라 제조할 수 있다.
먼저, 다이본딩제로부터 반도체칩으로 리드프레임의 섬 등으로 이루어진 다이패드상에 탑재시킨다. 이에 앞서 다이패드의 상면 및/또는 반도체칩의 아래면에 접착성 수지층을 형성한다. 이어, 반도체칩 상면의 본딩패드부와 다이패드 주변부에 배치된 리드의 일단, 예컨대 리드프레임의 내부리드를 와이어본딩시켜 전기적으로 접속한다. 이후, 필요에 따라 반도체칩과, 다이패드, 본딩와이어 및 내부리드 등의 노출면상에 상기와 마찬가지로 접착성 수지층을 형성해도 된다.
이어, 이상의 부재를 리드의 다른 부분, 예컨대 리드프레임의 외부리드 및 다이패드를 지지하는 지지바의 단부가 외부에 노출되도록 수지밀봉한다. 이 밀봉방지에는 일반적으로 저압트랜스퍼성형, 인제엔크션성형, 압축성형, 주형 등이 채용될 수 있다. 또한, 밀봉후 필요에 따라 밀봉수지의 아프터큐어(aftercure)를 수행해도 된다.
다음에, 본 발명에 대한 제2수지밀봉형 반도체장치에 대해 상세히 설명한다.
본 발명에 대한 제2수지밀봉형 반도체장치는 다이본딩제로서 상기와 같이 밀봉수지층과 근사한 열팽창률을 갖춘 재료가 사용되고 있는 점에서 특징적이다. 구체적으로 사용되는 밀봉수지에 의해서도 다르게 되지만, 통상은 밀봉수지의 열팽창률 약 1.0±10-5~1.0×10-5에 대해 다이본딩계의 열팽착률 약 0.5×10-5~2.2×10-5인 것인 바람직하다.
이와 같은 다이본딩제를 사용하는 경우, 반도체칩은 전면으로 뻗어 동일한 팽창계수특성을 갖춘 재료로 피복되고, 실질적으로 균질화된 상태로 되어 있다. 이 때문에 상기 반도체장치가 표면실장시에 고온상태로 배채되는 경우, 반도체칩에 대해 균일한 열응력이 걸리고, 또한 다이본딩제와 수지밀봉층의 경계에는 열응력은 거의 발생하지 않게 된다. 이와 같이 반도체칩과 다이본딩제의 경계면에서의 박리가 억제되고, 밀봉수지층에 있어서 흡수된 수분의 증기화에 따라 팽창이나 크랙의 발생이 방지된다.
제2수지밀봉형 반도체장치에 이용되는 다이본딩제는 상기와 같이 밀봉수지에 근사한 열팽창률을 갖춘 재료이면 특히 한정되지 않지만, 실용적으로는 밀봉수지로서 예시된 열경화성수지 등을 거론할 수 있다. 이는 밀봉수지로서 사용되는 경우와 마찬가지로 상기한 각종 첨가제와 조합되고, 수지조성무의 형으로 사용된다. 이 경우, 또한 반응성 희석제, 도전성 부여제, 용제 등을 배합해도 된다.
상기 다이본딩제는 시이트형상, 분말형상, 또는 액체형태로 조제되고, 예컨대 상기한 밀봉수지 조성물의 조제방법에 의해 또는 열경화성 수지조성물과 그 특성이 변화되지 않는 정도의 양의 용매를 간단한 혼합장치로 교반혼합시키는 방법에 의해 액체형태의 본딩제가 얻어진다. 또는, 열경화성 수지조성물을 압축프레스에 의해 가압하는 방법, 또는 열경화성 수지조성물을 적절한 용매로 용해시킨 후 시이트형상으로 넓히고, 용매를 제거하여 시이트화하는 방법에 의해 시이트형상의 다이본딩제가 얻어진다.
한편, 본 발명에 대한 제2수지밀봉형 반도체장치에 있어서 다이본딩제는 열팽창률 이외의 특성에 관해서도 밀봉수지층과 근사한 범위에 있는 것이 바람직하다. 예컨대, 열응력계수가 약 1.5~5.0(일반적인 대지수지의 계수 : 2.5~4.0), 카라스전이점(Tg)이 약 100~220℃(일반적인 대지수지의 Tg : 150~220℃)인 것이 바람직하다.
본 발명에 있어서 제2수지밀봉형 반도체장치에서는 반도체칩과 밀봉수지층의 경계면에서의 밀착성을 높이고, 표면실장시의 밀봉수지층에 있어서 크랙발생을 더욱 절감시킬 목적으로 반도체칩 및 다이패드 각각의 상면과 하면 및 측면의 어떠한 것에 매우 얇은 밀착성 수지층을 형성하는 것이 바람직하다. 특히, 상기 제1의 수지밀봉형 반도체장치와 마찬가지로 다이패드와 다이본딩부간 및 다이본딩부와 반도체칩간의 적어도 어느 한쪽에 접착성 수지층을 형성하는 것이 바람직하다.
상기 접착성 수지층으로 이용되는 접착성 수지는 특히 한정되는 것은 아니고, 상기 제1수지밀봉형 반도체의 설명에 있어서 열거된 수지를 적절히 사용할 수 있다. 그러나, 제2수지밀봉형 반도체장치에 있어서는 이 접착성 수지중에도 상기한 바와 같은 밀봉수지의 접착성에 특히 우수한 것 및 밀봉수지와 열팽창률의 특성이 근접한 것, 즉 다이본딩제와 근접한 특성을 갖춘 것이 요구된다. 이 대문에, 접착성 수지에는 구체적으로는 폴리이미드수지가 바람직하게 선택된다. 이 폴리이미드수지로서는 테트라카루본산 2무수물 및 지아민의 중축합반응에 의해 합성된 것이 바람직하다. 상기 테트라카루본산 2무수물의 예로서는 비로메리트산 2무수물, 벤손페논페트라카루본산 2무수물, 2,3,6,7-나프탈렌테트라카루본산 2무수물, 2,3,4,4-지페놀테트라카루본산 2무수물 등이 거론된다. 이는 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. 한편, 지아민으로서는 α-페닐렌지아민, β-페닐렌니지아민, 4,4-지아미노지페닐메탄, 4,4-지아미노지페닐프루판, 4,4-지아미노지페닐설피드, 4,4-지아미노프로필테트라메틸지실록산 등의 실록산 함유 지아민이 거론된다. 이는 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
본 발명에 있어서 제2수지밀봉형 반도체장치를 구성하는 다른 재료, 예컨대 밀봉수지층에 사용되는 수지 재료는 상기 제1수지밀봉형 반도체장치와 동일한 재료를 이용할 수 있고, 그 정제법, 적용법에 대해서도 마찬가지로 수행할 수 있다. 또한, 이 외의 부재와 다이패드, 반도체칩, 본딩와이어 및 리드 등에 관해서도 상기 제1수지밀봉형 반도체장치와 마찬가지로 반도체장치의 기능에 따라 적절한 재료가 사용될 수 있다.
본 발명에 대한 제2수지밀봉형 반도체장치는 다음과 같이 프로세스에 따라 제조할 수 있다.
먼저, 상기 다이본딩제에 의해 반도체칩을 리드프레임의 섬으로 이루어진 다이패드상에 탑제시킨다. 이에 앞서, 반도체칩 아래면 및 다이패드의 상면에는 필요에 따라 접착성 수지층을 형성해도 된다. 이어, 반도체칩 상편의 본딩패드부와 다이패드 주변부에 배치된 리드의 일단, 예컨대 리드프레임의 내부리드를 와이어본딩하여 전기적으로 접속한다. 이후, 필요에 따라 반도체칩, 다이패드, 본딩와이어, 내부리드 등의 노출면상에 필요에 따라 접착성 수지층을 형성해도 된다.
이어, 상기 수지밀봉을 사용하여 이상의 부재를 리드와 타단, 예컨대 리드프레임의 외부리드가 노츨되도록 밀봉한다. 한편, 상기 밀봉방법에는 일반적인 저압트랜스퍼성형, 인지에크션성형, 압축성형, 주형 등이 채용될 수 있다. 또한, 밀봉후 필요에 따라 밀봉수지의 아프터큐어를 수행해도 된다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 한편, 이들 실시예는 본 발명의 이해를 용이하게 할 목적으로 기재한 것으로, 본 발명의 한정하기 위한 것은 아니다.
제1도는 본 발명에 대한 제1수지밀봉형 반도체장치의 1실시태양으로 이루어진 반도체장치의 단면구조를 나타낸 것으로, 동도면에 있어서 도면중 참조부호 11은 다이패드이고, 지지바(도시되지 않음)에 의해 지지되어 있다. 이 다이패드(11)상에는 다이본딩부(12)를 매개로 반도체칩(13)이 탑재되어 있다. 여기서, 다이패드(11)의 상면과 다이본딩부(12)의 하면간 및 다이본딩부(12)의 상면과 반도체칩(13)의 하면간에 각각 접착성 수지층(14, 15)이 개재되어 있다.
상기 반도체칩(13)의 상면에는 전극인출용 복수의 본딩패드부(16)가 설치되고, 다이패드(11)의 주변부에는 리드프레임의 일부를 이루는 복수의 리드(17)가 설치되며, 상기 리드(17)의 일단, 즉 내부리드(18)와 본딩패드부(16)가 본딩와이어(20)에 의해 전기적으로 접속(와이어본딩)되어 있다. 그리고, 이상의 부재는 리드(17)의 타단, 즉 외부리드(19) 및 상기 지지바의 단부가 외부에 도출되도록 밀봉수지층(21)에 의해 밀봉되어 있다.
이와 같은 구조의 장치에 의하면, 접착성 수지층(14, 15)에 의해 다이패드(1) 의 상면과 다이본딩부(12)의 하면간 및 다이본딩부(12)이 상면과 반도체칩(13)간에 있어서 고온고습 상태에서의 접착성이 향상된다. 특히, 접착성 수지층(14)에 관해서는 지지바와 밀봉수지층(21)의 경계면을 통해 다이패드(11)의 상면으로 침입하는 수분을 막고, 이 부분에서의 접착성의 열화를 억제한다. 따라서, 상기 장치는 표면실장시 등에서 고온고습 상태에 위치한 경우 다이본딩부(12)의 주변의 경계, 특히 다이패드(11)와의 경계에 있어서 접착불량을 기초로 박리가 야기되지 않아 팽창이나 크랙의 발생이 방지된다.
한편, 상기 실시예에서는 접착성 수지층(14, 15)의 각각 도시된 바와 같이 다이패드(11)상면 전체 및 칩(13)의 하면 전체에 뻗쳐 층형상으로 형성되어 있이지만, 이들 수지층은 각 면상의 일부의 영역에 국부적으로 형성된 경우에서도 충분히 기능할 수 있다.
다음에, 상기 실시예로 되는 수지밀봉형 반도체장치의 제조예에 대해 설명한다. 한편, 다음의 제조예에서는 다음의 표 1에 나타낸 처방에 따라 제조된 밀봉수지 A-C와, 다음의 표 2에 나타낸 처방에 따라 조제된 액체상태의 다이본딩체 D~F 및, 상기 밀봉수지 A를 시이트화하여 얻은 시이트형상의 다이본딩제 A를 각각 사용하였다. 밀봉수지에 대해서는 표준적인 반도체칩 및 42아로이 리드프레임의 선단접착강도를 표 1에 병기한다.
제조예 1
시아미노지페닐에테르와 피로메트리산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드 수지의 N-메탈-2-피로리든 용액(농도 20중량%)을 리드프레임의 섬으로 이루어진 다이패드의 상면 및 상면에 복수의 본딩패드부를 갖춘 반도체칩의 하면에 각각 두께 1㎛로 도포하여 접착성 수지층을 형성하였다.
이어, 다이본딩제 D로 이루어진 다이본딩부를 매개로 다이패드상에 상기 반도체칩을 탑재하였다. 이후, 반도체칩의 본딩패드부와 다이패드의 주변부에 배치된 리드프레임의 내부리드를 금와이어에 의해 본딩하였고, 이어 이들 부재 밀봉수지 A에 의해 밀봉하였다. 이 밀봉부는 일반적인 트랜스퍼성형기를 사용하여 온도 175℃에서 약 8시간 아프터큐어를 실시하고, 제1도에 나탄낸 구조의 수지밀봉형 반도체장치의 샘플(QFP-184pin)를 얻었다.
이 샘플 20개를 온도 85℃, 습도 85%의 조건하에서 처리하여 밀봉수지층에 수분량이 포화상태로 되기까지 흡입시킨 후 온도 125℃의 VPS장치 내에 2분정도간 방치하였다. 또한, VPS처리후의 샘플을 약 121℃, 2기압의 발생상태를 관찰하였다. 또한, VPS처리후의 샘플을 약 121℃, 2기압의 압력기 내에서 소정 시간처리(PCT)한 후 동작불량이 발생한 샘플의 개수를 조정하였고, 이상의 결괄르 다음의 표 3에 기재한다.
제조예 2
상기 폴리이미드수지로 이루어진 접착성 수치층의 두께를 10㎛로 하는 것을 제거하고, 제조예 1과 마찬가지의 조작에 의해 제1도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 3에 기재한다.
제조예 3
상기 폴리이미드수지를 이루어진 접착성 수지층의 두께를 20㎛로 하는 것을 제거하고, 제조예 1과 동일한 조작에 의해 제1도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 3에 기재한다.
제2도는 본 발명에 대한 제1도의 수지밀봉형 반도체장치의 다른 실시태양으로 되는 반도체장치의 단면 구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로는 제1도는 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재는 동일한 부호로 나타내고 있다.
동도에 나타낸 수지밀봉형 반도체장치에서는 다이본딩부(12)의 상면 및 하면 외에도 동일한 접착성 수지층(22,23)이 설치되어 있다. 즉, 다이패드(11)의 하면과 수지밀봉층(21)간에 접착성 수지층(22)의 반도체칩(13)의 상면과 수지밀봉층(21)간에 접척성 수지층(23)이 각각 개재되어 있다. 이 경우, 다이패드(11) 및 반도체칩(13)의 각각과 밀봉수지층(21)의 경계면에서의 접착성이 향상되어 박리가 정지된다. 따라서, 밀봉수지층(21)에 대한 팽창 및 크랙이 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조에 대해 설명한다.
제조예 4
지아미노지페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드 수지의 N-메틸-2-피로리든용액(농도 20중량%)을 반도체칩의 상면 및 하면, 리드프레임의 다이패드(섬)의 상면 및 하면에 각각 두께 10㎛로 도포하여 접착성 수지층을 형성하였다.
이와 같이 처리된 반도체칩과, 리드프레임, 또는 밀봉수지 B 및 다이본딩제 D 를 사용하고, 제조예 1과 동일한 조작에 의해 제2도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 특성평가를 수행하였다. 그 결과를 표 3에 기재한다.
제조예 5
밀봉수지 C 및 다이본딩제 E를 사용하는 것을 제거하고, 제조예 4와 동일한 조작에 의해 제2도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일의 특성평가를 수행하였다. 그 결과를 표 3에 기재한다.
제조예 6
밀봉수지 C 및 다이본딩제 F를 사용하는 것을 제거하고, 제조예 4와 동일한 조작에 의해 제2도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일의 특성평가를 수행하였다. 그 결과를 표 3에 기재한다
제조예 7
밀봉수지 A 및 이 밀봉수지 A를 15×15×0.03mm ㅁ의 시이트형상으로 가공하여 이루어진 다이본딩제 A를 사용하는 것을 제거하고, 제조예 4와 동일한 조작에 의해 제2도에 나타낸 바와 같은 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 특성평가를 수행하였다. 그 결과를 표 3에 기재한다.
제3도는 본 발명에 대한 제1수지밀봉형 반도체장치의 또 다른 실시상태로 이루어진 반대체장치의 단면 구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 부재는 동일한 부호로 나타내고 있다.
동도에 나타낸 수지밀봉형 반도체장치에서는 다이본딩부(12)의 상면 및 하면측의 경계면 이외에도 동일한 접착성 수지층(32,33,34,35,36)이 설치되어 있다. 즉, 다이패드(11)의 하면 및 측면과 밀봉수지층(21)간에는 각각 접착성 수지층(32,33)이 다이본딩부(2)의 측면과 밀봉수지층(21)간에는 접착성 수지층(34)이 반도체칩(13)의 상면 및 측면과 밀봉수지층(21)간에는 각각 접착성 수지층(35,36)이 개재되어 있다. 이 경우 다이패드(11) 및 반도체칩(13)의 각각과 밀봉수지층(21)의 전체의 경계면에서의 접착성이 더욱 향상되어 박리가 방지된다. 따라서, 밀봉수지층(21)에 대한 팽창 및 크랙의 발생이 보다 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조예에 대해 설명한다.
제조예 8
시아미노지페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 혼합시켰다. 이 폴리이미드수지의 N-메틸-2-피로리든용액(농도 20중량%)을 상면에 복수의 본딩패드부를 갖춘 반도체칩의 하면 및 리드프레임의 섬으로 이루어진 다이패드의 상면에 각각 두께 10㎛로 도포하여 접착제를 형성하였다.
이어, 다이본딩제 D로 이루어진 다이본딩부를 매개로 다이패드상에 상기 반도체칩을 탑재시켰다. 이어, 반도체칩의 본딩패드부와 다이패드의 주변부에 배치된 리드프레임의 내부리드를 금와이어에 의해 본딩하였다. 이후, 반도체칩의 상면 및 하면, 다이패드의 측면 및 하면, 다이본딩부의 측면에 상기 본딩이미드수지를 스프레이에 의해 흡수하여 접착성 수지층을 형성하였다.
이와 같은 처리된 반도체칩, 리드프레임 또한 밀봉수지 B를 사용하고, 제조예 1과 동일한 조작에 의해 제3도에 나타낸 구조와 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 특성평가를 수행하였다. 그 결과를 표 3에 기재한다.
제4도는 본 발명에 대한 제1수지밀봉형 반도체장치의 또 다른 실시태양으로 이루어진 반도체장치의 단면구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로는 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재는 동일한 부호로 나타내고 있다.
동도에 나타낸 수지밀봉형 반도체장치에서는 다이패드(11)의 상면과 다이본딩부(12)의 하면간만에 접착성 수지층(14)이 설치되어 있다. 이 경우, 다이패드(11)와 다이본딩부(12)의 경계면에서의 접착성이 향상되어 박리가 방지된다. 따라서, 밀봉수지층(21)에 대한 팽창 및 크랙의 발생이 보다 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조상에 대해 설명한다.
제조예 9
지아미노페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드수지의 N-메틸-2-피로리든용액(농도 20중량%)을 리드프레임의 섬으로 이루어진 다이패드의 상면에 두께 10㎛로 도포하여 접착성 수지층을 형성하였다. 이와 같이 처리된 리드프레임, 반도체칩 또는 밀봉수지 A 및 다이본딩제 D를 사용하고, 제조예 1과 마찬가지의 조작에 의해 제4도에 나타낸 바와 같이 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 제조평가를 수행하였다. 그 결과를 표 3에 기재한다.
비교예 1
지아미노지페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드 수지의 N-메틸-2-피로리든용액(농도 20중량%)을 반도체칩의 상면 및 리드프레임의 섬으로 이루어진 다이패드의 하면만 각각 두께 10㎛로 도포하여 접착성 수지층을 형성하였다. 이어, 이와 같이 처리된 반도체칩과, 리드프레임 또는 밀봉수지 A 및 다이본딩제 D를 사용하여 제조예 1과 동일한 조작에 의해 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능을 수행하였다. 그 결과를 표 3에 기재한다.
비교예 2
다이본딩제 D로 이루어진 다이본딩부를 매개로 리드프레임의 선으로 이루어진 다이패드상에 미처리의 반도체칩을 탑재하였다. 다음에, 반도체칩에 본딩패드부와 다이패드의 주변부에 배치된 리드프레임의 내부리드를 금와이어에 의해 본딩하였다. 이후, 반도체칩의 상면 및 측면 다이패드의 측면 및 하면, 다이본딩부의 츠기면에 비교예 1에서 사용된 폴리이미드수지를 수프레이에 의해 흡수하여 접착성 수지층을 형성하였다.
이와 같이 처리된 반도체칩, 리드프레임, 또는 수지밀봉 A를 사용하여 제조예 1과 동일한 조작에 의해 반도체칩의 샘플(QFP-184pin)을 제조하여 동일하여 성능평가를 수행하였다. 그 결과를 표 3에 기재한다.
제5도는 본 발명에 대한 제1수지밀봉형 반도체칩의 또 다른 실시상태로 되는 반도체장치의 단면구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로는 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재는 동일한 부호로 나타내고 있다.
동도면에 나타낸 수지밀봉형 반도체장치에서는 반도체칩(13)의 하면과 다이본딩부(12)의 상면간만에 접착성 수지층(15)이 설치되어 있다. 이 경우, 반도체칩(13)과 다이본딩부(12)의 경계면에서의 접착성이 향상되어 박리가 방지된다. 따라서, 밀봉수지층(21)에 대해 팽창 및 크랙의 발생이 보다 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조예에 대해 설명한다.
제조예 10
다이패드의 상면에는 폴리이미드수지 접착층을 형성하지 않고서 반도체칩의 하면에만 두께 약 10㎛의 폴리이미드수지 접착층을 형성한 것을 제거하고, 제조예 1과 동일한 조작을 수행않고, 제5도에 나타낸 바와 같이 구조의 반도체장치 샘플(QFP-184pin)을 제조하여 제조예 1과 동일한 특성평가를 수행하였다. 그 결과를 표 4에 나타낸다.
제6도는 본 발명에 대한 제1수지밀봉형 반도체장치의 또 다른 실시상태로 되는 반도체장치의 단면구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재로 동일한 부호를 나타내고 있다.
동도에 나타낸 수지밀봉형 반도체장치에서는 중앙부에 구멍이 개구된 다이패드(61)가 이용되고, 이 다이패드(61)의 사이면과 다이본딩부(62)의 하면간에 접착성 수지층(64)이 또한 반도체칩(13)의 하면과 다이본딩부(62)의 상면간에 접착성 수지층(15)가 각각 설치되어 있다. 이 경우, 다이본딩부(62)와 반도체칩(13) 및 다이패드(61)의 경계면에서의 접착성이 향상되어 박리가 방지된다. 따라서, 밀봉수지층(21)에 대한 팽창 및 크랙의 발생이 보다 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조예에 대해 설명한다.
제조예 11
밀봉수지와 반도체칩의 하면의 일부가 수지접착층만을 매개로 접하도록 중앙에 직경 10mm의 구멍을 설치한 다이패드를 이용한 것을 제거하여 제조예 1과 동일한 조작을 수행하고, 제6도에 나타낸 바와 같은 구조를 갖춘 반도체장치 샘플(QFP-184pin)을 제조하여 제조예 1과 동일한 성능평가를 수행하였다. 그 결과를 표 4에 나타낸다.
제7도는 본 발명에 대한 제1수지밀봉형 반도체장치의 또 다른 실시태양으로 되는 반도체장치의 단면구조를 나타낸다. 여기서, 예시되는 수지밀봉형 반도체장치는 기본적으로 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재는 동일한 부호로 나타내고 있다.
동도면에 나타낸 수지밀봉형 반도체장치에서는 중앙부에 구멍이 개구된 다이패드(71)가 이용되고, 다이본딩부(72)의 상면과 반도체칩(13)의 하면간에만 접착성 수지층(15)이 설치되어 있다. 이 경우, 다이본딩부(72)와 반도체칩(13)의 경계에서의 접착성이 향상되어 박리가 방지된다. 따라서, 수지밀봉층(21)에 대한 팽창 및 크랙의 발생이 보다 절감된다.
다음에, 상기 실시예로 되는 반도체장치의 제조예에 대해 설명한다.
제조예 12
밀봉수지와 반도체칩의 하면의 일부가 수지접착층만을 매개로 접하도록 중앙에 10×10mm의 구형의 구멍을 설치한 다이패드를 이용함과 더불어 다이패드의 상면에 폴리이미드수지 접착층을 형성하지 않고서 반도체칩의 하면만 폴리이미드수지 접착층을 형성한 것을 제거하여 제조예 1과 동일한 조작을 수행하고, 제7도에 나타낸 바와 같은 구조를 반도체장치 샘플(QFP-184pin)을 제조하여 제조예 1과 동일한 성능평가를 수행하였다. 그 결과를 표 4에 나타낸다.
비교에 3 및 4
폴리이미드수지 접착층을 모두 형성하지 않는 것을 제거하여 제조예 11 및 12와 동일한 조작을 수행하고, 반도체장치 샘플(QFP-184pin)을 제조하여 제조예 1과 동일한 성능평가를 수행하였다. 그 결과를 표 4에 나타낸다.
[표. 1]
<봉지수지의 처방>
[표. 2]
<다이본딩제의 처방>
[표. 3]
*샘플형상 ·칩사이즈 15×15×0.45mm0
·패드사이즈 15.5×15.5×0.15mm0
·페케이지 QFP-184Pin
*A2봉지수지 A를 시트모양으로 가공한 것.
[표. 4]
제8도는 본 발명에 대한 제2수지밀봉 반도체장치의 1실시태양으로 되는 반도체장치의 단면구조를 나타낸다. 여기에 예시된 수지밀봉형 반도체장치는 기본적으로 제1도에 나타낸 것과 동일한 구조로 되고, 제1도와 동일한 부재는 동일한 부호로 나타내고 있다.
동도에 나타내는 수지밀봉형 반도체장치에서는 접착성 수지밀봉층은 모두 설치되어 있지 않다. 대신에 다이패드부(12)에는 상기와 같이 그 열팽창률이 밀봉수지층(21)의 열팽창률의 약 50%의 범위에 있는 다이본딩제가 사용되고 있다.
한편, 다이본딩제는 도시한 바와 같이 다이패드(11) 상면 전체로 뻗어 층형상 형성되는 것이 바람직하지만, 다이패드(11)상의 일부의 영역에 국소적으로 형성되는 정도로 충분히 반도체칩(13)을 고착시킬 수 있다.
이와 같은 구조의 장치에 의하면, 반도체칩(13)에 접하는 전체의 영역, 즉 다이본딩제층(12) 및 밀봉수지층(21)의 열에 대해 특성이 거의 동일하다. 따라서, 동장치가 고온상태로 위치한 경우 반도체칩(13)에 대해 같은 열응력이 가해지게 되어 밀봉수지층(21)에 대해 팽창 및 크랙의 발생이 방지된다.
다음에, 상기 실시예로 되는 반도체장치의 제조예에 대해 설명한다.
제조예 13
다음의 표 5에 나타낸 처방에 의해 밀봉수지 G를 제조하였다. 또한, 상기 밀봉수지 G100중량부를 메틸세로프 20중량부에 용해시키고, 이 용액을 온도 80℃, 감압하에서 시이트화하여 다이본이제 J를 얻었다.
한편, 밀봉수지 G(다이본딩제 J)의 열팽창률, 열응력계수, 가라스전이점, 표준적인 반도체칩 및 42아로이리드프레임의 선단접착강도를 표 5에 병기한다.
이어, 다이본딩제 J를 사용하여 리드프레임의 섬으로 되는 다이패드에 상면에 복수의 본딩패드부가 형성된 반도체칩을 탑재하였다. 이후, 반도체칩의 본딩패드부와 다이패드의 주변부에 배치된 리드프레임의 내부 리드를 금와이어에 의해 본딩하였다. 다음에, 이들 부재를 상기 밀봉수지 G에 의해 일반적인 트랜스퍼 형성기를 사용하여 온도 175℃, 2분간의 조건에서 밀봉하였다. 또한, 온도 175℃, 약 8시간의 조건에서 아프터큐어를 실시하고, 제8도에 나타낸 바와 같은 구조의 수지밀봉형 반도체장치의 샘플(QFP-184pin)을 얻었다.
상기 샘플 20개를 온도 85도℃, 습도 85%의 조건하에서 처리하고, 밀봉수지층에 수분량이 포화상태로 될 때까지 흡수시킨 후, 온도 215℃의 VPS장치내에 2분간 방치하였다. 이들 샘플에 대하여 밀봉수치층에서의 크랙의 발생상태를 관찰하였다. 더욱이, VPS처리후의 샘플을 약 121℃, 2기압의 압력기내에서 소정시간 처리(PCT)한 후, 동작불량이 발생한 샘플의 개수를 조사하였다. 이상의 결과를 후술할 표 6에 기재한다.
제조예 14
상기 밀봉수지(G)를 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(K)를 얻었다. 이 다이본딩제(K)를 사용하는 것을 제외하여 제조예 13과 동일한 조작에 의해 제8도에 나타낸 구조를 갖춘 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 여기서, 다이본딩제(K)의 특성을 J와 동일하다. 그 결과를 표 6에 기재한다.
제조예 15
다음의 표 5에 나타낸 처방에 의해 밀봉수지(H)를 조제하였다. 또한, 이 밀봉수지(H) 100중량부를 메틸셀로루프 20중량부에 용해시키고, 이 용액을 온도 80℃, 감압하에서 시트화하여 다이본딩제(M)를 얻었다.
여기서, 밀봉수지[H; 다이본딩제(M)]의 열팽창율, 열응력계수, 유리전이점, 표준적인 반도체칩 및 42아로이이드프레임의 선단접착강도를 표 5에 병기한다.
다음에, 이 밀봉수지(H) 및 다이본딩제(M)를 사용하는 것을 제외하여 제조예 13과 동일한 조작에 의해 제8도에 나타낸 구조를 갖춘 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표6에 기재한다.
비교예 5
다이본딩제로서 시판의 에폭시계 용제형태(주우(住友) 베이크라이트사제 다이본딩제 CRM-1072)를 사용하는 것을 제외하고, 제조예 13과 동일한 조작에 의해 제8도에 나타낸 구조를 갖춘 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 6에 기재한다.
여기서, 이 시판의 다이본딩제는 열팽창율 5.0×10-5, 열응력계수 0.8, 유리전이점 48℃이었다.
다음에, 그 열팽창율이 밀봉수지의 열팽창율의 약 ±50%의 범위에 존재하는 다이본딩제가 다이본딩부에 이용되고 있는 것을 제외하고, 제1도 내지 제13도에 나타낸 반도체장치와 동일한 구조를 갖춘 수지밀봉형 반도체장치에 대해 그 제조예를 설명한다.
제조예 16
지아미노지페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드수지의 N-메틸-2-피롤리든용액(농도 20중량%)을, 반도체칩의 하면 및 리드프레임의 섬으로 이루어진 다이패드의 상면에 각각 두께 10㎛로 도포하여 접착성 수지층을 형성하였다.
이와 같이 처리된 반도체칩과, 리드프레임, 더욱이 상기 밀봉수지(G) 및, 상기 다이본딩제(J)를 사용하고, 제조예 13과 동일한 조작에 의해 제1도에 나타낸 구조를 갖춘 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 7에 기재한다.
제조예 17
상기 밀봉수지 G의 실리카분말을 은분·AgC-GS(福田金屬社製)로 변경하고, 제조된 수지를 압축프레스에 의해 시이트형상으로 가공하여 다이본딩제 L을 얻었다. 이 다이본제 L을 사용하는 것을 제거하고, 제조예 16과 동일한 조작에 의해 제1도에 나타낸 구조를 갖춘 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 한편, 다이본딩제 L의 특성은 J와 동일하고, 그 결과를 표 7에 기재한다.
제조예 18
시아미노지페닐에테루와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드수지의 N-메틸-2-피로리든용액(농도 20중량%)을 반도체칩의 상면 및 하면에 각각 두께 10㎛로 도포하여 접착성 수지층을 형성하였다.
이와 같이 처리된 반도체칩, 리드프레임, 더욱이 상기 밀봉수지(G) 및 상기 다이본딩제(J)를 사용하고, 제조예 13과 동일한 조작에 의해 제2도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하고, 동일한 성능평가를 수행하였다. 그 결과를 표 7에 기재한다.
실시예 19
다음의 표 5에 나타낸 처방에 의해 밀봉수지(I)를 조제하였다. 이 밀봉수지(I)를 압축프레스에 의해 시이트모양으로 가공하여 다이본딩제(N)를 얻었다.
여기서, 밀봉수지[I ; 다이본딩제(N)]의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및, 42 아로이 리드프레임의 선단접착강도를 표 5에 병기한다.
한편, 지아미노지페닐에테르와 피로메리트산 2무수물을 반응시켜 폴리이미드수지를 합성하였다. 이 폴리이미드수지의 N-메틸-2-피로리든용액(농도 20중량%)을 상면에 복수개의 본딩패드부가 형성된 반도체칩의 하면 및 리드프레임의 섬으로 이루어진 다이패드의 상면에 각각 두께 10㎛로 도포하여 접착성 수지층을 형성하였다.
이어, 다이본딩제(N)를 사용하여 상기 접착성 수지층이 형성된 다이패드상에 반도체칩을 탑재하였다. 다음에, 반도체칩의 본딩패드부와, 다이패드의 주변부(周邊部)에 설치된 리드프레임의 내부리드를 금배선에 의해 본딩하였다. 이후, 반도체칩의 상면 및 측면, 다이패드의 측면 및 하면, 다이본딩제층의 측면에 상기 폴리 이미드수지를 스프레이로 내뿜어 접착성 수지층을 형성하였다.
이와 같이 처리된 부재를 상기 밀봉수지(I)를 사용하여 제조예 13과 동일한 조작에 의해 밀봉하고, 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 7에 기재한다.
제조예 20
다음의 표 8에 나타낸 바와 같이, 밀봉수지(G)라는 다른 처방에 의해 각 성분을 배합한 후 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(O)를 얻었다.
여기서, 다이본딩제(O)의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및, 42아로이 리드프레임의 선단접착강도를 표 8에 병기한다. 동표에 나타낸 바와 같이, 다이본딩제(O)에서는 열팽창율이 상기 밀봉수지(G)와는 다르지만 밀봉수지(G)의 ±50%의 범위내에 있다.
다음에, 밀봉수지(G) 및 다이본딩제(O)를 사용하는 것을 제외하고, 제조예 19와 동일한 조작에 의해 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 9에 기재한다.
제조예 21
다음의 표 8에 나타낸 바와 같이, 밀봉수지(G)와는 다른 처방에 의해 각 성분을 배합한 후 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(P)를 얻었다.
여기서, 다이본딩제(P)의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및, 42아로이 리드프레임의 선단접착강도를 표8에 병기한다. 동표에 나타낸 바와 같이 다이본딩제(P)에서는 열팽창율이 밀봉수지(G)와는 다르지만, 밀봉수지(G)의 ±50%내에 있다.
다음에, 밀봉수지(G) 및 다이본딩제(P)를 사용하는 것을 제외하고, 제조예 19와 동일한 조작에 의해 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 9에 기재한다.
제조예 22
다음의 표 8에 나타낸 바와 같이 밀봉수지(G)와는 다른 처방에 의해 각 성분을 배합한 후 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(Q)를 얻었다.
여기서, 다이본딩제(Q)의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및 42아로이 리드프레임의 선단접착강도를 표 8에 병기한다. 동표에 나타낸 바와 같이 다이본딩제(Q)에서는 열팽창율이 상기 밀봉수지(G)와는 다르지만, 밀봉수지(G)의 ±50%의 범위내에 있다.
다음에, 밀봉수지(G) 및 다이본딩제(Q)를 사용하는 것을 제외하고, 제조예 19와 동일한 조작에 의해 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 9에 기재한다.
제조예 23
다음의 표8에 나타낸 바와 같이 밀봉수지(G)와는 다른 처방에 의해 각 성분을 배합한 후 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(R)를 얻었다.
여기서, 다이본딩제(R)의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및, 42아로이 리드프레임의 선단접착강도를 표 8에 병기한다. 동표에 나타낸 바와 같이 다이본딩제(R)에서는 열팽창율이 상기 밀봉수지(G)와는 다르지만, 밀봉수지(G)의 ±50%의 범위내에 있다.
다음에, 밀봉수지(G) 및 다이본딩제(R)를 사용하는 것을 제외하고, 제조예 19와 동일한 조작에 의해 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조하여 동일한 성능평가를 수행하였다. 그 결과를 표 9에 기재한다.
비교예 6
다음의 표 8에 나타낸 바와 같이 밀봉수지(G)와는 다른 처방에 의해 각 성분을 배합한 후 압축프레스에 의해 시트모양으로 가공하여 다이본딩제(S)를 얻었다.
여기서, 다이본딩제(S)의 열팽창율과, 열응력계수, 유리전이점, 표준적인 반도체칩 및, 42아로이 리드프레이임의 선단접착강도를 표 8에 병기한다. 동표에 나타낸 바와 같이 다이본딩제(S)에서는 열팽창율이 밀봉수지(G)와는 달리 밀봉수지(G)의 ±50%의 범위내에 있다.
다음에, 밀봉수지(G) 및 다이본딩제(S)를 사용하는 것을 제외하고, 제조예 19와 동일한 조작에 의해 제3도에 나타낸 구조의 반도체장치의 샘플(QFP-184pin)을 제조화여 동일한 성능평가를 수행하였다. 그 결과를 표 9에 기재한다.
[표. 5]
[표. 6]
* 샘플형상칩사이즈 15×15×0.45mm
다이패드사이즈 15.5×15.5×0.15mm
QFP-184Pin
[표. 7]
* 샘플형상·칩사이즈 15×15×0.45mm0
·다이패드사이즈 15.5×15.5×0.15mm0
·QFP-184Pin
[표. 8]
[표. 9]
* 샘플형상칩사이즈 15×15×0.45mm0
패드사이즈 15.5×15.5×0.15mm0
QFP-184Pin

Claims (16)

  1. 다이패드상에 다이본딩부를 매개로 탑재된 반도체칩과, 상기 다이패드의 주변부에 배설되고, 상기 반도체칩의 본딩패드부와 전기적으로 접속된 리드, 이 리드의 일부가 외부로 도출되도록 상기 반도체칩을 밀봉하는 밀봉수지층을 구비한 수지밀봉형 반도체장치에 있어서, 상기 다이패드와 상기 다이본딩부 사이, 상기반도체칩과 상기 다이본딩부 사이의 적어도 어느 한쪽에 접착성 수지층이 개재되는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 접착성 수지층이 반도체칩과 다이본딩부 사이에 개재되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 접착성 수지층이 반도체칩과 다이본딩부 사이에 개재되는 것을 특징으로 하는 수지밀봉형 반도체장치.
  4. 제1항에 있어서, 접착성 수지층이 반도체칩과 다이본딩부 사이 및 다이패드와 다이본딩부 사이에 개재되는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 접착성 수지층이 반도체칩의 상면과 밀봉수지층 사이, 반도체칩과 다이본딩부 사이, 다이본딩부와 다이패드 사이 및, 다이패드의 하면과 밀봉수지층 사이에 개재되는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 접착성 수지층이 반도체칩의 상면 및 측면과 밀봉수지층 사이, 반도체칩과 다이본딩부 사이, 다이본딩부의 측면과 밀봉수지층 사이, 다이본딩부와 다이패드 사이 및 다이패드의 하면 및 측면과 밀봉수지층 사이에 개재되는 것을 특징으로 하는 반도체장치.
  7. 제2항에 있어서, 다이패드가 구멍을 갖춘 다이패드인 것을 특징으로 하는 반도체장치.
  8. 제4항에 있어서, 다이패드가 구멍을 갖춘 다이패드인 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 접착성 수지층의 두께가 약 20㎛ 이하인 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서, 접착성 수지층을 구성하는 수지가 열경화성 수지, 광경화성 수지 및 열가소성 수지로 이루어진 군으로부터 선택되는 적어도 1종의 수지인 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서, 접착성 수지층을 구성하는 수지가 열경화성 폴리이미드계 수지, 에폭시계 수지, 폴리에스텔계 수지, 실리콘계 수지, 폴리부타지엔계 수지, 지아릴부타레이트계 수지, 아크릴계 수지, 열가소성 폴리이미드게 수지, 폴리아미드수지, 폴리아미드이미드수지, 폴리에틸이미드계 수지, ABS계 수지 및 페녹시계수지로 이루어진 군으로부터 선택되는 적어도 1종의 수지인 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서, 접착성 수지층을 구성하는 수지가 열경화성 또는 열가소성의 폴리이미드계 수지인것을 특징으로 하는 반도체장치.
  13. 다이패드상에 다이본딩부를 매개로 탑재된 반도체칩과, 상기 다이패드부의 주변부에 배치되고, 상기 반도체칩의 본딩패드부와 전기적으로 접속된 리드, 상기 리드의 일부가 외부로 도출되록 상기 반도체칩을 밀봉하는 밀봉수지층을 구비한 수지밀봉형 반도체장치에 있어서, 상기 다이본딩부를 구성하는 다이본딩제의 열팽창율이 상기 밀봉수지층의 열팽창율의 ±50%의 범위에 존재하는 것을 특징으로 한 반도체장치.
  14. 제13항에 있어서, 다이본딩제의 열팽창율이 약 0.5×10-5~2.2×10-5인 것을 특징으로 하는 반도체장치.
  15. 제13항에 있어서, 밀봉수지층을 구성하는 수지와 다이본딩제가 동일한 수지인 것을 특징으로 하는 반도체장치.
  16. 제1항에 있어서, 다이본딩부를 구성하는 다이본딩제의 열팽창율이 밀봉수지층의 열팽창율의 ±50%의 범위에 존재하는 것을 특징으로 한 반도체장치.
KR1019930020105A 1992-09-29 1993-09-28 수지밀봉형 반도체장치 KR970008355B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26004192 1992-09-29
JP92-260041 1992-09-29
JP26133992 1992-09-30
JP92-261339 1992-09-30

Publications (2)

Publication Number Publication Date
KR940008059A KR940008059A (ko) 1994-04-28
KR970008355B1 true KR970008355B1 (ko) 1997-05-23

Family

ID=26544415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020105A KR970008355B1 (ko) 1992-09-29 1993-09-28 수지밀봉형 반도체장치

Country Status (2)

Country Link
US (1) US5536970A (ko)
KR (1) KR970008355B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088280A (ja) * 1994-06-22 1996-01-12 Omron Corp 電子部品及びその製造方法
US6852814B2 (en) * 1994-09-02 2005-02-08 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US6960636B2 (en) 1994-09-02 2005-11-01 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US7645899B1 (en) 1994-09-02 2010-01-12 Henkel Corporation Vinyl compounds
US6107690A (en) * 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
US20030055121A1 (en) * 1996-09-10 2003-03-20 Dershem Stephen M. Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5904500A (en) * 1996-10-03 1999-05-18 The Dexter Corporation Method for the preparation of lead-on-chip assemblies
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
EP0954879A1 (de) * 1997-01-22 1999-11-10 Siemens Aktiengesellschaft Elektronisches bauelement
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
TW413912B (en) * 1998-04-28 2000-12-01 Lucent Technologies Inc Process for controlling resin bleeding in integrated circuit packaging
US6291894B1 (en) * 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
DE10058593A1 (de) * 2000-11-25 2002-06-06 Bosch Gmbh Robert Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
JP3785047B2 (ja) * 2001-02-14 2006-06-14 株式会社巴川製紙所 半導体装置用接着剤組成物および接着シート
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
JP3607655B2 (ja) * 2001-09-26 2005-01-05 株式会社東芝 マウント材、半導体装置及び半導体装置の製造方法
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
US7427813B1 (en) * 2003-11-20 2008-09-23 Altera Corporation Structure, material, and design for assembling a low-K Si die to achieve an industrial grade reliability wire bonding package
KR100608330B1 (ko) * 2004-04-22 2006-08-08 매그나칩 반도체 유한회사 반도체 칩 패키지의 제조 방법
US7256482B2 (en) * 2004-08-12 2007-08-14 Texas Instruments Incorporated Integrated circuit chip packaging assembly
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
EP1861879A4 (en) * 2005-03-25 2011-04-20 Fujifilm Corp SEMICONDUCTOR IMAGING ELEMENT AND MANUFACTURING METHOD THEREFOR
SG160331A1 (en) * 2005-03-25 2010-04-29 Sumitomo Bakelite Co Semiconductor device, resin composition for buffer coating, resin composition for die bonding, and resin composition for encapsulating
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7422707B2 (en) * 2007-01-10 2008-09-09 National Starch And Chemical Investment Holding Corporation Highly conductive composition for wafer coating
US7892894B2 (en) * 2007-09-20 2011-02-22 Stats Chippac Ltd. Method of manufacturing integrated circuit package system with warp-free chip
US8105880B2 (en) * 2007-12-05 2012-01-31 Analog Devices, Inc. Method for attaching a semiconductor die to a leadframe, and a semiconductor device
KR101923189B1 (ko) * 2011-08-11 2018-11-28 엘지이노텍 주식회사 발광소자 어레이
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP6150718B2 (ja) * 2013-12-10 2017-06-21 三菱電機株式会社 半導体装置およびその製造方法
JP5983590B2 (ja) * 2013-12-13 2016-08-31 株式会社デンソー 硬化性樹脂組成物、封止材、及びこれを用いた電子デバイス製品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365655A (ja) * 1986-09-05 1988-03-24 Nec Corp 樹脂封止型半導体装置
JP2539432B2 (ja) * 1987-05-27 1996-10-02 株式会社日立製作所 樹脂封止型半導体装置
JP2531963B2 (ja) * 1987-12-03 1996-09-04 新光電気工業株式会社 半導体装置
JPH01205454A (ja) * 1988-02-10 1989-08-17 Matsushita Electron Corp リードフレーム
US5049976A (en) * 1989-01-10 1991-09-17 National Semiconductor Corporation Stress reduction package and process
JPH02308557A (ja) * 1989-05-24 1990-12-21 Hitachi Ltd 樹脂封止型半導体装置
JPH0322465A (ja) * 1989-06-20 1991-01-30 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JPH0344040A (ja) * 1989-07-12 1991-02-25 Hitachi Ltd 半導体装置及びその製造方法
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
JPH03256352A (ja) * 1990-03-06 1991-11-15 Nec Corp 半導体装置
JPH03257854A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape

Also Published As

Publication number Publication date
KR940008059A (ko) 1994-04-28
US5536970A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
KR970008355B1 (ko) 수지밀봉형 반도체장치
KR100366009B1 (ko) 반도체 장치 및 그 제조 방법과, 다이본딩재
EP0605112B1 (en) Use of an insulating adhesive tape, lead frame and semiconductor device employing the tape
JP2916898B2 (ja) 二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法
US6046072A (en) Process for fabricating a crack resistant resin encapsulated semiconductor chip package
JP3605651B2 (ja) 半導体装置の製造方法
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
EP0400566A2 (en) Adhesive tapes and semiconductor devices
WO2007010902A1 (ja) 半導体用熱可塑性樹脂組成物、これを用いた接着フィルム、リードフレーム、半導体装置および半導体装置の製造方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JPH06236899A (ja) 樹脂封止型半導体装置
US6717242B2 (en) Semiconductor device and process for fabrication thereof
JPH0964244A (ja) 半導体装置およびその製造方法
JP3347228B2 (ja) 半導体装置
JPH0322465A (ja) 樹脂封止型半導体装置
JP3536640B2 (ja) 接着フィルム、その製造法、接着フィルム付き支持部材及び半導体装置
JP2000239355A (ja) エポキシ樹脂組成物及び半導体装置
JPH08302299A (ja) 転写用シートおよびそれを用いた半導体装置の製法
JP2712548B2 (ja) 表面実装型樹脂封止半導体装置
KR960008916B1 (ko) 접착성 테이프
JP3023994B2 (ja) 半導体装置及びその製造法
KR960011161B1 (ko) 반도체 장치
KR100268989B1 (ko) 이중 봉지부를 갖는 히트싱크 내장형 반도체 패키지 및 그 제조 방법
Tanigawa et al. The resin molded chip size package (MCSP)
JPS62285429A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee