JP3598255B2 - 半導体装置のベーク方法 - Google Patents
半導体装置のベーク方法 Download PDFInfo
- Publication number
- JP3598255B2 JP3598255B2 JP2000075914A JP2000075914A JP3598255B2 JP 3598255 B2 JP3598255 B2 JP 3598255B2 JP 2000075914 A JP2000075914 A JP 2000075914A JP 2000075914 A JP2000075914 A JP 2000075914A JP 3598255 B2 JP3598255 B2 JP 3598255B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- package
- baking
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【発明の属する技術分野】
本発明は、半導体素子と樹脂封止パッケージとを有する半導体装置のベーク方法に関する。
【0002】
【従来の技術】
トランジスタ、IC(Integrated circuit)、LSI(Large scale Integrated circuit)の半導体素子は、セラミックパッケージやプラスティックパッケージ等に封止されている。特にプラスティックパッケージは、コストや生産性が優れているため、特別な仕様を除き、主流になっている。
【0003】
図2はTSOP(Thin Small Outline Package)型等のプラスティックパッケージを有する半導体装置の概略断面図である。この図2に示す半導体装置100のアセンブリプロセスは以下のようにして行われる。
【0004】
まず、有機溶剤を含むダイボンドぺーストを42アロイのフレーム101上に塗布して、半導体チップ102をフレーム101にダイボンドする。
【0005】
次に、N2雰囲気で半導体チップ102およびフレーム101に対してオーブンで加熱処理を行った後、ワイヤーボンディングを行い、半導体チップ102とリード端子103,103とをAu線106,106で接続する。
【0006】
次に、樹脂封止を行う前に、フレーム101とプラスティックパッケージ105との密着性を確保するため、フレーム101において半導体チップ102と反対側の面にPIQ(ポリイミド系樹脂)膜104を形成した後、加熱処理を行うことによりPIQ膜104を硬化させる。
【0007】
次に、上記PIQ膜104の加熱処理の終了後、モールドプレスにてTSOP型のパッケージ105の成型を行って、N2雰囲気にて加熱処理を行う。
【0008】
次に、上記リード端子103,103を成型し、そのリード端子103,103にメッキ処理を施した後、ベーク処理を行う。
【0009】
従来、半導体装置のベーク方法としては、大気圧のN2雰囲気において半導体装置100に対して150℃で1時間のベーク処理を行って、プラスティックパッケージ105内に吸着された水分、および、プラスティックパッケージ105内の有機成分を除去する方法がある。
【0010】
【発明が解決しようとする課題】
ところで、上記半導体装置のベーク方法では、プラスティックパッケージ105内の有機成分を十分に除去することができない。その結果、上記半導体装置100を回路基板に接続するために、例えば230℃,3分間のリフロー処理(加熱処理)を行うと、図3に示すようにプラスティックパッケージ105に膨れ部105aが生じたり、あるいはプラスティックパッケージ105にクラックが生じるたりする場合があるという問題がある。
【0011】
そこで、本発明は、プラスチックパッケージの変形およびクラックを防止することができる半導体装置のベーク方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置のベーク方法は、半導体素子と樹脂封止パッケージとを有する半導体装置のベーク方法であって、上記半導体素子を樹脂封止した後、上記樹脂封止パッケージを10 -6 torr以下かつ165℃〜175℃の窒素雰囲気で6時間以上ベーク処理することを特徴としている。
【0013】
本発明の半導体装置のベーク方法によれば、上記半導体素子を樹脂封止した後、樹脂封止パッケージに対して10 -6 torr以下かつ165℃〜175℃の窒素雰囲気でベーク処理を6時間以上行うことによって、樹脂封止パッケージ内の水分および有機成分が樹脂封止パッケージ外に排出されやすくなり、樹脂封止パッケージ内の水分および有機成分が十分に除去されることが分った。その結果、上記ベーク処理後の例えばリフロー処理において、樹脂封止パッケージの変形およびクラックを確実に防止することができる。
【0014】
また、上記窒素雰囲気が10 -6 torrを超えると、樹脂封止パッケージ内の水分および有機成分が十分に除去されない。
【0015】
また、上記樹脂封止パッケージを165℃〜175℃の範囲内でベーク処理することによって、樹脂封止パッケージの変形およびクラックを確実に防止することができる。
【0016】
また、上記ベーク処理を165℃未満で行うと、樹脂封止パッケージ内の水分および有機成分が十分に除去されない。
【0017】
また、上記ベーク処理を175℃を越えると、樹脂封止パッケージに損傷を及ぼしてしまう。
【0018】
また、上記樹脂封止パッケージの加熱が6時間未満だと、樹脂封止パッケージ内の水分および有機成分が十分に除去されない。
【0019】
また、一実施形態の発明の半導体装置のベーク方法は、上記樹脂封止パッケージはTSOP型であることを特徴としている。
【0020】
上記一実施形態の発明の半導体装置のベーク方法によれば、上記樹脂封止パッケージはTSOP型であることによって、樹脂封止パッケージの変形およびクラックを効果的に防止することができる。
【0021】
【発明の実施の形態】
以下、本発明の半導体装置のベーク方法を図示の実施の形態により詳細に説明する。
【0022】
図1は本発明の実施の一形態の半導体装置のベーク方法で用いる真空装置の概略構成図である。この真空装置は、図1に示すように、半導体装置10を収容する容器11と、半導体装置10に対してベーク処理を施すための加熱板13と、その加熱板13と半導体装置10との間に介挿される均熱用Alステージ12とを有している。また、図示しないが、上記容器11内を減圧雰囲気にするためにロータリーポンプ,ディフュージョンポンプの2種類の排気装置を用いている。
【0023】
また、上記半導体装置10は、42アロイのフレーム1と、そのフレーム1に載置される半導体素子としての半導体チップ2と、半導体チップ2にAu線6,6で接続されるリード端子3,3と、半導体チップ2を封止する樹脂封止パッケージとしてのプラスティックパッケージ5と、プラスティックパッケージ5とフレーム1との密着性を向上させるためにフレーム1上に形成されたPIQ膜4とを備えている。
【0024】
上記半導体装置10は次のようにして製造されている。
【0025】
(1) まず、有機溶剤を含むダイボンドペーストを、42アロイのフレーム1上に塗付して、半導体チップ2をフレーム1にダイボンドする。なお、上記ダイボンドペーストの成分は、例えば、Agが68〜72%、エポキシ樹脂が18〜22%、2−(2−エトキシエトキシ)アセテートが3〜7%である。
【0026】
(2) 次に、N2雰囲気にて180℃で1時間の加熱処理を行う。このとき、上記半導体チップ2はフレーム1との接着力は満足しているが、ダイボンドペーストの溶媒では、有機成分が十分揮発されていない。
【0027】
(3) 次に、ワイヤーボンディングを行い、半導体チップ2とリード端子3,3とをAu線6,6で接続する。
【0028】
(4) 次に、上記フレーム1において、半導体チップ1と反対側の面上にPIQ膜4を形成する。なお、上記半導体チップ2は、ウェハープロセスにてPIQコートが施されている。また、上記PIQ膜4の成分は、例えば、N−メチル−2−ピロリドン(NMP)が68〜70%、ジイソブチルケトン16〜18%、ポリイミド樹脂が12〜16%である。
【0029】
(5) 次に、N2雰囲気にて100℃で1時間の加熱処理を行った後、さらにN2雰囲気にて260℃で1時間の加熱処理を行う。この加熱処理により、PIQ膜4中の溶剤を揮発させ、脱水重合によりPIQ膜4をイミド化する。このイミド化率は、FTIR(赤外分光法の1つ),KBr法により90%以上であると分っている。また、硬化後のPIQ膜4では水分の吸湿が殆ど無い(吸収率1%,飽和条件40℃/80%,12h以上)。
【0030】
(6) 次に、上記半導体チップ2を封止するために例えば金型温度165℃,荷重100kgfを85秒間という条件で、樹脂封止パッケージとしての例えばTSOP型のプラスティックパッケージ5を成型する。このとき、上記PIQ膜4によって、フレーム1とプラスティックパッケージ5との密着性が確保されている。なお、上記プラスティックパッケージ5の材料としてはエポキシ樹脂を使用する。このエポキシ樹脂の一般特性は、曲げ弾性率が2200±300[kgr/mm2]、曲げ強さが15±3[kgr/mm2]、ガラス転移温度が115±15[℃]、熱膨張係数が1.2±0.3[×10-5/℃]、比重が1.94±0.03、熱時硬度70以上、吸水率0.6[%]以下である。
【0031】
(7) 次に、N2雰囲気にてプラスティックパッケージ5を180℃で1時間のベーク処理を行った後、リード端子3,3をカットおよび成型し、リード端子3,3にメッキを施す。
【0032】
このとき、上記プラスティックパッケージ5の吸湿特性は、85℃,85%の条件下の特殊な状態における吸湿率0.3%/400hを除いて、吸湿率0.1%以下/400hである。このように、上記プラスティックパッケージ5の吸湿率が0.1%以下/400hである場合、プラスティックパッケージ5の排湿は、N2雰囲気にて150℃のベーク処理を10時間行うことで完了する。しかし、N2雰囲気における150℃のベーク処理を10時間行った後に、例えば230℃,3分間のリフロー処理を行うと、プラスティックパッケージ5において、図3に示す従来例のような膨れ部またはクラックが生じる。このプラスティックパッケージ5の膨れ部に対して200℃,3分間の加熱を行って、その膨れ部から発生するガスをガスクロ分析すると、ジエチレングリコールモノエチルエーテル,ジエチレングリコールモアセテイトおよびN−メチル−2−ピロリドンが検出された。したがって、上記プラスティックパッケージ5内には、ダイボンディングペーストの有機成分と、PIQ膜4の有機成分とが残留していることが分る。さらに、上記プラスティックパッケージ5の膨らみ部から発生するガスの質量分析を行った結果、プラスティックパッケージ5の膨れ容積とガス発生量とがほぼ一致した。したがって、上記プラスティックパッケージ5のリフロー処理において、プラスティックパッケージ5内の有機成分の気化によりプラスティックパッケージ5に膨れ部やクラックが発生していることが確認できた。
【0033】
そこで、上記べ−ク処理を170℃で行って、プラスティックパッケージ5から外部への有機成分の放出をガスクロ分析で検出したが、膨れ部が発生する程のガス放出は確認できなかった。しかし、上記プラスティックパッケージ5内のPIQ膜4のイミド化率が150℃,10時間では進行なく、170℃,10時間ではイミド化率の進行が確認できた。したがって、170℃においてもプラスティックパッケージ5内に、PIQ膜4に残留中の溶剤が気化しているが、プラスティックパッケージ5から外部への放出はされていないと推測される。
【0034】
そこで、上記PIQ膜4に残留中の溶剤を外部に排出するためにベーク処理を減圧雰囲気にて行い、その結果を次の表1,表2に示している。なお、サンプルとしては、べーク処理を施しても235℃,30秒のリフロー処理で膨れ部やクラックが発生するプラスティックパッケージを使用している。また、上記サンプルを表1、表2に示す条件にて処理した後、排出効果確認のため、85℃,85%,12時間の加湿処理してから、235℃,30秒のリフロー処浬を行った後、サンプルの表面の状態を判定し、その判定に500金属顕微鏡を使用する。
【0035】
【表1】
【0036】
【表2】
【0037】
表1に示すように、170℃のベーク処理において、真空度が10-2,10-4の雰囲気で2時間または3時間の加熱を行うと、その後のリフロー処理でプラスティックパッケージ5に膨れ部やクラックが生じる一方、真空度が10-6の雰囲気で3時間の加熱を行うと、その後のリフロー処理でプラスティックパッケージ5に膨れ部やクラックの生じない。したがって、上記ベーク処理の真空度は10-6以下にするのが好ましいと分った。
【0038】
また、表2に示すように、真空度が10-6の雰囲気のベーク処理において、150℃の加熱を6時間および170℃の加熱を3時間行うと、その後のリフロー処理でプラスティックパッケージ5に膨れ部やクラックが生じ、170℃の加熱を6時間行うと、その後のリフロー処理でプラスティックパッケージ5に膨れ部やクラックが生じない。したがって、上記ベーク処理の加熱時間は6時間以上にするのが好ましいと分った。
【0039】
したがって、図1に示すように、上記容器11内を真空度10-6torr以下のN2雰囲気にし、かつ、加熱板13を用いて半導体装置10を165℃〜175℃の範囲で6時間以上加熱することによって、その後のリフロー処理でプラスティックパッケージ5に膨れ部やクラックが生じるのを防止できることが分った。
【0040】
また、真空度10-6torr以下のN2雰囲気において半導体装置10を165℃〜175℃の範囲で6時間以上加熱することによって、揮発性の有機成分によるプラスティックパッケージ5内のストレスが減少して、チップクラック、ワイヤー(Au線8)の断線、フレーム1とプラスティックパッケージ5との密着性の低下等の問題を防ぐ効果があると推測される。
【0041】
また、上記半導体装置を175℃を超える温度でベーク処理すると、プラスティックパッケージ5の耐熱温度を越える温度になるため、プラスティックパッケージ5にダメージが生じる。
【0042】
上記実施の形態では、プラスティックパッケージ5はTSOP型であったが、例えばTQFP型でもよい。
【0043】
なお、上記PIQ膜4とプラスティックパッケージ5との接着性の関係、および、フレーム1とプラスティックパッケージ5との接着性の関係を、任意の接着力試験機で評価した結果を下記の(i)〜(iii)に示す。この(i)〜(iii)がパッケージの膨れ部の発生の原因究明に大きく寄与している。
(i) PIQ膜4のイミド化率が85〜95%の範囲内であれば、プラスティックパッケージ5とPIQ膜4との接着性に問題がない。
(ii) プラスティックパッケージ5の成型後の175℃,5時間のべーク処理によって、プラスティックパッケージ5とPIQ膜4との接着力、および、プラスティックパッケージ5とフレーム1との接着力が増大する。
(iii) プラスティックパッケージ5とフレーム1では、PIQ膜4がないと175℃,5時間のベーク処理を行っても、PIQ膜4がある場合に比べて接着力が低い。
【0044】
【発明の効果】
以上より明らかなように、本発明の半導体装置のベーク方法は、半導体素子を樹脂封止した後、樹脂封止パッケージを減圧雰囲気でベーク処理を行うことによって、樹脂封止パッケージ内の水分および有機成分が樹脂封止パッケージ外に排出されやすくなり、樹脂封止パッケージ内の水分および有機成分が十分に除去されることが分った。その結果、上記ベーク処理後の例えばリフロー処理において、樹脂封止パッケージの変形およびクラックを防止することができる。
【0045】
また、上記減圧雰囲気を10-6torr以下の範囲にするから、樹脂封止パッケージの変形およびクラックを確実に防止することができる。
【0046】
また、上記樹脂封止パッケージを165℃〜175℃の範囲内で加熱するから、樹脂封止パッケージの変形およびクラックを確実に防止することができる。
【0047】
また、上記樹脂封止パッケージを6時間以上加熱することによって、樹脂封止パッケージの変形およびクラックを確実に防止することができる。
【0048】
一実施形態の発明の半導体装置のベーク方法は、上記樹脂封止パッケージがTSOP型であるから、樹脂封止パッケージの変形およびクラックを効果的に防止することができる。
【図面の簡単な説明】
【図1】図1は本発明の実施の一形態の半導体装置のベーク方法で用いる真空装置の要部の概略構成図である。
【図2】図2は従来の半導体装置のベーク方法で処理する半導体装置の概略断面図である。
【図3】図3は上記従来の半導体装置のリフロー処理後における概略断面図である。
【符号の説明】
2 半導体チップ
5 プラスティックパッケージ
Claims (2)
- 半導体素子と樹脂封止パッケージとを有する半導体装置のベーク方法であって、
上記半導体素子を樹脂封止した後、上記樹脂封止パッケージを10 -6 torr以下かつ165℃〜175℃の窒素雰囲気で6時間以上ベーク処理することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置のベーク方法において、
上記樹脂封止パッケージはTSOP型であることを特徴とする半導体装置のベーク方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075914A JP3598255B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置のベーク方法 |
US09/804,467 US6537859B2 (en) | 2000-03-17 | 2001-03-13 | Semiconductor device baking method |
TW090105890A TW507279B (en) | 2000-03-17 | 2001-03-14 | Semiconductor device baking method |
EP01302315A EP1134800B1 (en) | 2000-03-17 | 2001-03-14 | Semiconductor device baking method |
DE60135053T DE60135053D1 (de) | 2000-03-17 | 2001-03-14 | Heizverfahren für Halbleiteranordnungen |
KR10-2001-0013874A KR100467934B1 (ko) | 2000-03-17 | 2001-03-17 | 반도체장치의 베이킹방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075914A JP3598255B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置のベーク方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267346A JP2001267346A (ja) | 2001-09-28 |
JP3598255B2 true JP3598255B2 (ja) | 2004-12-08 |
Family
ID=18593729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000075914A Expired - Fee Related JP3598255B2 (ja) | 2000-03-17 | 2000-03-17 | 半導体装置のベーク方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6537859B2 (ja) |
EP (1) | EP1134800B1 (ja) |
JP (1) | JP3598255B2 (ja) |
KR (1) | KR100467934B1 (ja) |
DE (1) | DE60135053D1 (ja) |
TW (1) | TW507279B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040212080A1 (en) * | 2003-04-22 | 2004-10-28 | Kai-Chi Chen | [chip package structure and process for fabricating the same] |
JP2007027623A (ja) * | 2005-07-21 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 基板吸着水分の除去方法 |
EP2159983A1 (en) * | 2008-08-26 | 2010-03-03 | BRITISH TELECOMMUNICATIONS public limited company | Content distribution network |
US8796075B2 (en) | 2011-01-11 | 2014-08-05 | Nordson Corporation | Methods for vacuum assisted underfilling |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4346449A (en) * | 1976-09-16 | 1982-08-24 | Energy Conversion Devices, Inc. | Data storage and retrieval system |
US4951400A (en) * | 1988-12-27 | 1990-08-28 | Ncr Corporation | Method for processing plastic packaged electronic devices |
JPH04206857A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH04354142A (ja) * | 1991-05-31 | 1992-12-08 | Hitachi Cable Ltd | 半導体の樹脂封止方法 |
US5825549A (en) * | 1993-01-29 | 1998-10-20 | Olympus Optical Co., Ltd. | Optical thin film for optical element |
JPH07122683A (ja) * | 1993-10-25 | 1995-05-12 | Sumitomo Bakelite Co Ltd | 半導体封止用エポキシ樹脂組成物 |
JP3266815B2 (ja) * | 1996-11-26 | 2002-03-18 | シャープ株式会社 | 半導体集積回路装置の製造方法 |
SG63803A1 (en) * | 1997-01-23 | 1999-03-30 | Toray Industries | Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device |
TW562819B (en) * | 1997-10-03 | 2003-11-21 | Hitachi Chemical Co Ltd | Encapsulating material and LOC structure semiconductor device using the same |
KR100299384B1 (ko) * | 1998-12-16 | 2001-10-29 | 박종섭 | 볼 그리드 어레이 패키지 |
KR100368661B1 (ko) * | 2000-03-08 | 2003-01-24 | 하아나반도체장비 주식회사 | 반도체 소자의 봉합재료 진공 경화장치 |
-
2000
- 2000-03-17 JP JP2000075914A patent/JP3598255B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-13 US US09/804,467 patent/US6537859B2/en not_active Expired - Fee Related
- 2001-03-14 DE DE60135053T patent/DE60135053D1/de not_active Expired - Lifetime
- 2001-03-14 TW TW090105890A patent/TW507279B/zh active
- 2001-03-14 EP EP01302315A patent/EP1134800B1/en not_active Expired - Lifetime
- 2001-03-17 KR KR10-2001-0013874A patent/KR100467934B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1134800B1 (en) | 2008-07-30 |
TW507279B (en) | 2002-10-21 |
KR100467934B1 (ko) | 2005-01-24 |
KR20010090495A (ko) | 2001-10-18 |
EP1134800A3 (en) | 2003-09-10 |
US20010034079A1 (en) | 2001-10-25 |
EP1134800A2 (en) | 2001-09-19 |
DE60135053D1 (de) | 2008-09-11 |
US6537859B2 (en) | 2003-03-25 |
JP2001267346A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5756380A (en) | Method for making a moisture resistant semiconductor device having an organic substrate | |
JP2530056B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
EP1675172A1 (en) | Coating for enhancing adhesion of molding compound to semiconductor devices | |
US8642395B2 (en) | Method of making chip-on-lead package | |
JP3598255B2 (ja) | 半導体装置のベーク方法 | |
JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
US20060049499A1 (en) | Semiconductor device and its manufacturing method | |
JP3305842B2 (ja) | 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品 | |
Adachi et al. | New mode crack of LSI package in the solder reflow process | |
JP3531580B2 (ja) | ボンディング方法 | |
US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
JPH05152362A (ja) | 半導体装置の製法 | |
JP2000228413A (ja) | 半導体パッケージの製造方法 | |
JP4206410B2 (ja) | 半導体装置の製造方法 | |
JP3918303B2 (ja) | 半導体パッケージ | |
JP3928713B2 (ja) | 半導体装置の製造方法 | |
JPH03235360A (ja) | 樹脂封止型半導体装置 | |
JPH05152378A (ja) | テープキヤリアパツケージ | |
KR20070120376A (ko) | 칩 스케일 패키지 제조 방법 | |
JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
Oota | Study of molding compound for BGA [package] | |
JPH0745960Y2 (ja) | 樹脂封止型半導体装置 | |
JPH02106954A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |