JPH04206857A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH04206857A JPH04206857A JP2337462A JP33746290A JPH04206857A JP H04206857 A JPH04206857 A JP H04206857A JP 2337462 A JP2337462 A JP 2337462A JP 33746290 A JP33746290 A JP 33746290A JP H04206857 A JPH04206857 A JP H04206857A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- resin
- semiconductor device
- post
- deterioration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 238000007789 sealing Methods 0.000 claims abstract description 24
- 238000013036 cure process Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000011417 postcuring Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000000704 physical effect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000004042 decolorization Methods 0.000 description 4
- 238000002845 discoloration Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止型半導体装置のポストキユアに関す
るものである。
るものである。
第2図は従来の樹脂封止型半導体装置の断面図で、図に
おいて、(1)は半導体素子、(2]は半導体素子(1
)を載置固定するアイランド、(3)はリード、(4)
は半導体素子(1)とリード(3)を電気的に接続する
ツイヤ、(5)は封止樹脂、(6)は封止樹脂(5)が
酸化劣化によ)変色した変質層である。
おいて、(1)は半導体素子、(2]は半導体素子(1
)を載置固定するアイランド、(3)はリード、(4)
は半導体素子(1)とリード(3)を電気的に接続する
ツイヤ、(5)は封止樹脂、(6)は封止樹脂(5)が
酸化劣化によ)変色した変質層である。
次vciVJ作について説明する。アイランド(2)上
に半導体素子(1)を搭載し、ワイヤ(4)によシ半導
体素子(1)とリード(3)を′電気的に接続した半導
体装置は、封止樹脂(5)により成形、封止、絶縁はれ
る。この成形は通常低圧トランスファー法にて、180
℃前後の温度下でなされる。更に成形完了後、封止樹脂
(5)の化学反応を完結させて最終的に必要な物性値を
得るために、180’c前後の大気雰囲気における5〜
15時間程時間水ストキュアを実施する。
に半導体素子(1)を搭載し、ワイヤ(4)によシ半導
体素子(1)とリード(3)を′電気的に接続した半導
体装置は、封止樹脂(5)により成形、封止、絶縁はれ
る。この成形は通常低圧トランスファー法にて、180
℃前後の温度下でなされる。更に成形完了後、封止樹脂
(5)の化学反応を完結させて最終的に必要な物性値を
得るために、180’c前後の大気雰囲気における5〜
15時間程時間水ストキュアを実施する。
このポストキユアにおいて、封止樹脂(5)が酸化劣化
により変色し変質NJ(6)が発生する。
により変色し変質NJ(6)が発生する。
従来の樹脂封止型半導体装置は以上のように構成されて
いだので、180°C,5〜10時間のポストキユア時
に封止樹脂の表面層が酸化劣化し、封止樹脂の表面の脱
色1色むらなどが発生する場合があるという問題点があ
った。
いだので、180°C,5〜10時間のポストキユア時
に封止樹脂の表面層が酸化劣化し、封止樹脂の表面の脱
色1色むらなどが発生する場合があるという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、ポストキユア炉内の酸巣旋度を制御して封止
樹脂の熱酸化劣化による封止樹脂の表面の脱色5色むら
を改善することによって良好な外観の樹脂封止型半導体
装置を得ることを目的とする。
たもので、ポストキユア炉内の酸巣旋度を制御して封止
樹脂の熱酸化劣化による封止樹脂の表面の脱色5色むら
を改善することによって良好な外観の樹脂封止型半導体
装置を得ることを目的とする。
「課題を解決するための手段〕
この発明に係る樹脂制止型半導体装置は、ポストキユア
炉内の圧力を200 Torr以下の減圧下でポストキ
ュアしたものである。
炉内の圧力を200 Torr以下の減圧下でポストキ
ュアしたものである。
この発明におけるポストキユア炉内の02ハ、封止樹脂
はボヌトキュア時VC環境雰囲気の02により熱酸化劣
化脱色、変色するが、大気圧では20%の02濃度を減
圧して02漆度を低下させることにより、封止樹脂の熱
酸化劣化を抑制し、脱色、変色を減少させる。
はボヌトキュア時VC環境雰囲気の02により熱酸化劣
化脱色、変色するが、大気圧では20%の02濃度を減
圧して02漆度を低下させることにより、封止樹脂の熱
酸化劣化を抑制し、脱色、変色を減少させる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、(1)は半導体素子、(2)は半導体素子
(1)を搭載固定するアイランド、(3)はリード、(
4)は半導体素子(1)とリード(3)を電気的に接続
するワイヤ、(5)は封止樹脂である。
図において、(1)は半導体素子、(2)は半導体素子
(1)を搭載固定するアイランド、(3)はリード、(
4)は半導体素子(1)とリード(3)を電気的に接続
するワイヤ、(5)は封止樹脂である。
次に動作について説明する。アイランド(2)上に半導
体素子(1)を搭載し、ワイヤ(4)により半導体素子
(1)とリード(3)を電気的に接続した半導体装置は
、封止樹脂(5)により成形、封止、絶縁される。この
成形は通常、低圧トランスファー法にて180’c前後
の温度下でなされる。更に成形完了後、封止樹脂(5)
の化学反応を完結はせて最終的に必要な物性値を得るた
めに、180℃前後で200 Torr以下の減圧下で
5〜15時間程時間水ストキュアを実施する。
体素子(1)を搭載し、ワイヤ(4)により半導体素子
(1)とリード(3)を電気的に接続した半導体装置は
、封止樹脂(5)により成形、封止、絶縁される。この
成形は通常、低圧トランスファー法にて180’c前後
の温度下でなされる。更に成形完了後、封止樹脂(5)
の化学反応を完結はせて最終的に必要な物性値を得るた
めに、180℃前後で200 Torr以下の減圧下で
5〜15時間程時間水ストキュアを実施する。
これによって02濃度が低いだめ、封止樹脂(5)の熱
による酸化劣化が抑制され樹脂の変質層はほとんど発生
しなくなる○ 〔発明の効果〕 以上のようにこの発明によれば、ポストキュア雰囲気を
減圧にしたので、封止樹脂の表面層の熱による酸化劣化
を抑止できるため、変色8色むらの少ない良好な外観の
樹脂封止型半導体装置が得られるという効果がある。
による酸化劣化が抑制され樹脂の変質層はほとんど発生
しなくなる○ 〔発明の効果〕 以上のようにこの発明によれば、ポストキュア雰囲気を
減圧にしたので、封止樹脂の表面層の熱による酸化劣化
を抑止できるため、変色8色むらの少ない良好な外観の
樹脂封止型半導体装置が得られるという効果がある。
第1図はこの発明の一実施例である樹脂制止型半導体装
置の断面図、第2図は従来の樹脂封止型半導体装置の断
面図である。 図において、(1)は半導体素子、(2)はアイランド
、(3)はリード、(4)はワイヤ、(5)は封止樹脂
金示す。 なお、図中、同一符号は同一、又は相当部分を示す。
置の断面図、第2図は従来の樹脂封止型半導体装置の断
面図である。 図において、(1)は半導体素子、(2)はアイランド
、(3)はリード、(4)はワイヤ、(5)は封止樹脂
金示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体素子と、この半導体素子を載置固定するアイラン
ド及びリードと前記半導体素子を電気的に接続するワイ
ヤと、これらを封止する樹脂を備え、ポストキユア炉内
の圧力を200Torr以下の減圧下でポストキユアし
たことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2337462A JPH04206857A (ja) | 1990-11-30 | 1990-11-30 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2337462A JPH04206857A (ja) | 1990-11-30 | 1990-11-30 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04206857A true JPH04206857A (ja) | 1992-07-28 |
Family
ID=18308870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2337462A Pending JPH04206857A (ja) | 1990-11-30 | 1990-11-30 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04206857A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1134800A2 (en) * | 2000-03-17 | 2001-09-19 | Sharp Kabushiki Kaisha | Semiconductor device baking method |
-
1990
- 1990-11-30 JP JP2337462A patent/JPH04206857A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1134800A2 (en) * | 2000-03-17 | 2001-09-19 | Sharp Kabushiki Kaisha | Semiconductor device baking method |
EP1134800A3 (en) * | 2000-03-17 | 2003-09-10 | Sharp Kabushiki Kaisha | Semiconductor device baking method |
KR100467934B1 (ko) * | 2000-03-17 | 2005-01-24 | 샤프 가부시키가이샤 | 반도체장치의 베이킹방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0396257A (ja) | 樹脂封止型半導体装置 | |
MY104895A (en) | Method for improving the adhesion of a plastic encapsulant to copper containing leadframes | |
JPS6436038A (en) | Manufacture of semiconductor device | |
KR900002454A (ko) | 반도체장치 및 그 제조방법 | |
US3946427A (en) | Semiconductor device | |
JPH04206857A (ja) | 樹脂封止型半導体装置 | |
JPH04206856A (ja) | 樹脂封止型半導体装置 | |
US3963500A (en) | Semiconductor wafer corrosion protection solution | |
TWI342053B (en) | Thermal process for reducing warpage of package | |
JPS5771137A (en) | Manufacture of semiconductor device | |
JPH1140710A (ja) | 半導体装置 | |
JPH05315475A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JPH06151491A (ja) | 樹脂封止型半導体装置の製造方法及びその製造装置 | |
JPH04313245A (ja) | 半導体装置の製造方法 | |
JPS62113433A (ja) | 樹脂封止形半導体装置の製造方法 | |
US3904784A (en) | Semiconductor wafer corrosion protection and solution therefor | |
JPS59188947A (ja) | 樹脂封止形半導体装置の製造方法 | |
JP2882013B2 (ja) | 封止済リードフレームの加工方法 | |
JPS62226634A (ja) | 半導体素子の製造方法 | |
JP2003174054A (ja) | 半導体装置の製造方法 | |
KR100198313B1 (ko) | 반도체패키지의 리드프레임 제조방법 및 이를 이용한 반도체패키지의 제조방법 | |
JPS60113930A (ja) | 半導体装置の樹脂封止成形方法 | |
JPS5833848A (ja) | 半導体装置 | |
JPS57177538A (en) | Manufacturing method for semiconductor device | |
JPS6435921A (en) | Manufacture of semiconductor device |