JPH1140710A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1140710A
JPH1140710A JP19569797A JP19569797A JPH1140710A JP H1140710 A JPH1140710 A JP H1140710A JP 19569797 A JP19569797 A JP 19569797A JP 19569797 A JP19569797 A JP 19569797A JP H1140710 A JPH1140710 A JP H1140710A
Authority
JP
Japan
Prior art keywords
resin
sealing resin
protective layer
flexible
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19569797A
Other languages
English (en)
Other versions
JP3835895B2 (ja
Inventor
Hiroyuki Yamakawa
裕之 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP19569797A priority Critical patent/JP3835895B2/ja
Publication of JPH1140710A publication Critical patent/JPH1140710A/ja
Application granted granted Critical
Publication of JP3835895B2 publication Critical patent/JP3835895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 生産性が低下することなく、厳しい使用条件
下においても、製品としての高い信頼性を維持すること
ができる半導体装置を提供する。 【解決手段】 半導体装置11において、封止樹脂19
の端部19aと絶縁保護層17との間に、封止樹脂19
と絶縁保護層17に比べて柔軟性を有する柔軟性硬化樹
脂18を設けた。温度変化が大きい条件下で使用した場
合であっても、封止樹脂19と柔軟性硬化樹脂18との
間および柔軟性硬化樹脂18と絶縁保護層17との間
に、それらの線膨張率の差に起因して発生した応力は小
さいものであるので、封止樹脂19と絶縁保護層17と
の間に発生した応力を緩和することができ、封止樹脂1
9が剥離することを防止することができる。この場合、
封止樹脂19の材料としては、高価で、入手し難い特殊
な材料を使用する必要はない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板上に半導
体素子が搭載され、その半導体素子を囲繞するように絶
縁保護層が設けられ、その半導体素子が封止樹脂によっ
て封止されてなる半導体装置に関する。
【0002】
【従来の技術】この種の半導体装置の従来構成を図5に
示している。半導体装置1の回路基板2上には、導体パ
ターン3が形成され、この導体パターン3のボンディン
グワイヤ接続部3aを除いた部分は、絶縁保護層4によ
り被覆され、絶縁保護されている。また、上記回路基板
2上には、半導体素子5が接着剤6によって接着されて
実装されており、この半導体素子5は、上記導体パター
ン3のボンディングワイヤ接続部3aにボンディングワ
イヤ7を介して電気的に接続されている。
【0003】そして、これら半導体素子5全体は、封止
樹脂8によって封止され、これによって、半導体素子
5、ボンディングワイヤ7、導体パターン3のボンディ
ングワイヤ接続部3a、半導体素子5とボンディングワ
イヤ7との接続部分、導体パターン3とボンディングワ
イヤ7との接続部分は、電気的ならびに機械的に保護さ
れている。この場合、上記封止樹脂8としては、例えば
エポキシ樹脂が採用されており、そのエポキシ樹脂の材
料としては、安価で、入手し易いという理由から、ビス
フェノールAとMeTHPA(メチルテトラヒドロ無水
フタル酸)とが採用されている。
【0004】ところで、近年、このような半導体装置1
は、例えば車載用エンジン制御装置の構成部品として使
用されるようになってきており、その場合には、熱や振
動による厳しい使用条件に耐え得ることが要求されてい
る。このため、そのような要求に応えるために、上記回
路基板2としては、耐熱性に優れ、また、耐振動性の観
点から比較的硬度が大きいセラミックス基板が採用さ
れ、絶縁保護層4としては、ガラスが採用されている。
【0005】しかしながら、上述したような、回路基板
2としてセラミックス基板が採用され、絶縁保護層4と
してガラスが採用され、封止樹脂8として上述した材料
からなるエポキシ樹脂が採用されたものにおいては、次
のような問題点があった。すなわち、ガラスと封止後に
硬化したエポキシ樹脂との線膨張率は異なり、また、ガ
ラスならびに硬化したエポキシ樹脂の双方は比較的大き
な硬度を有しているため、温度変化が大きい使用条件下
では、ガラスと硬化したエポキシ樹脂との間に、線膨張
率の差に起因して応力が発生するようになり、その発生
した応力は、緩和され難いものである。
【0006】このため、熱や振動による厳しい使用条件
下、特に、温度変化が大きい使用条件下では、発生した
応力によって、エポキシ樹脂が剥離してしまい、製品と
しての信頼性が低下することになる。
【0007】
【発明が解決しようとする課題】そこで、上述した問題
点を解決するために、特開平5−3218号公報に開示
されているものがある。このものは、エポキシ樹脂の材
料として、ジアミノシロキサンおよびマレイン酸から誘
導されるビスマレイミドと、1,2−ポリブタジエンを
エポキシ化して得られるエポキシ化物とを採用すること
によって、応力を小さくし、それによって、エポキシ樹
脂が剥離することを防止し、製品としての信頼性が低下
することを防止している。
【0008】しかしながら、上述した特開平5−321
8号公報に開示されているものにおいては、エポキシ樹
脂を生成するために使用する材料、具体的には、ジアミ
ノシロキサンは、高価で、入手し難いので、そのため、
生産性が低下してしまうという問題点があった。
【0009】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、回路基板上に半導体素子が搭載さ
れ、その半導体素子を囲繞するように絶縁保護層が設け
られ、その半導体素子が封止樹脂によって封止されてな
るものにおいて、生産性が低下することなく、厳しい使
用条件下においても、製品としての高い信頼性を維持す
ることができる半導体装置を提供することにある。
【0010】
【課題を解決するための手段】請求項1の発明によれ
ば、封止樹脂の端部は、全体にわたって硬化した柔軟性
硬化樹脂上となるように設けられ、つまり、封止樹脂の
端部と絶縁保護層との間には、硬化した柔軟性硬化樹脂
が介在することになる。この場合、その柔軟性硬化樹脂
は、硬化した封止樹脂および絶縁保護層に比べて柔軟性
を有しているので、封止樹脂と柔軟性硬化樹脂との間
に、それらの線膨張率の差に起因して発生する応力は小
さく、柔軟性硬化樹脂と絶縁保護層との間に、それらの
線膨張率の差に起因して発生する応力も小さいものであ
る。これによって、封止樹脂と絶縁保護層との間に発生
する応力を緩和することができるので、封止樹脂が剥離
することを防止でき、製品としての高い信頼性を維持す
ることができる。
【0011】この場合、封止樹脂としては、高価で、入
手し難い特殊な材料を使用する必要はなく、安価で、入
手し易い一般的な材料を使用すれば良いので、生産性が
低下することもない。
【0012】請求項2の発明によれば、柔軟性硬化樹脂
を紫外線硬化樹脂から構成したので、柔軟性硬化樹脂を
紫外線によって硬化することができるなど、製造を容易
に行うことができる。
【0013】請求項3の発明によれば、回路基板をセラ
ミックス材料から構成し、絶縁保護層をガラス材料から
構成し、封止樹脂をエポキシ樹脂から構成したので、熱
や振動が激しい条件で使用する装置、例えば車載用エン
ジン制御装置の構成部品として好適なものとすることが
できる。
【0014】
【発明の実施の形態】以下、本発明の一実施例について
図1および図2を参照して説明する。尚、図1は、図2
中、A−A線に沿った縦断側面図を示している。半導体
装置11において、回路基板12は、セラミックス(具
体的には、アルミナ)材料から構成されており、その表
面部(図1中、上面部)には、導体パターン13が例え
ば印刷によって形成されていると共に、半導体素子14
が接着剤15によって接着されて実装されている。そし
て、上記導体パターン13のボンディングワイヤ接続部
13aを除いた部分は、絶縁保護層16により被覆さ
れ、絶縁保護されている。
【0015】この絶縁保護層16は、印刷および焼成に
よって形成されたガラス材料からなっており、図2にも
示すように、上記半導体素子14を囲繞するように、回
路基板12の表面部にあって外周部全体にわたって設け
られている。また、上記半導体素子14は、上記導体パ
ターン13のボンディングワイヤ接続部13aにボンデ
ィングワイヤ17を介して電気的に接続されている。
【0016】また、上記した絶縁保護層16上には、柔
軟性硬化樹脂18が上記半導体素子14を囲繞するよう
に設けられている。この柔軟性硬化樹脂18は、SiO
(シリカ)40wt%の紫外線硬化樹脂からなるもの
で、絶縁保護層16上に印刷されたのちに、紫外線およ
び熱が照射されたことによって硬化され、その厚さ(図
1中、a参照)は約20μm、幅(図1および2中、b
参照)は約5mmとなっている。
【0017】さらに、上記回路基板12上には、半導体
素子14全体を覆うように、封止樹脂19が設けられて
おり、これによって、半導体素子14、ボンディングワ
イヤ17、導体パターン13のボンディングワイヤ接続
部13a、半導体素子14とボンディングワイヤ17と
の接続部分、導体パターン13とボンディングワイヤ1
7との接続部分は、電気的ならびに機械的に保護されて
いる。
【0018】この場合、上記封止樹脂19の端部19a
は、全体にわたって上記柔軟性硬化樹脂18上に位置し
ている。尚、この封止樹脂19は、ビスフェノールAと
MeTHPA(メチルテトラヒドロ無水フタル酸)とを
材料として、周知の製造方法によって製造されたエポキ
シ樹脂からなるもので、SiO60〜70wt%の
ものである。
【0019】さて、上述した絶縁保護層17を構成する
ガラス、封止樹脂19を構成するエポキシ樹脂および柔
軟性硬化樹脂18を構成する紫外線硬化樹脂の各線膨張
率について説明する。ガラス、エポキシ樹脂および紫外
線硬化樹脂の各線膨張率は、それぞれ以下に示すように
なっている。
【0020】 ガラス …5.7ppm/℃ エポキシ樹脂 …15〜25(SiO60〜70w
t%)ppm/℃ 紫外線硬化樹脂…30以上(SiO40wt%)p
pm/℃ ここで、上述した半導体装置11を熱や振動による厳し
い使用条件下、特に、温度変化が大きい使用条件下で使
用した場合を考える。この場合、エポキシ樹脂、紫外線
硬化樹脂およびガラスの線膨張率は、それぞれ異なるの
で、温度変化が大きい場合には、封止樹脂19と柔軟性
硬化樹脂18との間、柔軟性硬化樹脂18と絶縁保護層
17との間に、それぞれ線膨張率の差に起因して応力が
発生するようになる。
【0021】しかしながら、この場合、封止樹脂19の
端部19aと絶縁保護層17との間に設けられた柔軟性
硬化樹脂18は紫外線硬化樹脂からなっており、その紫
外線硬化樹脂は、封止樹脂19を構成するエポキシ樹脂
および絶縁保護層17を構成するガラスに比べて柔軟性
を有しているものである。したがって、封止樹脂19と
柔軟性硬化樹脂18との間に、それらの線膨張率の差に
起因して発生した応力は小さく、柔軟性硬化樹脂18と
絶縁保護層17との間に、それらの線膨張率の差に起因
して発生した応力も小さいものである。これによって、
封止樹脂19と絶縁保護層17との間に発生した応力を
緩和することができるようになる。
【0022】このように本実施例によれば、半導体装置
11において、封止樹脂19の端部19aと絶縁保護層
17との間に、封止樹脂19と絶縁保護層17に比べて
柔軟性を有する柔軟性硬化樹脂18を設けたので、封止
樹脂19と絶縁保護層17との間に発生した応力を緩和
することができる。これによって、封止樹脂19が剥離
することを防止でき、製品として高い信頼性を維持する
ことができる。
【0023】この場合、封止樹脂19を構成するエポキ
シ樹脂としては、高価で、入手し難い特殊な材料を使用
する必要はなく、安価で、入手し易い一般的な材料を使
用すれば良いので、生産性が低下することもない。ま
た、柔軟性硬化樹脂18を紫外線硬化樹脂から構成した
ので、柔軟性硬化樹脂18を紫外線によって硬化するこ
とができるなど、製造を容易に行うことができる。
【0024】特に、回路基板12をセラミックス材料か
ら構成し、絶縁保護層17をガラスから構成し、封止樹
脂19をエポキシ樹脂から構成したので、熱や振動が激
しい使用条件下、特に、温度変化が大きい使用条件下で
使用する装置、例えば車載用エンジン制御装置の構成部
品として好適なものとすることができる。
【0025】さて、発明者らは、このように、封止樹脂
19の端部19aと絶縁保護層17との間に、柔軟性硬
化樹脂18を設けたことによって、製品としての信頼性
がどの程度変化するかを確認するために、冷熱サイクル
試験および高温高湿試験を行った。以下、冷熱サイクル
試験および高温高湿試験による試験結果について、図3
および図4を参照して説明する。尚、試験対象として
は、従来の構成のもの(図3および4中、ガラスとして
示す)、本実施例による構成のもの(図3および4中、
紫外線硬化樹脂として示す)を採用し、また、信頼性の
指標としては、封止樹脂19であるエポキシ樹脂がせん
断によって破壊される強度、すなわち、せん断強度を採
用した。
【0026】まず、図3は、冷熱サイクル試験による試
験結果を示している。この冷熱サイクル試験は、−40
℃で30分、150℃で30分を1サイクルとし、その
サイクルを1,000回繰返す条件で実施した。尚、図
3おいて、縦軸は、せん断強度(N)を示し、横軸は冷
熱サイクルのサイクル数(回数)を示している。
【0027】図3から明らかなように、従来の構成のも
のでは、初期の状態(サイクル回数が0回の状態)か
ら、サイクルの回数が大きくなるにしたがって、せん断
強度の著しい低下が確認されるが、これに対して、本実
施例による構成のものでは、せん断強度の低下が確認さ
れていないことが分かる。すなわち、柔軟性硬化樹脂1
8を設けたことによって、せん断強度の低下が防止さ
れ、高い信頼性を維持できることが分かる。
【0028】次いで、図4は、高温高湿試験による試験
結果を示している。この高温高湿試験は、85℃、相対
湿度85%、500時間の条件で実施した。尚、図4に
おいて、縦軸はせん断強度(N)を示し、横軸は時間
(hr)を示している。図4から明らかなように、従来
の構成のものでは、初期の状態から、時間が経過するに
したがって、せん断強度の著しい低下が確認されるが、
本実施例による構成のものでは、せん断強度の低下が緩
やかであることが確認される。すなわち、柔軟性硬化樹
脂18を設けたことによって、せん断強度の著しい低下
を防止できることが分かる。
【0029】本発明は、上記実施例にのみ限定されるも
のでなく、次のように変形または拡張することができ
る。ボンディングワイヤ17を使用したワイヤボンディ
ングに限らず、フェイスダウンボンディングなどのワイ
ヤレスボンディングとしても良い。柔軟性硬化樹脂18
の厚さや幅は、回路基板12の大きさなどに合わせて、
適宜、変更しても良い。柔軟性硬化樹脂18や封止樹脂
19のSiO含有率は、適宜、変更しても良い。
【図面の簡単な説明】
【図1】本発明の一実施例を示す縦断側面図
【図2】平面図
【図3】冷熱サイクル試験の結果を示す図
【図4】高温高湿試験の結果を示す図
【図5】従来例を示す図1相当図
【符号の説明】
図面中、11は半導体装置、12は回路基板、14は半
導体素子、16は絶縁保護層、18は柔軟性硬化樹脂、
19は封止樹脂である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 回路基板上に半導体素子が搭載され、該
    回路基板上に前記半導体素子を囲繞するように絶縁保護
    層が設けられ、前記半導体素子が封止樹脂によって封止
    されてなる半導体装置において、 前記絶縁保護層上において前記半導体素子を囲繞するよ
    うに、硬化状態で柔軟性を有する柔軟性硬化樹脂を設
    け、前記封止樹脂の端部が全体にわたって前記柔軟性硬
    化樹脂上となるように構成したことを特徴とする半導体
    装置。
  2. 【請求項2】 前記柔軟性硬化樹脂は、紫外線硬化樹脂
    からなることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記回路基板は、セラミックス材料から
    なり、 前記絶縁保護層は、ガラス材料からなり、 前記封止樹脂は、エポキシ樹脂からなることを特徴とす
    る請求項1または2記載の半導体装置。
JP19569797A 1997-07-22 1997-07-22 半導体装置 Expired - Fee Related JP3835895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19569797A JP3835895B2 (ja) 1997-07-22 1997-07-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19569797A JP3835895B2 (ja) 1997-07-22 1997-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH1140710A true JPH1140710A (ja) 1999-02-12
JP3835895B2 JP3835895B2 (ja) 2006-10-18

Family

ID=16345498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19569797A Expired - Fee Related JP3835895B2 (ja) 1997-07-22 1997-07-22 半導体装置

Country Status (1)

Country Link
JP (1) JP3835895B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888259B2 (en) 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit
JP2010219093A (ja) * 2009-03-13 2010-09-30 Aisin Aw Co Ltd 電子回路装置
JP2011142366A (ja) * 2008-10-20 2011-07-21 Denso Corp 電子制御装置
US8358514B2 (en) 2008-10-20 2013-01-22 Denso Corporation Electronic control device
JP2013038315A (ja) * 2011-08-10 2013-02-21 Ajinomoto Co Inc 半導体パッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888259B2 (en) 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit
JP2011142366A (ja) * 2008-10-20 2011-07-21 Denso Corp 電子制御装置
US8358514B2 (en) 2008-10-20 2013-01-22 Denso Corporation Electronic control device
JP2010219093A (ja) * 2009-03-13 2010-09-30 Aisin Aw Co Ltd 電子回路装置
JP2013038315A (ja) * 2011-08-10 2013-02-21 Ajinomoto Co Inc 半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP3835895B2 (ja) 2006-10-18

Similar Documents

Publication Publication Date Title
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
JPH11354680A (ja) プリント配線基板とこれを用いた半導体パッケージ
JP3835895B2 (ja) 半導体装置
JP2003282797A (ja) 半導体装置および半導体モジュールの製造方法
JPH08125071A (ja) 半導体装置
JPH10256304A (ja) 半導体装置の製造方法
JPH09172110A (ja) 半導体装置
JPH08228053A (ja) プリント基板
JPH0745754A (ja) Ic封止樹脂
JP3052899B2 (ja) 半導体装置
EP0670595B1 (en) Resin-sealed semiconductor device
JPH0590448A (ja) 混成集積回路
JP2002373961A (ja) 樹脂封止型電子装置
JPS61230344A (ja) 樹脂封止型半導体装置
JPS6269538A (ja) 樹脂封止半導体装置
JPH05129515A (ja) 半導体装置
JPH0621249Y2 (ja) 電子部品の封止構造
JPH1116929A (ja) 電子部品の製造方法
JPH0590449A (ja) 混成集積回路
JP2001024093A (ja) 半導体装置
JPH05109927A (ja) 混成集積回路及びその製造方法
JP2720864B2 (ja) 樹脂封止形電子部品
JP2006033603A (ja) 弾性表面波装置及びその製造方法
JPS63296250A (ja) 半導体装置
JP2000260899A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040818

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060725

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees