JPH1116929A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPH1116929A
JPH1116929A JP16633597A JP16633597A JPH1116929A JP H1116929 A JPH1116929 A JP H1116929A JP 16633597 A JP16633597 A JP 16633597A JP 16633597 A JP16633597 A JP 16633597A JP H1116929 A JPH1116929 A JP H1116929A
Authority
JP
Japan
Prior art keywords
epoxy resin
resin
linear expansion
fillet angle
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16633597A
Other languages
English (en)
Other versions
JP3656690B2 (ja
Inventor
Hiroyuki Yamakawa
裕之 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP16633597A priority Critical patent/JP3656690B2/ja
Publication of JPH1116929A publication Critical patent/JPH1116929A/ja
Application granted granted Critical
Publication of JP3656690B2 publication Critical patent/JP3656690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 セラミック基板上に配置された電子素子をエ
ポキシ樹脂によって樹脂封止する場合において、エポキ
シ樹脂の耐久性があり、かつエポキシ樹脂の剥離が防げ
るようにする。 【解決手段】 樹脂の線膨張係数αがα≦20(ppm
/℃)であり、かつ樹脂の弾性率Eと線膨張係数αの関
係がEα1.7 ≦1000{(ppm/℃)1.7 GPa}
を満たす樹脂物性を有するエポキシ樹脂6を用いると共
に、フィレット角θがθ≦50°になるように樹脂封止
を行う。すなわち、樹脂の線膨張係数αと弾性率Eの選
択によって耐久性を確保し、さらにフィレット角θの設
定によってセラミック基板1からエポキシ樹脂6が剥離
することを防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック基板上
に配置された電子素子をエポキシ樹脂にて樹脂封入して
形成する電子部品の製造方法に関し、特に半導体素子を
エポキシ樹脂で樹脂封入する半導体封止装置に適用して
好適である。
【0002】
【従来の技術】従来、電子部品として、回路基板上に配
置した半導体素子を樹脂封入したものがある。この電子
部品は、回路基板に形成された電極と半導体素子とをワ
イヤボンディングによって電気的に接続したのちに、樹
脂封入したものであり、様々な用途で用いられている。
【0003】このような電子部品を車載用という厳しい
環境下で適用する場合、耐環境という側面から回路基板
や封止樹脂材料の種類が限定される。このような、耐環
境という側面を考慮して、特開平5−3218号公報に
は、無水マレイン酸とジアミノシロキサンから誘導され
るビスマレイミド及び1,2−ポリブタジエンのエポキ
シ化物を必須条件とする熱硬化樹脂組成物を封止材料と
して用いることによって、封止材料の耐久性を向上させ
るということが提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、上記公
報に示されるような封止材料は入手困難であり、またコ
スト高であるということから、封止材料として一般的に
用いられるエポキシ樹脂を用いて厳しい環境においても
耐え得るようにすることが望まれる。また、耐熱性とい
う観点から回路基板としてセラミック基板を用いた場
合、セラミック基板とエポキシ樹脂は線膨張率に差があ
ることから、セラミック基板とエポキシ樹脂の界面で応
力が発生し、この応力によってエポキシ樹脂が剥離して
しまうという問題がある。
【0005】また、セラミック基板が固く反り難いとい
うことから、セラミック基板とエポキシ樹脂の界面のう
ち、エポキシ樹脂の周部分(以下、エッジ部分という)
に特に剪断応力が集中し易く、このエッジ部分において
剥離が発生し易くなってしまう。本発明は、上記問題に
鑑みたもので、セラミック基板上に配置された電子素子
をエポキシ樹脂によって樹脂封止する場合において、エ
ポキシ樹脂の耐久性があり、かつエポキシ樹脂の剥離が
防げる電子部品の製造方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項1に記載の発
明においては、樹脂の線膨張係数αがα≦20(ppm
/℃)であり、かつ樹脂の弾性率Eと線膨張係数αの関
係がEα1.7 ≦1000{(ppm/℃)1.7 GPa}
を満たす樹脂物性を有するエポキシ樹脂(6)を用い、
フィレット角θがθ≦50°になるように樹脂封止を行
うことを特徴としている。
【0007】このように、樹脂の線膨張係数αがα≦2
0(ppm/℃)であり、かつ樹脂の弾性率Eと線膨張
係数αの関係がEα1.7 ≦1000{(ppm/℃)
1.7 GPa}を満たす樹脂物性を有するエポキシ樹脂
(6)で樹脂封止を行うことにより、耐久性上問題のな
い電子部品を製造することができ、フィレット角θがθ
≦50°になるように樹脂封止することにより、エポキ
シ樹脂(6)がセラミック基板(1)から剥離しないよ
うにすることができる。
【0008】これにより、エポキシ樹脂の耐久性があ
り、かつエポキシ樹脂の剥離が防げるようにすることが
できる。請求項2に記載の発明においては、フィレット
角θをθ≧35°にすることを特徴としている。このよ
うに、フィレット角θをθ≧35°にすることによっ
て、エポキシ樹脂(6)の面積を所定の範囲内にしつ
つ、導電部材(5)がエポキシ樹脂(6)から露出しな
いようにすることができる。
【0009】請求項3に記載の発明においては、フィレ
ット角θをθ≦45°にすることを特徴としている。な
お、請求項3に示すように、エポキシ樹脂(6)の物性
の変化を考慮すると、より好ましくはフィレット角θを
θ≦45°にすると良い。
【0010】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1に、本発明を半導体封止装置に
適用した実施形態を示す。以下、この図に基づき半導体
封止装置の製造方法について説明する。まず、セラミッ
ク基板(回路基板)1上に接着剤(例えば、Agペース
ト)2を印刷し、この接着剤2を用いて半導体素子3を
固定する。そして、ワイヤボンディングを行い、半導体
素子3の上面側に形成された電極とセラミック基板1に
設けられた電極4aとをAuワイヤ5にて電気的に接続
する。
【0011】次に、ディスペンサを用いて半導体素子3
上からエポキシ樹脂6をディスペンス塗布し、半導体素
子3及びAuワイヤ5をエポキシ樹脂6によって樹脂封
止する。これにより、半導体素子3及びAuワイヤ5が
外気に触れないようにする。これにより半導体封止装置
が完成する。このとき、エポキシ樹脂6には、線膨張係
数αがα≦20(ppm/℃)であり、かつ弾性率Eと
線膨張係数αの関係がEα1.7 ≦1000{(ppm/
℃) 1.7 GPa}である樹脂物性のものを用いている。
なお、このような樹脂物性のエポキシ樹脂6を用いた理
由の詳細は後述する。
【0012】なお、上記セラミック基板1のうち樹脂封
止されない部分にも電極4bが設けられており、電気配
線4を通じて電極4bから外部との電気的接続がとれる
ようになっている。また、電気配線4はセラミック基板
1の内部に設けられており、セラミック基板1とエポキ
シ樹脂6のエッジ部分の接触面積が大きくなるようにし
ている。
【0013】また、このように形成された半導体封止装
置におけるエポキシ樹脂6のエッジ部分の拡大図を図1
(b)に示す。図1(b)に示すように、エポキシ樹脂
6のエッジ部分におけるフィレット角θ(エッジ部分の
セラミック基板1に対する角度)θが、35〜50°の
範囲になるようにしている。
【0014】このフィレット角θは、エポキシ樹脂6の
樹脂物性によって決定されるものであるため、エポキシ
樹脂6のの物性が上記フィレット角θに沿うようなもの
を選択する。なお、フィレット角θの選択理由について
の詳細は後述する。具体的には、エポキシ樹脂6に含ま
れるフィラーは、粒子形状が大きなものと小さなもの2
種類から構成されている。このフィラーを構成する大き
な粒子と小さな粒子の割合を変化させることによってフ
ィレット角θが上記範囲になるようにする。なお、上記
線膨張係数αや弾性率Eの特性は、エポキシ樹脂6内の
フィラーの含有率によって決定されるため、フィラーの
含有率は変えないで、フィラーを構成する大きな粒子と
小さな粒子の割合を変化させる。
【0015】次に、線膨張係数αや弾性率Eの特性の選
択理由について説明する。まず、半導体封止装置の耐久
評価データを図2に示す。この耐久評価データは、図1
の半導体封止装置のエポキシ樹脂6の線膨張係数αと弾
性率Eの樹脂物性を変化させてたときにおいて、半導体
封止装置に−40〜150℃の温度の冷熱サイクル実験
を施した時に不良が発生するかを示すものである。但
し、図2における縦軸はα1.7 Eで示してあり、線膨張
係数αと弾性率Eとの積の関係で表している。
【0016】この図に示すように、線膨張係数αが、α
>20(ppm/℃)の場合や線膨張係数αと弾性率E
の関係α1.7 Eが、α1.7 E>1000{(ppm/
℃)1. 7 GPa}である場合(例えば、図中の点b)に
は、不良が発生している。そして、線膨張係数αが、α
≦20(ppm/℃)であり、かつ線膨張係数αと弾性
率Eの関係α1.7 Eが、α1.7 E>1000{(ppm
/℃)1.7 GPa}である場合(例えば、図中の点a)
には、不良が発生していないことが分かる。このため、
冷熱サイクル実験の結果がより、半導体封止装置の耐久
性を確保するためには、線膨張係数αが、α≦20(p
pm/℃)であり、かつ線膨張係数αと弾性率Eの関係
α1.7 Eが、α1.7 E≦1000{(ppm/℃)1.7
GPa}であることが条件であるといえる。なお、この
線膨張係数αと弾性率Eの関係を共に満たす範囲を領域
Aとし、その他の範囲を領域Bとして図中に示す。
【0017】続いて、フィレット角θの選択理由につい
て説明する。図3に、図1に示す半導体封止装置のフィ
レット角θを変化させた時におけるエポキシ樹脂6のエ
ッジ部分における剪断応力P(kgf/mm2 )の変化
を示す。なお、図3に、エポキシ樹脂6の物性が図2の
領域Aに属するものである場合の結果を実線で示す。ま
た、参考として、エポキシ樹脂6の物性が図2の領域B
に属するものである場合の結果を点線で示す。
【0018】図3に示すように、エポキシ樹脂6のフィ
レット角θとエポキシ樹脂6のエッジ部分における剪断
応力Pは所定の比例関係にあり、フィレット角θが小さ
くなるほど剪断応力Pが小さくなる。そして、剪断応力
Pの大少はエポキシ樹脂6の剥離に関係しており、剪断
応力Pが大きい程エポキシ樹脂6の剥離が発生し易い。
すなわち、剪断応力Pが大きくなると、半導体封止装置
におけるセラミック基板1とエポキシ樹脂6の界面の接
合が熱変化に耐えきれないため、エポキシ樹脂6がセラ
ミック基板1から剥離してしまうのである。
【0019】そして、実験によって、剪断応力Pが約
0.9kgf/mm2 を超える場合にエポキシ樹脂6が
セラミック基板1から剥離するという結果が得られた。
従って、フィレット角θを剪断応力Pが約0.9kgf
/mm2 以下になるような角度、すなわちエポキシ樹脂
6の物性が図2の領域Aに属するものである場合には、
θ≦50°にすればエポキシ樹脂6の剥離が発生しな
い。但し、エポキシ樹脂6の物性が領域Aに属するもの
である場合においても物性の変化によって剥離が防止で
きるフィレット角θが多少変化すると考えられるため、
フィレット角θを45°以下にすることが好ましい。
【0020】また、図に示すように、エポキシ樹脂6の
物性が領域Aに属するものはフィレット角θをθ≦50
°にすると剥離が発生しない。しかしながら、このよう
にフィレット角θを小さくすると、エポキシ樹脂6が剥
離するという問題を解決できても新たな不都合が発生す
る場合がある。すなわち、上述したように、エポキシ樹
脂6におけるエッジ部分の角度が小さい程、セラミック
基板1とエポキシ樹脂6間の剥離防止に対して有効であ
る。しかしながら、フィレット角θを小さくする場合に
おいて、エポキシ樹脂6の厚さh1を所定の厚さにする
にはエポキシ樹脂6の面積を大きくする必要性が生じ、
またエポキシ樹脂6を所定面積内にするにはエポキシ樹
脂6の厚さh1を薄する必要性が生じてしまう。これら
の場合、半導体封止装置全体の面積が大きくなるという
不都合やAuワイヤ5の露出や耐久性悪化という不都合
が新たに発生する。
【0021】従って、フィレット角θの角度は上記新た
な不具合が発生しない程度にする必要がある。ここで、
図4(a)に半導体装置の封止領域とAuワイヤ5の関
係図を示す。この図に示すように、エポキシ樹脂6のエ
ッジ部分からAuワイヤ5の高さh2(例えば、0.8
mm)になるまでの距離を距離Lとし、エポキシ樹脂6
のエッジ部分から半導体素子3の端部までの距離を距離
Sとすると、半導体封止装置の面積の観点から距離Sが
所定値以下であり、Auワイヤ5の露出の観点から距離
L>距離Sであることが条件とされる。
【0022】また、図4(b)にエポキシ樹脂6の物性
を変化させたときのフィレット角θと距離Sの関係を示
す。図4(b)に示すように、フィレット角θと距離S
との関係はエポキシ樹脂6の物性によって変化するが、
概ね一定の変化を示す。そして、上記条件において、距
離Sが満たす条件を例えば2.5mm以下とすると、A
uワイヤ5の高さh2が例えば0.8mmである場合に
前記条件を満たす為には、フィレット角θがθ≧35°
を満たす必要がある。また、距離L>距離Sである必要
があるが、この条件は距離Lに対してフィレット角θを
適宜変更すればよい。
【0023】このように、エポキシ樹脂6の耐久性とセ
ラミック基板1からの剥離を考慮すると、エポキシ樹脂
6の線膨張係数αが、α≦20(ppm/℃)であり、
エポキシ樹脂6の線膨張係数αと弾性率Eの関係α1.7
Eが、α1.7 E≦1000{(ppm/℃)1.7 GP
a}であることと、フィレット角θがθ≦50°(より
好ましくは45°)であることが条件とされる。
【0024】また、エポキシ樹脂6の面積やAuワイヤ
5の露出を考慮すると、フィレット角θがθ≧35°で
あることが条件とされる。従って、本実施形態に示すよ
うに、エポキシ樹脂6の線膨張係数αが、α≦20(p
pm/℃)で、かつエポキシ樹脂6の線膨張係数αと弾
性率Eの関係α1. 7 Eが、α1.7 E≦1000{(pp
m/℃)1.7 GPa}であるという関係を満たし、さら
にフィレット角θが35°≦θ≦50°という関係を満
たすエポキシ樹脂6を選択することにより、耐久性上の
問題がなく、エポキシ樹脂6の剥離がなく、半導体封止
装置の面積が大きくなく、Auワイヤ5の露出がないよ
うな半導体封止装置を形成することができる。
【図面の簡単な説明】
【図1】(a)は、半導体封止装置の断面図であり、
(b)は(a)のエッジ部分を拡大した説明図である。
【図2】樹脂の線膨張係数αと、弾性率Eにおけるα−
α1.7 E特性図である。
【図3】樹脂のフィレット角θと樹脂のエッジ部の剪断
応力Pにおける特性図である。
【図4】(a)は、半導体封止装置の断面説明図であ
り、(b)はフィレット角θと距離Sの関係を示す説明
図である。
【符号の説明】
1…セラミック基板、2…接着剤、3…半導体素子、4
…電気配線、4a、4b…電極、5…Auワイヤ、6…
エポキシ樹脂。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面に第1電極(4a)が形成されたセ
    ラミック基板(1)上に電子素子(3)を装着し、前記
    電子素子(3)に形成された第2電極と前記第1電極
    (4a)とを導電部材(5)で接続したのち、前記電子
    素子(3)と前記導電部材(5)とをエポキシ樹脂
    (6)にて樹脂封止する電子部品の製造方法において、 前記エポキシ樹脂(6)として、樹脂の線膨張係数αが
    α≦20(ppm/℃)であり、かつ樹脂の弾性率Eと
    前記線膨張係数αの関係がα1.7 E≦1000{(pp
    m/℃)1.7 GPa}を満たす樹脂物性を有するものを
    用いると共に、前記エポキシ樹脂(6)のエッジ部分が
    前記セラミック基板(1)に対して成すフィレット角θ
    をθ≦50°にして前記樹脂封止を行うことを特徴とす
    る電子部品の製造方法。
  2. 【請求項2】 前記フィレット角θを35°≦θ≦50
    °にすることを特徴とする請求項1に記載の電子部品の
    製造方法。
  3. 【請求項3】 前記フィレット角θを35°≦θ≦45
    °にすることを特徴とする請求項1又は2に記載の電子
    部品の製造方法。
JP16633597A 1997-06-23 1997-06-23 電子部品の製造方法 Expired - Fee Related JP3656690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16633597A JP3656690B2 (ja) 1997-06-23 1997-06-23 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16633597A JP3656690B2 (ja) 1997-06-23 1997-06-23 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH1116929A true JPH1116929A (ja) 1999-01-22
JP3656690B2 JP3656690B2 (ja) 2005-06-08

Family

ID=15829466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16633597A Expired - Fee Related JP3656690B2 (ja) 1997-06-23 1997-06-23 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3656690B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005238867A (ja) * 2004-02-24 2005-09-08 Mitsubishi Electric Corp 電気部品の固定方法
CN102468247A (zh) * 2010-11-03 2012-05-23 台湾积体电路制造股份有限公司 附着聚酰亚胺层的密封环结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005238867A (ja) * 2004-02-24 2005-09-08 Mitsubishi Electric Corp 電気部品の固定方法
JP4506197B2 (ja) * 2004-02-24 2010-07-21 三菱電機株式会社 電気部品の固定方法及び太陽電池パネル
CN102468247A (zh) * 2010-11-03 2012-05-23 台湾积体电路制造股份有限公司 附着聚酰亚胺层的密封环结构

Also Published As

Publication number Publication date
JP3656690B2 (ja) 2005-06-08

Similar Documents

Publication Publication Date Title
JP2586835B2 (ja) 半導体集積回路
JP3656690B2 (ja) 電子部品の製造方法
JPH10256304A (ja) 半導体装置の製造方法
US4974052A (en) Plastic packaged semiconductor device
JPH10135249A (ja) 樹脂封止型半導体装置
JPH0590448A (ja) 混成集積回路
JPH06334070A (ja) 混成集積回路装置
JP2506429B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP3482837B2 (ja) 半導体装置
JP2000031340A (ja) 電子部品
JPH09252064A (ja) Bga型半導体装置
JPH11150208A (ja) 半導体素子の実装方法
JP2720864B2 (ja) 樹脂封止形電子部品
JPH05166871A (ja) 半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPH0582678A (ja) 混成集積回路
JPH10303341A (ja) 樹脂封止型半導体装置
JPH0870089A (ja) 半導体装置及びその製造方法
JP2001053401A (ja) 混成集積回路装置
JPH06268094A (ja) 混成集積回路
JPH05183070A (ja) 半導体チップ搭載用プリント配線板
JPH02205056A (ja) 集積回路パッケージ
JPH06244348A (ja) 半導体装置用リードフレーム
JPH05152459A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040803

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050301

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees