JP3215006B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3215006B2 JP3215006B2 JP9498095A JP9498095A JP3215006B2 JP 3215006 B2 JP3215006 B2 JP 3215006B2 JP 9498095 A JP9498095 A JP 9498095A JP 9498095 A JP9498095 A JP 9498095A JP 3215006 B2 JP3215006 B2 JP 3215006B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- sintered body
- insulating base
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
【０００１】
【産業上の利用分野】本発明は、コンピューター等の情
報処理装置に使用される半導体装置に関するものであ
る。
報処理装置に使用される半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、ダイパッドの周辺から所定間
隔で延びる多数の外部リード端子と、前記半導体素子、
ダイパッド及び外部リード端子の一部を被覆するモール
ド樹脂とから構成されており、ダイパッドと多数の外部
リード端子とが枠状の連結帯を介して一体的に連結形成
されたリードフレームを準備するとともに該リードフレ
ームのダイパッド上面に半導体素子を搭載固定し、次に
前記半導体素子の各電極と外部リード端子とをボンディ
ングワイヤを介して電気的に接続するとともに前記半導
体素子、ダイパッド及び外部リード端子の一部をモール
ド樹脂により被覆することによって製作されている。
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、ダイパッドの周辺から所定間
隔で延びる多数の外部リード端子と、前記半導体素子、
ダイパッド及び外部リード端子の一部を被覆するモール
ド樹脂とから構成されており、ダイパッドと多数の外部
リード端子とが枠状の連結帯を介して一体的に連結形成
されたリードフレームを準備するとともに該リードフレ
ームのダイパッド上面に半導体素子を搭載固定し、次に
前記半導体素子の各電極と外部リード端子とをボンディ
ングワイヤを介して電気的に接続するとともに前記半導
体素子、ダイパッド及び外部リード端子の一部をモール
ド樹脂により被覆することによって製作されている。
【０００３】尚、前記リードフレームは、銅や鉄を主成
分とする金属から成り、該銅や鉄を主成分とする金属の
薄板に従来周知の打ち抜き加工やエッチング加工等の金
属加工を施すことによって製作される。
分とする金属から成り、該銅や鉄を主成分とする金属の
薄板に従来周知の打ち抜き加工やエッチング加工等の金
属加工を施すことによって製作される。
【０００４】またかかる従来の半導体装置は半導体素子
及び外部リード端子の一部をモールド樹脂で被覆した
後、外部リード端子を枠状の連結帯より切断分離させ、
各々の外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続させることによっ
て内部の半導体素子は外部電気回路に電気的に接続され
る。
及び外部リード端子の一部をモールド樹脂で被覆した
後、外部リード端子を枠状の連結帯より切断分離させ、
各々の外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続させることによっ
て内部の半導体素子は外部電気回路に電気的に接続され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進み電極数が
大幅に増大してきており、これに伴って半導体素子の各
電極を外部電気回路に接続する外部リード端子も線幅が
０．３ｍｍ以下と細く、且つ隣接する外部リード端子の
間隔も０．３ｍｍ以下と極めて狭いものとなってきた。
そのためこの従来の半導体装置は外部リード端子に例え
ば、外部リード端子を外部電気回路に接続させる際等に
おいて外力が印加されると該外力によって容易に変形
し、隣接する外部リード端子が接触して短絡を発生した
り、外部リード端子を所定の外部電気回路に正確、且つ
強固に電気的接続することができないという欠点を有し
ていた。
半導体素子は高密度化、高集積化が急激に進み電極数が
大幅に増大してきており、これに伴って半導体素子の各
電極を外部電気回路に接続する外部リード端子も線幅が
０．３ｍｍ以下と細く、且つ隣接する外部リード端子の
間隔も０．３ｍｍ以下と極めて狭いものとなってきた。
そのためこの従来の半導体装置は外部リード端子に例え
ば、外部リード端子を外部電気回路に接続させる際等に
おいて外力が印加されると該外力によって容易に変形
し、隣接する外部リード端子が接触して短絡を発生した
り、外部リード端子を所定の外部電気回路に正確、且つ
強固に電気的接続することができないという欠点を有し
ていた。
【０００６】そこで上記欠点を解消するために、上面中
央部に半導体素子が搭載される搭載部及び該搭載部周辺
から外周部にかけて扇状に導出する複数個の配線層を有
する絶縁基体と、前記絶縁基体の搭載部に搭載され、電
極が前記配線層の一端に接続されている半導体素子と、
前記配線層の他端に取着され、半導体素子を外部電気回
路に接続する複数個の外部リード端子と、前記絶縁基
体、半導体素子及び外部リード端子の一部を被覆するモ
ールド樹脂とから成る半導体装置が提案されている。
央部に半導体素子が搭載される搭載部及び該搭載部周辺
から外周部にかけて扇状に導出する複数個の配線層を有
する絶縁基体と、前記絶縁基体の搭載部に搭載され、電
極が前記配線層の一端に接続されている半導体素子と、
前記配線層の他端に取着され、半導体素子を外部電気回
路に接続する複数個の外部リード端子と、前記絶縁基
体、半導体素子及び外部リード端子の一部を被覆するモ
ールド樹脂とから成る半導体装置が提案されている。
【０００７】かかる半導体装置によれば外部リード端子
が扇状に広がった配線層に取着されることから外部リー
ド端子の線幅及び隣接間隔を広いものとして外部リード
端子の変形を有効に防止しつつ隣接する外部リード端子
間の電気的絶縁を維持することが可能となる。
が扇状に広がった配線層に取着されることから外部リー
ド端子の線幅及び隣接間隔を広いものとして外部リード
端子の変形を有効に防止しつつ隣接する外部リード端子
間の電気的絶縁を維持することが可能となる。
【０００８】しかしながら、これら半導体装置において
は、絶縁基体の表面粗さが一般にＪＩＳ−Ｂ−０６０１
に規定の中心線平均粗さ（Ｒａ）でＲａ≦０．３μｍで
あり、平滑であることから上面に半導体素子及び外部リ
ード端子が搭載取着された絶縁基体を所定の治具内にセ
ットするとともに該治具内にエポキシ樹脂等の液状樹脂
を滴下注入し、しかる後、注入した樹脂を１８０℃程度
の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化させ
ることによって絶縁基体や半導体素子等をモールド樹脂
で被覆する際、絶縁基体に対するモールド樹脂の接合が
平面的で弱いものとなってしまう。そのためモールド樹
脂と絶縁基体の両者に半導体装置を外部電気回路に半田
等を介して接続する際の熱や半導体素子が作動時に発す
る熱等が印加されるとモールド樹脂と絶縁基体との間に
両者の熱膨張の差に起因して生じる熱応力によって剥離
が発生し、半導体素子が作動時に発する熱を絶縁基体よ
りモールド樹脂に伝達させるとともにモールド樹脂を介
して外部に放散させることが阻害され、その結果、半導
体素子が該半導体素子自身の発する熱によって高温とな
り、半導体素子に熱破壊を起こさせたり、特性に熱劣化
を招来させ誤動作させたりするという欠点が誘発され
る。
は、絶縁基体の表面粗さが一般にＪＩＳ−Ｂ−０６０１
に規定の中心線平均粗さ（Ｒａ）でＲａ≦０．３μｍで
あり、平滑であることから上面に半導体素子及び外部リ
ード端子が搭載取着された絶縁基体を所定の治具内にセ
ットするとともに該治具内にエポキシ樹脂等の液状樹脂
を滴下注入し、しかる後、注入した樹脂を１８０℃程度
の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化させ
ることによって絶縁基体や半導体素子等をモールド樹脂
で被覆する際、絶縁基体に対するモールド樹脂の接合が
平面的で弱いものとなってしまう。そのためモールド樹
脂と絶縁基体の両者に半導体装置を外部電気回路に半田
等を介して接続する際の熱や半導体素子が作動時に発す
る熱等が印加されるとモールド樹脂と絶縁基体との間に
両者の熱膨張の差に起因して生じる熱応力によって剥離
が発生し、半導体素子が作動時に発する熱を絶縁基体よ
りモールド樹脂に伝達させるとともにモールド樹脂を介
して外部に放散させることが阻害され、その結果、半導
体素子が該半導体素子自身の発する熱によって高温とな
り、半導体素子に熱破壊を起こさせたり、特性に熱劣化
を招来させ誤動作させたりするという欠点が誘発され
る。
【０００９】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子が作動時に発する熱を外部に
良好に放散させ、半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体装置を提供する
ことにある。
で、その目的は半導体素子が作動時に発する熱を外部に
良好に放散させ、半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体装置を提供する
ことにある。
【００１０】
【課題を解決するための手段】本発明は上面中央部に半
導体素子が搭載される搭載部及び該搭載部周辺から外周
部にかけて扇状に導出する複数個の配線層を有する、酸
化アルミニウム質焼結体、ムライト質焼結体、窒化アル
ミニウム質焼結体、酸化珪素質焼結体およびガラスセラ
ミックス焼結体のいずれかから成る絶縁基体と、前記絶
縁基体の半導体素子搭載部に搭載され、電極が前記配線
層の一端に接続されている半導体素子と、前記配線層の
他端に取着され、半導体素子を外部電気回路に接続する
複数個の外部リード端子と、前記絶縁基体、半導体素子
及び外部リード端子の一部を被覆するエポキシ樹脂から
成るモールド樹脂とから成る半導体装置であって、前記
絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中
心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦２．０μｍ
とし、且つ表面の２．５ｍｍの長さにおける凹凸の高さ
（Ｐｃ）のカウント値を０．０５μｍ≦Ｐｃ＜０．１μ
ｍが１０個乃至９０個、０．１μｍ≦Ｐｃ＜０．５μｍ
が１０個乃至９０個、０．５μｍ≦Ｐｃ＜１．０μｍが
６０個以下、１．０μｍ≦Ｐｃ＜５．０μｍが３０個以
下としたことを特徴とするものである。
導体素子が搭載される搭載部及び該搭載部周辺から外周
部にかけて扇状に導出する複数個の配線層を有する、酸
化アルミニウム質焼結体、ムライト質焼結体、窒化アル
ミニウム質焼結体、酸化珪素質焼結体およびガラスセラ
ミックス焼結体のいずれかから成る絶縁基体と、前記絶
縁基体の半導体素子搭載部に搭載され、電極が前記配線
層の一端に接続されている半導体素子と、前記配線層の
他端に取着され、半導体素子を外部電気回路に接続する
複数個の外部リード端子と、前記絶縁基体、半導体素子
及び外部リード端子の一部を被覆するエポキシ樹脂から
成るモールド樹脂とから成る半導体装置であって、前記
絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中
心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦２．０μｍ
とし、且つ表面の２．５ｍｍの長さにおける凹凸の高さ
（Ｐｃ）のカウント値を０．０５μｍ≦Ｐｃ＜０．１μ
ｍが１０個乃至９０個、０．１μｍ≦Ｐｃ＜０．５μｍ
が１０個乃至９０個、０．５μｍ≦Ｐｃ＜１．０μｍが
６０個以下、１．０μｍ≦Ｐｃ＜５．０μｍが３０個以
下としたことを特徴とするものである。
【００１１】
【作用】本発明の半導体装置によれば、上面に半導体素
子等が配されている、酸化アルミニウム質焼結体、ムラ
イト質焼結体、窒化アルミニウム質焼結体、酸化珪素質
焼結体およびガラスセラミックス焼結体のいずれかから
成る絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０１に規定
の中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦２．０
μｍとし、且つ表面の２．５ｍｍの長さにおける凹凸の
高さ（Ｐｃ）のピークカウント値を０．０５μｍ≦Ｐｃ
＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐｃ＜
０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ＜
１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０μ
ｍが３０個以下としたことから、上面に半導体素子及び
外部リード端子が搭載取着された絶縁基体を所定の治具
内にセットするとともに該治具内にエポキシ樹脂等の液
状樹脂を滴下注入し、しかる後、注入した樹脂を１８０
℃程度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬
化させることによって絶縁基体や半導体素子等をモール
ド樹脂で被覆する際、絶縁基体とモールド樹脂の接合が
３次元的で強固なものとなり、これによって絶縁基体と
モールド樹脂に熱が印加されてもモールド樹脂は絶縁基
体より剥離することはなく、半導体素子が作動時に発す
る熱は絶縁基体よりモールド樹脂に良好に伝達されると
ともにモールド樹脂を介して外部に良好に放散され、そ
の結果、半導体素子を常に低温として半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
子等が配されている、酸化アルミニウム質焼結体、ムラ
イト質焼結体、窒化アルミニウム質焼結体、酸化珪素質
焼結体およびガラスセラミックス焼結体のいずれかから
成る絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０１に規定
の中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦２．０
μｍとし、且つ表面の２．５ｍｍの長さにおける凹凸の
高さ（Ｐｃ）のピークカウント値を０．０５μｍ≦Ｐｃ
＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐｃ＜
０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ＜
１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０μ
ｍが３０個以下としたことから、上面に半導体素子及び
外部リード端子が搭載取着された絶縁基体を所定の治具
内にセットするとともに該治具内にエポキシ樹脂等の液
状樹脂を滴下注入し、しかる後、注入した樹脂を１８０
℃程度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬
化させることによって絶縁基体や半導体素子等をモール
ド樹脂で被覆する際、絶縁基体とモールド樹脂の接合が
３次元的で強固なものとなり、これによって絶縁基体と
モールド樹脂に熱が印加されてもモールド樹脂は絶縁基
体より剥離することはなく、半導体素子が作動時に発す
る熱は絶縁基体よりモールド樹脂に良好に伝達されると
ともにモールド樹脂を介して外部に良好に放散され、そ
の結果、半導体素子を常に低温として半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
【００１２】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体装置の一実施例を示し、１は
絶縁基体、２は外部リード端子、３は半導体素子であ
る。
る。図１は本発明の半導体装置の一実施例を示し、１は
絶縁基体、２は外部リード端子、３は半導体素子であ
る。
【００１３】前記絶縁基体１はその上面中央部に半導体
素子３が搭載される搭載部１ａを有しており、該搭載部
１ａには半導体素子３が樹脂、ガラス、ロウ材等の接着
剤を介して接着固定される。
素子３が搭載される搭載部１ａを有しており、該搭載部
１ａには半導体素子３が樹脂、ガラス、ロウ材等の接着
剤を介して接着固定される。
【００１４】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、酸
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合には酸化アルミニウム、酸化珪素、酸化マグネ
シウム、酸化カルシウム等の原料粉末に適当な有機バイ
ンダー、溶剤等を添加混合して泥漿状となすとともにこ
れを従来周知のドクターブレード法やカンレダーロール
法等によりシート状に成形してセラミックグリーンシー
ト( セラミック生シート) を得、しかる後、前記セラミ
ックグリーンシートを打ち抜き加工法等により適当な形
状に打ち抜くとともに必要に応じて複数枚積層し、最後
に前記セラミックグリーンシートを還元雰囲気中、約１
６００℃の温度で焼成することによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、酸
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合には酸化アルミニウム、酸化珪素、酸化マグネ
シウム、酸化カルシウム等の原料粉末に適当な有機バイ
ンダー、溶剤等を添加混合して泥漿状となすとともにこ
れを従来周知のドクターブレード法やカンレダーロール
法等によりシート状に成形してセラミックグリーンシー
ト( セラミック生シート) を得、しかる後、前記セラミ
ックグリーンシートを打ち抜き加工法等により適当な形
状に打ち抜くとともに必要に応じて複数枚積層し、最後
に前記セラミックグリーンシートを還元雰囲気中、約１
６００℃の温度で焼成することによって製作される。
【００１５】前記絶縁基体１はまたその上面に半導体素
子搭載部１ａ周辺から外周部にかけて扇状に広がる多数
の配線層４が被着形成されており、該配線層４の半導体
素子搭載部１ａ周辺部位には半導体素子３の各電極がボ
ンディングワイヤ５を介して電気的に接続され、また絶
縁基体１の外周部位には外部電気回路と接続される外部
リード端子２が取着されている。
子搭載部１ａ周辺から外周部にかけて扇状に広がる多数
の配線層４が被着形成されており、該配線層４の半導体
素子搭載部１ａ周辺部位には半導体素子３の各電極がボ
ンディングワイヤ５を介して電気的に接続され、また絶
縁基体１の外周部位には外部電気回路と接続される外部
リード端子２が取着されている。
【００１６】前記配線層４はタングステン、モリブデ
ン、マンガン、アルミニウム等の金属材料から成り、タ
ングステン、モリブデン、マンガン等の高融点金属から
成る場合にはタングステン等の粉末に適当な有機バイン
ダー，溶剤を添加混合して得た金属ペーストを前記絶縁
基体１となるセラミックグリーンシートに予め従来周知
のスクリーン印刷法等の厚膜手法により所定パターンに
印刷塗布しておくことによって絶縁基体１の半導体素子
搭載部１ａ周辺から外周部にかけて扇状に広がるように
被着形成され、またアルミニウム等から成る場合には絶
縁基体１の上面に蒸着法やスパッタリング法等によって
所定厚みのアルミニウム膜を被着させ、しかる後、前記
アルミニウム膜を従来周知のフォトリソグラフィ技術に
より所定パターンに加工することによって絶縁基体１上
で半導体素子搭載部１ａ周辺から外周部にかけて扇状に
広がるように被着形成される。
ン、マンガン、アルミニウム等の金属材料から成り、タ
ングステン、モリブデン、マンガン等の高融点金属から
成る場合にはタングステン等の粉末に適当な有機バイン
ダー，溶剤を添加混合して得た金属ペーストを前記絶縁
基体１となるセラミックグリーンシートに予め従来周知
のスクリーン印刷法等の厚膜手法により所定パターンに
印刷塗布しておくことによって絶縁基体１の半導体素子
搭載部１ａ周辺から外周部にかけて扇状に広がるように
被着形成され、またアルミニウム等から成る場合には絶
縁基体１の上面に蒸着法やスパッタリング法等によって
所定厚みのアルミニウム膜を被着させ、しかる後、前記
アルミニウム膜を従来周知のフォトリソグラフィ技術に
より所定パターンに加工することによって絶縁基体１上
で半導体素子搭載部１ａ周辺から外周部にかけて扇状に
広がるように被着形成される。
【００１７】また前記配線層４に取着される外部リード
端子２は内部に収容する半導体素子３を外部電気回路に
接続する作用を為し、外部リード端子２を外部電気回路
基板の配線導体に接続することによって半導体素子３が
配線層４及び外部リード端子２を介して外部電気回路に
電気的に接続されることとなる。
端子２は内部に収容する半導体素子３を外部電気回路に
接続する作用を為し、外部リード端子２を外部電気回路
基板の配線導体に接続することによって半導体素子３が
配線層４及び外部リード端子２を介して外部電気回路に
電気的に接続されることとなる。
【００１８】前記外部リード端子２は該外部リード端子
２の取着される配線層４が絶縁基体１の上面中央部に位
置する半導体素子搭載部１ａ周辺から外周部にかけて扇
状に広がっており、絶縁基体１の外周部における線幅及
び隣接する配線層４間の間隔が広いものとなっているこ
とからその線幅及び隣接間隔を広いものと成すことがで
き、その結果、外部リード端子２に外力が印加されたと
しても該外部リード端子２に大きな変形を発生させるこ
とはなく、隣接する外部リード端子２間の電気的絶縁を
維持しつつ外部リード端子２を所定の外部電気回路に正
確、且つ確実に電気的接続することが可能となる。
２の取着される配線層４が絶縁基体１の上面中央部に位
置する半導体素子搭載部１ａ周辺から外周部にかけて扇
状に広がっており、絶縁基体１の外周部における線幅及
び隣接する配線層４間の間隔が広いものとなっているこ
とからその線幅及び隣接間隔を広いものと成すことがで
き、その結果、外部リード端子２に外力が印加されたと
しても該外部リード端子２に大きな変形を発生させるこ
とはなく、隣接する外部リード端子２間の電気的絶縁を
維持しつつ外部リード端子２を所定の外部電気回路に正
確、且つ確実に電気的接続することが可能となる。
【００１９】尚、前記外部リード端子２は銅を主成分と
する銅系合金や鉄を主成分とする鉄系合金等の金属から
成り、例えば銅を主成分とする銅系合金のインゴット
（塊）を従来周知の圧延加工法を採用して所定厚みの板
状となすとともにこれにエッチング加工やパンチング加
工を施し、所定の形状となすことによって製作される。
する銅系合金や鉄を主成分とする鉄系合金等の金属から
成り、例えば銅を主成分とする銅系合金のインゴット
（塊）を従来周知の圧延加工法を採用して所定厚みの板
状となすとともにこれにエッチング加工やパンチング加
工を施し、所定の形状となすことによって製作される。
【００２０】また前記外部リード端子２の配線層４への
取着は外部リード端子２を配線層４に金−錫−鉛−銀合
金や金−錫−鉛−パラジウム合金等から成るロウ材を介
しロウ付けすることによって、或いは外部リード端子２
を配線層４にヒーターチップ等を用い熱加圧することに
よって行われる。
取着は外部リード端子２を配線層４に金−錫−鉛−銀合
金や金−錫−鉛−パラジウム合金等から成るロウ材を介
しロウ付けすることによって、或いは外部リード端子２
を配線層４にヒーターチップ等を用い熱加圧することに
よって行われる。
【００２１】更に前記半導体素子３及び外部リード端子
２が取着された絶縁基体１は外部リード端子２の一部を
残してエポキシ樹脂等から成るモールド樹脂６で被覆さ
れており、半導体素子３を外気から完全に遮断すること
によって最終製品としての半導体装置となる。
２が取着された絶縁基体１は外部リード端子２の一部を
残してエポキシ樹脂等から成るモールド樹脂６で被覆さ
れており、半導体素子３を外気から完全に遮断すること
によって最終製品としての半導体装置となる。
【００２２】前記半導体素子３及び外部リード端子２の
モールド樹脂６による被覆は、上面に半導体素子３及び
外部リード端子２が取着された絶縁基体１を所定の治具
内にセットするとともに該治具内にエポキシ等の液状樹
脂を滴下注入し、しかる後、注入した樹脂を１８０℃程
度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化さ
せることによって行われる。
モールド樹脂６による被覆は、上面に半導体素子３及び
外部リード端子２が取着された絶縁基体１を所定の治具
内にセットするとともに該治具内にエポキシ等の液状樹
脂を滴下注入し、しかる後、注入した樹脂を１８０℃程
度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化さ
せることによって行われる。
【００２３】また前記半導体素子３及び外部リード端子
２が取着された絶縁基体１はその表面の粗さがＪＩＳ−
Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で０．５
μｍ≦Ｒａ≦２．０μｍ、表面の２．５ｍｍの長さにお
ける凹凸の高さ（Ｐｃ）のカウント値を０．０５μｍ≦
Ｐｃ＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐ
ｃ＜０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ
＜１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０
μｍが３０個以下とした適度な表面粗さとなっており、
これによって上面に半導体素子３及び外部リード端子２
が搭載取着された絶縁基体１を所定の治具内にセット
し、該治具内にエポキシ樹脂を滴下注入して半導体素子
３等をモールド樹脂６で被覆した際、絶縁基体１表面と
モールド樹脂６との接合が３次元的で強固なものとな
り、絶縁基体１とモールド樹脂６に熱が印加されてもモ
ールド樹脂６が絶縁基体１より剥離することはなく、そ
の結果、半導体素子３が作動時に発する熱は絶縁基体１
よりモールド樹脂６に良好に伝達されるとともにモール
ド樹脂６を介して外部に良好に放散され、半導体素子３
を常に低温として半導体素子３を長期間にわたり正常、
且つ安定に作動させることが可能となる。
２が取着された絶縁基体１はその表面の粗さがＪＩＳ−
Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で０．５
μｍ≦Ｒａ≦２．０μｍ、表面の２．５ｍｍの長さにお
ける凹凸の高さ（Ｐｃ）のカウント値を０．０５μｍ≦
Ｐｃ＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐ
ｃ＜０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ
＜１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０
μｍが３０個以下とした適度な表面粗さとなっており、
これによって上面に半導体素子３及び外部リード端子２
が搭載取着された絶縁基体１を所定の治具内にセット
し、該治具内にエポキシ樹脂を滴下注入して半導体素子
３等をモールド樹脂６で被覆した際、絶縁基体１表面と
モールド樹脂６との接合が３次元的で強固なものとな
り、絶縁基体１とモールド樹脂６に熱が印加されてもモ
ールド樹脂６が絶縁基体１より剥離することはなく、そ
の結果、半導体素子３が作動時に発する熱は絶縁基体１
よりモールド樹脂６に良好に伝達されるとともにモール
ド樹脂６を介して外部に良好に放散され、半導体素子３
を常に低温として半導体素子３を長期間にわたり正常、
且つ安定に作動させることが可能となる。
【００２４】尚、前記絶縁基体１表面の粗さはＪＩＳ−
Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）でＲａ＜
０．５μｍとなると絶縁基体１の表面が平滑となってモ
ールド樹脂６を絶縁基体１に強固に接合させることがで
きず、またＲａ＞２．０μｍとなると絶縁基体１表面に
水分が多量に吸着され、これが半導体素子の発する熱等
によって気化膨張し、モールド樹脂６にクラックを発生
させて半導体素子の外気からの遮断が破れ、半導体素子
３を長期間にわたり正常、且つ安定に作動させることが
できなくなる。従って、前記絶縁基体１はその表面の粗
さがＪＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒ
ａ）で０．５μｍ≦Ｒａ≦２．０μｍの範囲に特定され
る。
Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）でＲａ＜
０．５μｍとなると絶縁基体１の表面が平滑となってモ
ールド樹脂６を絶縁基体１に強固に接合させることがで
きず、またＲａ＞２．０μｍとなると絶縁基体１表面に
水分が多量に吸着され、これが半導体素子の発する熱等
によって気化膨張し、モールド樹脂６にクラックを発生
させて半導体素子の外気からの遮断が破れ、半導体素子
３を長期間にわたり正常、且つ安定に作動させることが
できなくなる。従って、前記絶縁基体１はその表面の粗
さがＪＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒ
ａ）で０．５μｍ≦Ｒａ≦２．０μｍの範囲に特定され
る。
【００２５】また前記絶縁基体１はその表面の凹凸を
２．５ｍｍの長さにわたって小坂研究所（株）製のサー
フコーダＳＥ３０Ｄで測定し、凹部及び凸部の高さ（Ｐ
ｃ）が０．０５μｍ≦Ｐｃ＜０．１μｍのもののカウン
ト値が１０個未満、０．１μｍ≦Ｐｃ＜０．５μｍのカ
ウント値が１０個未満であると絶縁基体１の表面が平滑
となってモールド樹脂６を絶縁基体１に強固に接合させ
ることができず、また０．０５μｍ≦Ｐｃ＜０．１μｍ
のカウント値が９０個を越え、０．１μｍ≦Ｐｃ＜０．
５μｍのカウント値が９０個を越え、０．５μｍ≦Ｐｃ
＜１．０μｍのカウント値が６０個を越え、１．０μｍ
≦Ｐｃ＜５．０μｍのカウント値が３０個を越えると絶
縁基体１表面に水分が多量に吸着され、これが半導体素
子の発する熱等によって気化膨張し、モールド樹脂６に
クラックを発生させて半導体素子の外気からの遮断が破
れ、半導体素子３を長期間にわたり正常、且つ安定に作
動させることができなくなる。従って、前記絶縁基体１
はその表面の２．５ｍｍの長さにおける凹部及び凸部の
高さ（Ｐｃ）のカウント値が０．０５μｍ≦Ｐｃ＜０．
１μｍは１０個乃至９０個、０．１μｍ≦Ｐｃ＜０．５
μｍは１０個乃至９０個、０．５μｍ≦Ｐｃ＜１．０μ
ｍは６０個以下、１．０μｍ≦Ｐｃ＜５．０μｍは３０
個以下のものに特定される。
２．５ｍｍの長さにわたって小坂研究所（株）製のサー
フコーダＳＥ３０Ｄで測定し、凹部及び凸部の高さ（Ｐ
ｃ）が０．０５μｍ≦Ｐｃ＜０．１μｍのもののカウン
ト値が１０個未満、０．１μｍ≦Ｐｃ＜０．５μｍのカ
ウント値が１０個未満であると絶縁基体１の表面が平滑
となってモールド樹脂６を絶縁基体１に強固に接合させ
ることができず、また０．０５μｍ≦Ｐｃ＜０．１μｍ
のカウント値が９０個を越え、０．１μｍ≦Ｐｃ＜０．
５μｍのカウント値が９０個を越え、０．５μｍ≦Ｐｃ
＜１．０μｍのカウント値が６０個を越え、１．０μｍ
≦Ｐｃ＜５．０μｍのカウント値が３０個を越えると絶
縁基体１表面に水分が多量に吸着され、これが半導体素
子の発する熱等によって気化膨張し、モールド樹脂６に
クラックを発生させて半導体素子の外気からの遮断が破
れ、半導体素子３を長期間にわたり正常、且つ安定に作
動させることができなくなる。従って、前記絶縁基体１
はその表面の２．５ｍｍの長さにおける凹部及び凸部の
高さ（Ｐｃ）のカウント値が０．０５μｍ≦Ｐｃ＜０．
１μｍは１０個乃至９０個、０．１μｍ≦Ｐｃ＜０．５
μｍは１０個乃至９０個、０．５μｍ≦Ｐｃ＜１．０μ
ｍは６０個以下、１．０μｍ≦Ｐｃ＜５．０μｍは３０
個以下のものに特定される。
【００２６】かくして本発明の半導体装置は外部リード
端子を外部電気回路に接続させ、内部の半導体素子を外
部電気回路に電気的に接続することによってコンピュー
ター等の情報処理装置に搭載されることとなる。
端子を外部電気回路に接続させ、内部の半導体素子を外
部電気回路に電気的に接続することによってコンピュー
ター等の情報処理装置に搭載されることとなる。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２８】
【発明の効果】本発明の半導体装置によれば、上面に半
導体素子等が配されている、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、酸
化珪素質焼結体およびガラスセラミックス焼結体のいず
れかから成る絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０
１に規定の中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ
≦２．０μｍとし、且つ表面の２．５ｍｍの長さにおけ
る凹凸の高さ（Ｐｃ）のカウント値を０．０５μｍ≦Ｐ
ｃ＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐｃ
＜０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ＜
１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０μ
ｍが３０個以下としたことから上面に半導体素子及び外
部リード端子が搭載取着された絶縁基体を所定の治具内
にセットするとともに該治具内にエポキシ樹脂等の液状
樹脂を滴下注入し、しかる後、注入した樹脂を１８０℃
程度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化
させることによって絶縁基体や半導体素子等をモールド
樹脂で被覆する際、絶縁基体とモールド樹脂の接合が３
次元的で強固なものとなり、これによって絶縁基体とモ
ールド樹脂に熱が印加されてもモールド樹脂は絶縁基体
より剥離することはなく、半導体素子が作動時に発する
熱は絶縁基体よりモールド樹脂に良好に伝達されるとと
もにモールド樹脂を介して外部に良好に放散され、その
結果、半導体素子を常に低温として半導体素子を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
導体素子等が配されている、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、酸
化珪素質焼結体およびガラスセラミックス焼結体のいず
れかから成る絶縁基体の表面粗さをＪＩＳ−Ｂ−０６０
１に規定の中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ
≦２．０μｍとし、且つ表面の２．５ｍｍの長さにおけ
る凹凸の高さ（Ｐｃ）のカウント値を０．０５μｍ≦Ｐ
ｃ＜０．１μｍが１０個乃至９０個、０．１μｍ≦Ｐｃ
＜０．５μｍが１０個乃至９０個、０．５μｍ≦Ｐｃ＜
１．０μｍが６０個以下、１．０μｍ≦Ｐｃ＜５．０μ
ｍが３０個以下としたことから上面に半導体素子及び外
部リード端子が搭載取着された絶縁基体を所定の治具内
にセットするとともに該治具内にエポキシ樹脂等の液状
樹脂を滴下注入し、しかる後、注入した樹脂を１８０℃
程度の温度、１００ｋｇｆ／ｍｍ2の圧力を加え熱硬化
させることによって絶縁基体や半導体素子等をモールド
樹脂で被覆する際、絶縁基体とモールド樹脂の接合が３
次元的で強固なものとなり、これによって絶縁基体とモ
ールド樹脂に熱が印加されてもモールド樹脂は絶縁基体
より剥離することはなく、半導体素子が作動時に発する
熱は絶縁基体よりモールド樹脂に良好に伝達されるとと
もにモールド樹脂を介して外部に良好に放散され、その
結果、半導体素子を常に低温として半導体素子を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【符号の説明】 １・・・・・・絶縁基体 １ａ・・・・・半導体素子搭載部 ２・・・・・・外部リード端子 ３・・・・・・半導体素子 ４・・・・・・配線層 ６・・・・・・モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 弘 滋賀県蒲生郡蒲生町川合10番地の１ 京 セラ株式会社滋賀工場内 審査官 酒井 英夫 (56)参考文献 特開 平４−196153（ＪＰ，Ａ) 特開 昭63−170289（ＪＰ，Ａ) 実開 昭61−17747（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28
Claims (1)
- 【請求項１】上面中央部に半導体素子が搭載される搭載
部及び該搭載部周辺から外周部にかけて扇状に導出する
複数個の配線層を有する、酸化アルミニウム質焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、酸化珪
素質焼結体およびガラスセラミックス焼結体のいずれか
から成る絶縁基体と、前記絶縁基体の半導体素子搭載部
に搭載され、電極が前記配線層の一端に接続されている
半導体素子と、前記配線層の他端に取着され、半導体素
子を外部電気回路に接続する複数個の外部リード端子
と、前記絶縁基体、半導体素子及び外部リード端子の一
部を被覆するエポキシ樹脂から成るモールド樹脂とから
成る半導体装置であって、前記絶縁基体の表面粗さをＪ
ＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．５μｍ≦Ｒａ≦２．０μｍとし、且つ表面の２．５
ｍｍの長さにおける凹凸の高さ（Ｐｃ）のカウント値を
０．０５μｍ≦Ｐｃ＜０．１μｍが１０個乃至９０個、
０．１μｍ≦Ｐｃ＜０．５μｍが１０個乃至９０個、
０．５μｍ≦Ｐｃ＜１．０μｍが６０個以下、１．０μ
ｍ≦Ｐｃ＜５．０μｍが３０個以下としたことを特徴と
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9498095A JP3215006B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置 |
| US08/878,672 US5760466A (en) | 1995-04-20 | 1997-06-20 | Semiconductor device having improved heat resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9498095A JP3215006B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288425A JPH08288425A (ja) | 1996-11-01 |
| JP3215006B2 true JP3215006B2 (ja) | 2001-10-02 |
Family
ID=14125059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9498095A Expired - Fee Related JP3215006B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215006B2 (ja) |
-
1995
- 1995-04-20 JP JP9498095A patent/JP3215006B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288425A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6132543A (en) | Method of manufacturing a packaging substrate | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP3215006B2 (ja) | 半導体装置 | |
| JP3350269B2 (ja) | 半導体装置 | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3181008B2 (ja) | 半導体装置 | |
| JP3451003B2 (ja) | 半導体装置 | |
| JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JPH11176995A (ja) | 半導体装置 | |
| JP4416269B2 (ja) | 電子装置 | |
| JP2828578B2 (ja) | 半導体装置 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| EP1365450A1 (en) | An improved wire-bonded chip on board package | |
| JP3441318B2 (ja) | 半導体装置 | |
| JP2000252308A (ja) | 半導体装置の製造方法 | |
| JP2001230350A (ja) | 放熱用金属板の製造方法 | |
| JPH03297159A (ja) | 半導体装置 | |
| US20030205793A1 (en) | Wire-bonded chip on board package | |
| JPS61245555A (ja) | 半導体用端子接続構体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |