JP3181008B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3181008B2 JP3181008B2 JP1060195A JP1060195A JP3181008B2 JP 3181008 B2 JP3181008 B2 JP 3181008B2 JP 1060195 A JP1060195 A JP 1060195A JP 1060195 A JP1060195 A JP 1060195A JP 3181008 B2 JP3181008 B2 JP 3181008B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- wiring layer
- semiconductor element
- lead terminal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に使用される半導体装置に関するものである。
理装置に使用される半導体装置に関するものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、ダイパッドの周辺から所定間隔
で延びる多数の外部リード端子と、前記半導体素子、ダ
イパッド及び外部リード端子の一部を被覆するモールド
樹脂とから構成されており、ダイパッドと多数の外部リ
ード端子とが枠状の連結帯を介して一体的に連結形成さ
れたリードフレームを準備するとともに該リードフレー
ムのダイパッド上面に半導体素子を搭載固定し、次に前
記半導体素子の各電極と外部リード端子とをボンディン
グワイヤを介して電気的に接続するとともに前記半導体
素子、ダイパッド及び外部リード端子の一部をモールド
樹脂により被覆することによって製作されている。
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、ダイパッドの周辺から所定間隔
で延びる多数の外部リード端子と、前記半導体素子、ダ
イパッド及び外部リード端子の一部を被覆するモールド
樹脂とから構成されており、ダイパッドと多数の外部リ
ード端子とが枠状の連結帯を介して一体的に連結形成さ
れたリードフレームを準備するとともに該リードフレー
ムのダイパッド上面に半導体素子を搭載固定し、次に前
記半導体素子の各電極と外部リード端子とをボンディン
グワイヤを介して電気的に接続するとともに前記半導体
素子、ダイパッド及び外部リード端子の一部をモールド
樹脂により被覆することによって製作されている。
【０００３】尚、前記リードフレームは、銅や鉄を主成
分とする金属から成り、該銅や鉄を主成分とする金属の
薄板に従来周知の打ち抜き加工やエッチング加工等の金
属加工を施すことによって製作される。
分とする金属から成り、該銅や鉄を主成分とする金属の
薄板に従来周知の打ち抜き加工やエッチング加工等の金
属加工を施すことによって製作される。
【０００４】またかかる従来の半導体装置は半導体素子
及び外部リード端子の一部をモールド樹脂で被覆した
後、外部リード端子を枠状の連結帯より切断分離させ、
各々の外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続させることによっ
て内部の半導体素子は外部電気回路に電気的に接続され
る。
及び外部リード端子の一部をモールド樹脂で被覆した
後、外部リード端子を枠状の連結帯より切断分離させ、
各々の外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続させることによっ
て内部の半導体素子は外部電気回路に電気的に接続され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進み電極数が
大幅に増大してきており、これに伴って半導体素子の各
電極を外部電気回路に接続する外部リード端子も線幅が
0.3mm 以下と細く、且つ隣接する外部リード端子の間隔
も0.3mm 以下と極めて狭いものとなってきた。そのため
この従来の半導体装置は外部リード端子に例えば、外部
リード端子を外部電気回路に接続させる際等において外
力が印加されると該外力によって容易に変形し、隣接す
る外部リード端子が接触して短絡を発生したり外部リー
ド端子を所定の外部電気回路に正確、且つ強固に電気的
接続することができないという欠点を有していた。
半導体素子は高密度化、高集積化が急激に進み電極数が
大幅に増大してきており、これに伴って半導体素子の各
電極を外部電気回路に接続する外部リード端子も線幅が
0.3mm 以下と細く、且つ隣接する外部リード端子の間隔
も0.3mm 以下と極めて狭いものとなってきた。そのため
この従来の半導体装置は外部リード端子に例えば、外部
リード端子を外部電気回路に接続させる際等において外
力が印加されると該外力によって容易に変形し、隣接す
る外部リード端子が接触して短絡を発生したり外部リー
ド端子を所定の外部電気回路に正確、且つ強固に電気的
接続することができないという欠点を有していた。
【０００６】そこで上記欠点を解消するこめに酸化アル
ミニウム質焼結体等の電気絶縁材料から成り、上面中央
域に半導体素子を搭載する搭載部及び該搭載部周辺から
外周部にかけて扇状に導出する多数のメタライズ配線層
を有する絶縁基体と、枠状の連結帯に多数の外部リード
端子の一端を接合させたリードフレームとを準備すると
ともに前記絶縁基体の上面外周部に導出するメタライズ
配線層の一端にリードフレームの外部リード端子を自由
端を銀ロウ等のロウ材を介して取着させ、次に前記絶縁
基体の半導体素子搭載部に半導体素子を接着剤を介して
搭載固定するとともに該半導体素子の各電極を絶縁基体
の中央域に位置するメタライズ配線層の他端にボンディ
ングワイヤを介して接続し、最後に前記絶縁基体、半導
体素子及び外部リード端子の一部をモールド樹脂により
被覆するようになした半導体装置が提案されている。
ミニウム質焼結体等の電気絶縁材料から成り、上面中央
域に半導体素子を搭載する搭載部及び該搭載部周辺から
外周部にかけて扇状に導出する多数のメタライズ配線層
を有する絶縁基体と、枠状の連結帯に多数の外部リード
端子の一端を接合させたリードフレームとを準備すると
ともに前記絶縁基体の上面外周部に導出するメタライズ
配線層の一端にリードフレームの外部リード端子を自由
端を銀ロウ等のロウ材を介して取着させ、次に前記絶縁
基体の半導体素子搭載部に半導体素子を接着剤を介して
搭載固定するとともに該半導体素子の各電極を絶縁基体
の中央域に位置するメタライズ配線層の他端にボンディ
ングワイヤを介して接続し、最後に前記絶縁基体、半導
体素子及び外部リード端子の一部をモールド樹脂により
被覆するようになした半導体装置が提案されている。
【０００７】かかる半導体装置によれば外部リード端子
が扇状に広がったメタライズ配線層に取着されることか
ら外部リード端子の線幅及び隣接間隔を広いものとして
外部リード端子の変形を有効に防止しつつ隣接する外部
リード端子間の電気的絶縁を維持することが可能とな
る。
が扇状に広がったメタライズ配線層に取着されることか
ら外部リード端子の線幅及び隣接間隔を広いものとして
外部リード端子の変形を有効に防止しつつ隣接する外部
リード端子間の電気的絶縁を維持することが可能とな
る。
【０００８】しかしながら、この半導体装置において
は、リードフレームが銅や鉄を主成分とする金属から成
り、その熱膨張係数が絶縁基体を構成する酸化アルミニ
ウム質焼結体等と大きく相違すること、メタライズ配線
層に外部リード端子を取着させるロウ材に銀ロウ等が使
用されており、該銀ロウの融点が高いこと等から絶縁基
体のメタライズ配線層にリードフレームの外部リード端
子をロウ材を介して取着するとメタライズ配線層と外部
リード端子との間に絶縁基体とリードフレームとの熱膨
張係数の相違に起因する熱応力が発生するとともに内在
してしまい、その結果、外部リード端子に外力が印加さ
れると該外力が前記内在応力と相俟って大となり、外部
リード端子がメタライズ配線層より剥離するという欠点
を誘発した。特にこの欠点は外部リード端子の線幅が細
く、メタライズ配線層と外部リード端子の接合領域が狭
いと顕著になる。
は、リードフレームが銅や鉄を主成分とする金属から成
り、その熱膨張係数が絶縁基体を構成する酸化アルミニ
ウム質焼結体等と大きく相違すること、メタライズ配線
層に外部リード端子を取着させるロウ材に銀ロウ等が使
用されており、該銀ロウの融点が高いこと等から絶縁基
体のメタライズ配線層にリードフレームの外部リード端
子をロウ材を介して取着するとメタライズ配線層と外部
リード端子との間に絶縁基体とリードフレームとの熱膨
張係数の相違に起因する熱応力が発生するとともに内在
してしまい、その結果、外部リード端子に外力が印加さ
れると該外力が前記内在応力と相俟って大となり、外部
リード端子がメタライズ配線層より剥離するという欠点
を誘発した。特にこの欠点は外部リード端子の線幅が細
く、メタライズ配線層と外部リード端子の接合領域が狭
いと顕著になる。
【０００９】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体上の配線層に所定の外部リード
端子を強固に取着させ、内部の半導体素子を外部リード
端子を介して所定の外部電気回路に正確、且つ確実に電
気的接続することができる半導体装置を提供することに
ある。
で、その目的は絶縁基体上の配線層に所定の外部リード
端子を強固に取着させ、内部の半導体素子を外部リード
端子を介して所定の外部電気回路に正確、且つ確実に電
気的接続することができる半導体装置を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は上
面中央部に半導体素子が搭載される搭載部及び該搭載部
周辺から外周部にかけて扇状に導出されるアルミニウム
から成る配線層を有する絶縁基体と、前記絶縁基体の搭
載部に搭載され、電極が前記配線層に接続されている半
導体素子と、前記配線層に振動数20〜60kHz、振幅1.0〜
10.0μmの超音波振動を0.5〜5.0kgf/mm2の押圧力で0.3
〜1.0秒印加することによって超音波接合により取着さ
れている外部リード端子と、前記絶縁基体、半導体素子
及び外部リード端子の一部を被覆するモールド樹脂とか
ら成ることを特徴とするものである。
面中央部に半導体素子が搭載される搭載部及び該搭載部
周辺から外周部にかけて扇状に導出されるアルミニウム
から成る配線層を有する絶縁基体と、前記絶縁基体の搭
載部に搭載され、電極が前記配線層に接続されている半
導体素子と、前記配線層に振動数20〜60kHz、振幅1.0〜
10.0μmの超音波振動を0.5〜5.0kgf/mm2の押圧力で0.3
〜1.0秒印加することによって超音波接合により取着さ
れている外部リード端子と、前記絶縁基体、半導体素子
及び外部リード端子の一部を被覆するモールド樹脂とか
ら成ることを特徴とするものである。
【００１１】
【作用】本発明の半導体装置によれば、絶縁基体上面に
被着されている配線層が半導体素子搭載部周辺から外周
部に向かって扇状に広がっており、絶縁基体の外周部に
おける線幅及び隣接間隔が広くなっていることから該配
線層の外周部に取着される外部リード端子もその線幅及
び隣接間隔を広くなすことができ、その結果、外部リー
ド端子の機械的強度が向上し、外力が印加されても該外
部リード端子に大きな変形が発生することはなく、隣接
する外部リード端子間の電気的絶縁を維持しつつ外部リ
ード端子を所定の外部電気回路に正確、且つ確実に電気
的接続することが可能となる。
被着されている配線層が半導体素子搭載部周辺から外周
部に向かって扇状に広がっており、絶縁基体の外周部に
おける線幅及び隣接間隔が広くなっていることから該配
線層の外周部に取着される外部リード端子もその線幅及
び隣接間隔を広くなすことができ、その結果、外部リー
ド端子の機械的強度が向上し、外力が印加されても該外
部リード端子に大きな変形が発生することはなく、隣接
する外部リード端子間の電気的絶縁を維持しつつ外部リ
ード端子を所定の外部電気回路に正確、且つ確実に電気
的接続することが可能となる。
【００１２】また本発明の半導体装置によれば、外部リ
ード端子が絶縁基体の配線層に超音波接合による金属結
合により取着されていることから各配線層と外部リード
端子との間に大きな熱応力が発生し内在することはな
く、その結果、外部リード端子に外力が印加されても外
部リード端子は配線層に強固に取着し、これによって内
部に収容する半導体素子を外部リード端子を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
が可能となる。
ード端子が絶縁基体の配線層に超音波接合による金属結
合により取着されていることから各配線層と外部リード
端子との間に大きな熱応力が発生し内在することはな
く、その結果、外部リード端子に外力が印加されても外
部リード端子は配線層に強固に取着し、これによって内
部に収容する半導体素子を外部リード端子を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
が可能となる。
【００１３】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体装置の一実施例を示し、1 は
絶縁基体、2 は外部リード端子、3 は半導体素子であ
る。
る。図１は本発明の半導体装置の一実施例を示し、1 は
絶縁基体、2 は外部リード端子、3 は半導体素子であ
る。
【００１４】前記絶縁基体1 はその上面中央域に半導体
素子3 が搭載される搭載部1aを有しており、該搭載部1a
には半導体素子3 が樹脂、ガラス、ロウ材等の接着剤を
介して接着固定される。
素子3 が搭載される搭載部1aを有しており、該搭載部1a
には半導体素子3 が樹脂、ガラス、ロウ材等の接着剤を
介して接着固定される。
【００１５】前記絶縁基体1 は酸化アルミニウム質焼結
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合には酸化アルミニウム、酸化珪素、酸化カルシ
ウム、酸化マグネシウム等の原料粉末に適当なバインダ
ー、溶剤を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法等に
よりシート状に成形してセラミックグリーンシート( セ
ラミック生シート) を得、しかる後、前記セラミックグ
リーンシートを打ち抜き加工法等により適当な形状に打
ち抜くとともに必要に応じて複数枚を積層し、最後に前
記セラミックグリーンシートを還元雰囲気中、約1600℃
の温度で焼成することによって製作される。
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合には酸化アルミニウム、酸化珪素、酸化カルシ
ウム、酸化マグネシウム等の原料粉末に適当なバインダ
ー、溶剤を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法等に
よりシート状に成形してセラミックグリーンシート( セ
ラミック生シート) を得、しかる後、前記セラミックグ
リーンシートを打ち抜き加工法等により適当な形状に打
ち抜くとともに必要に応じて複数枚を積層し、最後に前
記セラミックグリーンシートを還元雰囲気中、約1600℃
の温度で焼成することによって製作される。
【００１６】前記絶縁基体1 はまたその上面の半導体素
子搭載部1a周辺から外周部にかけて扇状に広がる多数の
配線層4 が被着形成されており、該配線層4 の半導体素
子搭載部1a周辺部位には半導体素子3 の各電極がボンデ
ィングワイヤ5 を介して電気的に接続され、また絶縁基
体1 の外周部位には外部電気回路と接続される外部リー
ド端子2 が取着されている。
子搭載部1a周辺から外周部にかけて扇状に広がる多数の
配線層4 が被着形成されており、該配線層4 の半導体素
子搭載部1a周辺部位には半導体素子3 の各電極がボンデ
ィングワイヤ5 を介して電気的に接続され、また絶縁基
体1 の外周部位には外部電気回路と接続される外部リー
ド端子2 が取着されている。
【００１７】前記配線層4 はアルミニウムから成り、絶
縁基体1 の上面に蒸着法やスパッタリング法等によって
所定厚みのアルミニウム膜を被着させ、しかる後、前記
アルミニウム膜を従来周知のフォトリソグラフィ技術に
より所定パターンに加工することによって絶縁基体1 上
で半導体素子搭載部1a周辺から外周部にかけて扇状に被
着形成される。
縁基体1 の上面に蒸着法やスパッタリング法等によって
所定厚みのアルミニウム膜を被着させ、しかる後、前記
アルミニウム膜を従来周知のフォトリソグラフィ技術に
より所定パターンに加工することによって絶縁基体1 上
で半導体素子搭載部1a周辺から外周部にかけて扇状に被
着形成される。
【００１８】前記配線層４はそれを構成するアルミニウ
ムが絶縁基体１と密着性が良いことから絶縁基体１の上
面に蒸着法やスパッタリング法等により所定厚みに被着
させるだけで絶縁基体１に強固に被着する。
ムが絶縁基体１と密着性が良いことから絶縁基体１の上
面に蒸着法やスパッタリング法等により所定厚みに被着
させるだけで絶縁基体１に強固に被着する。
【００１９】尚、前記アルミニウムから成る配線層4 は
その下方に更にニッケルやニッケルークロム等から成る
密着金属層を介在させておくと配線層4 を絶縁基体1 に
より強固に被着させることができる。従って、配線層4
を絶縁基体1 により強固に被着させるには配線層4 と絶
縁基体1 との間にニッケルやニッケルークロムを1.0乃
至10.0μm の厚みに被着させておくことが好ましい。
その下方に更にニッケルやニッケルークロム等から成る
密着金属層を介在させておくと配線層4 を絶縁基体1 に
より強固に被着させることができる。従って、配線層4
を絶縁基体1 により強固に被着させるには配線層4 と絶
縁基体1 との間にニッケルやニッケルークロムを1.0乃
至10.0μm の厚みに被着させておくことが好ましい。
【００２０】また前記配線層4 に取着される外部リード
端子2 は内部に収容する半導体素子3 を外部電気回路に
接続する作用を為し、外部リード端子2 を外部電気回路
基板の配線導体に接続することにより半導体素子3 が配
線層4 及び外部リード端子2を介して外部電気回路に電
気的に接続されることとなる。
端子2 は内部に収容する半導体素子3 を外部電気回路に
接続する作用を為し、外部リード端子2 を外部電気回路
基板の配線導体に接続することにより半導体素子3 が配
線層4 及び外部リード端子2を介して外部電気回路に電
気的に接続されることとなる。
【００２１】前記外部リード端子2は該外部リード端子2
の取着される配線層4が絶縁基体1の上面中央部に位置す
る半導体素子搭載部1a周辺から外周部にかけて扇状に広
がっており、絶縁基体1の外周部における線幅及び隣接
する配線層4間の間隔が広いものとなっていることから
その線幅及び隣接間隔を広いものとなすことができ、そ
の結果、外部リード端子2に外力が印加されたとしても
該外部リード端子2に大きな変形を発生することはな
く、隣接する外部リード端子2間の電気的絶縁を維持し
つつ外部リード端子2を所定の外部電気回路に正確、且
つ確実に電気的接続することが可能となる。
の取着される配線層4が絶縁基体1の上面中央部に位置す
る半導体素子搭載部1a周辺から外周部にかけて扇状に広
がっており、絶縁基体1の外周部における線幅及び隣接
する配線層4間の間隔が広いものとなっていることから
その線幅及び隣接間隔を広いものとなすことができ、そ
の結果、外部リード端子2に外力が印加されたとしても
該外部リード端子2に大きな変形を発生することはな
く、隣接する外部リード端子2間の電気的絶縁を維持し
つつ外部リード端子2を所定の外部電気回路に正確、且
つ確実に電気的接続することが可能となる。
【００２２】前記外部リード端子2 は銅を主成分とする
銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施し、所定の形状となす
ことによって製作される。
銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施し、所定の形状となす
ことによって製作される。
【００２３】また前記外部リード端子2はその一端が配
線層4に超音波接合によって取着されており、具体的に
は絶縁基体1の上面外周部に位置する配線層4の一端部に
外部リード端子2の一端を載置させ、しかる後、前記外
部リード端子2の一端に超音波振動子（ホーン）を0.5〜
5.0kgf/mm2の圧力で押圧させるとともに振動数20〜60kH
z、振幅1.0〜10.0μmの超音波振動を0.3〜1.0秒印加す
ることによって行われる。この場合、外部リード端子2
は配線層4に超音波接合による金属結合により取着され
ることから外部リード端子2と配線層4との間に大きな熱
応力が発生し内在することはなく、その結果、外部リー
ド端子2の配線層4に対する接合強度が強くなり、外力が
印加されても配線層4より剥離することはない。
線層4に超音波接合によって取着されており、具体的に
は絶縁基体1の上面外周部に位置する配線層4の一端部に
外部リード端子2の一端を載置させ、しかる後、前記外
部リード端子2の一端に超音波振動子（ホーン）を0.5〜
5.0kgf/mm2の圧力で押圧させるとともに振動数20〜60kH
z、振幅1.0〜10.0μmの超音波振動を0.3〜1.0秒印加す
ることによって行われる。この場合、外部リード端子2
は配線層4に超音波接合による金属結合により取着され
ることから外部リード端子2と配線層4との間に大きな熱
応力が発生し内在することはなく、その結果、外部リー
ド端子2の配線層4に対する接合強度が強くなり、外力が
印加されても配線層4より剥離することはない。
【００２４】更に前記上面に半導体素子3 及び外部リー
ド端子2 が取着された絶縁基体1 は外部リード端子2 の
一部を残してエポキシ樹脂等から成るモールド樹脂6 で
被覆されており、半導体素子3 を外気から完全に遮断す
ることによって最終製品として半導体装置となる。
ド端子2 が取着された絶縁基体1 は外部リード端子2 の
一部を残してエポキシ樹脂等から成るモールド樹脂6 で
被覆されており、半導体素子3 を外気から完全に遮断す
ることによって最終製品として半導体装置となる。
【００２５】前記半導体素子3及び外部リード端子2のモ
ールド樹脂6による被覆は、上面に半導体素子3及び外部
リード端子2が取着された絶縁基体1を所定の治具内にセ
ットするとともに治具内にエポキシ等の液状樹脂を滴下
注入し、しかる後、注入した樹脂を180℃程度の温度、1
00kgf/mm2の圧力を加え熱硬化させることによって行わ
れる。
ールド樹脂6による被覆は、上面に半導体素子3及び外部
リード端子2が取着された絶縁基体1を所定の治具内にセ
ットするとともに治具内にエポキシ等の液状樹脂を滴下
注入し、しかる後、注入した樹脂を180℃程度の温度、1
00kgf/mm2の圧力を加え熱硬化させることによって行わ
れる。
【００２６】かくして本発明の半導体装置は外部リード
端子2 を外部電気回路に接続させ、内部の半導体素子3
を外部電気回路に電気的に接続することによってコンピ
ュータ等の情報処理装置に搭載されることとなる。
端子2 を外部電気回路に接続させ、内部の半導体素子3
を外部電気回路に電気的に接続することによってコンピ
ュータ等の情報処理装置に搭載されることとなる。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２８】
【発明の効果】本発明の半導体装置によれば、絶縁基体
上面に被着されている配線層が半導体素子搭載部周辺か
ら外周部に向かって扇状に広がっており、絶縁基体の外
周部における線幅及び隣接間隔が広くなっていることか
ら該配線層の外周部に取着される外部リード端子もその
線幅及び隣接間隔を広くなすことができ、その結果、外
部リード端子の機械的強度が向上し、外力が印加されて
も該外部リード端子に大きな変形が発生することはな
く、隣接する外部リード端子間の電気的絶縁を維持しつ
つ外部リード端子を所定の外部電気回路に正確、且つ確
実に電気的接続することが可能となる。
上面に被着されている配線層が半導体素子搭載部周辺か
ら外周部に向かって扇状に広がっており、絶縁基体の外
周部における線幅及び隣接間隔が広くなっていることか
ら該配線層の外周部に取着される外部リード端子もその
線幅及び隣接間隔を広くなすことができ、その結果、外
部リード端子の機械的強度が向上し、外力が印加されて
も該外部リード端子に大きな変形が発生することはな
く、隣接する外部リード端子間の電気的絶縁を維持しつ
つ外部リード端子を所定の外部電気回路に正確、且つ確
実に電気的接続することが可能となる。
【００２９】また本発明の半導体装置によれば、外部リ
ード端子が絶縁基体の配線層に超音波接合による金属結
合により取着されていることから各配線層と外部リード
端子との間に大きな熱応力が発生し内在することはな
く、その結果、外部リード端子に外力が印加されても外
部リード端子は配線層に強固に取着し、これによって内
部に収容する半導体素子を外部リード端子を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
が可能となる。
ード端子が絶縁基体の配線層に超音波接合による金属結
合により取着されていることから各配線層と外部リード
端子との間に大きな熱応力が発生し内在することはな
く、その結果、外部リード端子に外力が印加されても外
部リード端子は配線層に強固に取着し、これによって内
部に収容する半導体素子を外部リード端子を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
が可能となる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
１・・・・・・絶縁基体 １ａ・・・・・半導体素子搭載部 ２・・・・・・外部リード端子 ３・・・・・・半導体素子 ４・・・・・・配線層 ５・・・・・・ボンディングワイヤ ６・・・・・・モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−304240（ＪＰ，Ａ) 特開 平６−216504（ＪＰ，Ａ) 実開 昭48−108561（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (1)
- 【請求項１】上面中央部に半導体素子が搭載される搭載
部及び該搭載部周辺から外周部にかけて扇状に導出され
るアルミニウムから成る配線層を有する絶縁基体と、前
記絶縁基体の搭載部に搭載され、電極が前記配線層に接
続されている半導体素子と、前記配線層に振動数20〜60
kHz、振幅1.0〜10.0μmの超音波振動を0.5〜5.0kgf/mm 2
の押圧力で0.3〜1.0秒印加することによって超音波接合
により取着されている外部リード端子と、前記絶縁基
体、半導体素子及び外部リード端子の一部を被覆するモ
ールド樹脂とから成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060195A JP3181008B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060195A JP3181008B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204109A JPH08204109A (ja) | 1996-08-09 |
| JP3181008B2 true JP3181008B2 (ja) | 2001-07-03 |
Family
ID=11754776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060195A Expired - Fee Related JP3181008B2 (ja) | 1995-01-26 | 1995-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181008B2 (ja) |
-
1995
- 1995-01-26 JP JP1060195A patent/JP3181008B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204109A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP2003032061A (ja) | 弾性表面波装置の製造方法 | |
| JP3181008B2 (ja) | 半導体装置 | |
| JPH06281511A (ja) | 歪センサ | |
| JP3350269B2 (ja) | 半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3215006B2 (ja) | 半導体装置 | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP4089958B2 (ja) | 多数個取り配線基板 | |
| JP3434918B2 (ja) | 半導体装置 | |
| EP1365450A1 (en) | An improved wire-bonded chip on board package | |
| JPH11176995A (ja) | 半導体装置 | |
| JPS60178655A (ja) | リ−ドフレ−ム | |
| US20030205793A1 (en) | Wire-bonded chip on board package | |
| JPH08162589A (ja) | 半導体装置 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2828578B2 (ja) | 半導体装置 | |
| JP3911477B2 (ja) | 多数個取り配線基板 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2833901B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |