KR0171438B1 - 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 - Google Patents

반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 Download PDF

Info

Publication number
KR0171438B1
KR0171438B1 KR1019940024239A KR19940024239A KR0171438B1 KR 0171438 B1 KR0171438 B1 KR 0171438B1 KR 1019940024239 A KR1019940024239 A KR 1019940024239A KR 19940024239 A KR19940024239 A KR 19940024239A KR 0171438 B1 KR0171438 B1 KR 0171438B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit board
conductive adhesive
mounting
temperature
Prior art date
Application number
KR1019940024239A
Other languages
English (en)
Inventor
요시히로 베스호
요시히로 도무라
Original Assignee
모리시따 요오이찌
마쯔시다 덴끼 산교 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5242645A external-priority patent/JP2721789B2/ja
Priority claimed from JP5242646A external-priority patent/JP2721790B2/ja
Priority claimed from JP5242647A external-priority patent/JP2548891B2/ja
Application filed by 모리시따 요오이찌, 마쯔시다 덴끼 산교 가부시끼 가이샤 filed Critical 모리시따 요오이찌
Application granted granted Critical
Publication of KR0171438B1 publication Critical patent/KR0171438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

열가소성 전도성 접착제에 의해 반도체 장치의 단자 전극을 회로 기판의 접속 전극에 접합시키는 단계와; 열경화성 수지를 반도체 장치와 회로 기판 사이의 갭에 충진시키는 단계와; 열가소성 전도성 접착제의 소성화 온도와 동일하거나 그 이상의 온도에서 열경화성 수지를 경화시키는 단계를 포함하는 반도체 장치를 회로기판 상에 장착하는 방법이 기재된다.

Description

반도체 장치를 회로 기판 상에 장착하는 방법 및 반도체 장치가 장착된 회로기판
제 1a도 내지 제 1d 도는 본 발명의 방법에 따라 반도체 장치를 회로 기판상에 장착하는 방법을 도시한 다이어그램.
제 2 도는 본 발명의 방법에 따라 접착층(3)을 형성하는 단계의 다른 예를 도시한 다이어그램.
제 3 도는 본 발명의 방법에 따라 접착층(3)을 형성하는 단계의 일 예를 도시한 다이어그램.
제 4 도는 본 발명에 따라 반도체 장치가 장착된 회로 기판의 일 예를 도시한 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 장치 2 : 단자 전극
2a : 범프 전극 3 : 전도성 접착층
4 : 회로 기판 5 : 접속 전극
6 : 접합층 9 : 경화 수지층
[발명의 배경]
[발명의 분야]
본 발명은 반도체 장치를 회로 기판 상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판에 관한 것이다. 보다 상세하게는, 본 발명은 전도성 접착제를 사용하여서 반도체 장치를 회로 기판 상에 엎어 장착하는 방법 및 이러한 방법을 사용하여 반도체 장치가 그 위에 장착된 회로 기판에 관한 것이다.
[종래기술]
종래에는 반도체 장치를 회로 기판 상에 장착하기 위하여 땜납 기술이 많이 사용되었다. 최근에, 반도체 장치 패키지의 크기가 작아지고 그 핀의 수가 증가함에 따라 핀 피치가 크게 감소되었다. 종래의 용접 기술을 사용하여 회로 기판 상에 핀 피치가 감소된 반도체 장치를 장착하는 것은 어렵다. 본 명세서에서는, 회로 기판은 칩 캐리어(chip carrier) 등을 포함할 수 있다.
따라서, 최근에 소위 베어 칩(bare chip)이라 지칭되는 팩키지 없는 반도체 장치를 회로 기판 상에 직접 장착시켜 장착 면적을 감소시키고 기판의 밀도를 증가시키는 방법이 개발되었다. 이러한 방법의 일 예를 들면 다음과 같다. 먼저, 땜납층으로 구성된 전극을 반도체 장치의 각 단자 전극 상에 형성한다. 그 뒤, 반도체 장치가 회로 기판 상에 엎어 놓고, 이렇게 형성된 전극은 회로 기판의 대응하는 접속 전극과 접속하게 된다. 그런 다음, 땜납을 가열 용융시켜 반도체 장치를 회로기판에 결합시킨다. 이러한 장착 방법은 반도체 장치의 모든 단자 전극이 회로 기판에 동시에 접속될 수 있다는 장점이 있다. 미국 특허 제 5,121,190 호에 개시된 장착 방법에서는, 반도체 장치와 회로 기판 사이의 이러한 땜납 접합부는 접합부의 안정성을 확고히 하기 위하여 수지로 밀봉된다.
본 발명자들은 반도체 장치를 장착하는 상기 종래의 방법에서 다음의 문제점을 발견하였다.
(1) 반도체 장치와 회로 기판 사이에 충진된 액체 밀봉 수지를 가열하여 경화시키는 동안, 열 응력이 반도체 장치와 회로 기판 사이의 열팽창 계수의 차이에 의해서 야기되어, 땜납 접합부로 가해진다. 땜납은 단단하고 유연성이 부족하기 때문에 땜납 접합부는 그곳에 가해진 열 응력에 의해 쉽게 파손될 수 있다.
(2) 회로 기판에 장착된 반도체 장치가 고온에서 작동되는 경우에, 땜납 접합부는 반도체 장치와 회로 기판 사이의 열팽창 계수 차이에 의해 야기된 열 응력 뿐만 아니라, 반도체 장치와 회로 기판 사이에 충진된 밀봉 수지의 열팽창에 의해 야기된 열 응력을 받는다. 이러한 열 응력은 땜납 접합부의 파손을 일으킬 수도 있다.
따라서, 종래의 장착 방법은 반도체 장치와 회로 기판 사이에 신뢰성 있는 접속이 얻어질 수 없다는 결점이 있다.
[발명의 요약]
반도체 장치를 회로 기판 상에 장착하는 본 발명에 따른 방법은, 열가소성 전도성 접착제에 의해 반도체 장치의 단자 전극을 회로 기판의 접속 전극에 접합시키는 단계와; 열경화성 수지를 반도체 장치와 회로 기판 사이의 갭에 충진시키는 단계와; 열가소성 전도성 접착제의 소성화 온도와 동일하거나 그 이상의 온도에서 열경화성 수지를 경화시키는 단계를 포함한다.
본 발명의 일 실시예에서 상술한 방법은, 접합 단계에 앞서, 반도체 장치의 단자 전극에 범프 전극을 형성하는 단계를 추가로 포함한다.
본 발명의 다른 측면에서, 반도체 장치가 장착된 회로 기판이 제공된다. 회로 기판은 반도체 장치의 단자 전극과 회로 기판의 접속 전극 사이에 열가소성 전도성 접착제로 형성된 접합층과; 반도체 장치와 회로 기판 사이에 열경화성 수지로 형성된 수지층을 포함하며, 여기에서, 접합층과 수지층의 양자는 경화 단계 이전에 형성되며; 이후에 열가소성 전도성 접착제의 소성화 온도와 동일하거나 그 이상의 온도에서 열경화성 수지를 경화한다.
본 발명의 일 실시예에서, 상술한 회로 기판은 반도체 장치의 단자 전극 상에 범프 전극을 추가로 포함한다.
본 발명의 또 다른 실시예에서, 열가소성 전도성 접착제는 열가소성 수지와 전도성 충진재를 포함한다.
본 발명의 또 다른 실시예에서, 열경화성 수지는 반도체 장치의 최대 작동 온도와 동일하거나 그 이상의 글래스 전이점을 가진다.
본 발명의 또 다른 실시예에서, 열경화성 수지가 경화될 때의 온도는 반도체 장치에 대한 최대 작동 온도와 동일하거나 그 이상이다.
따라서, 본원의 발명은 (1) 반도체 장치가 장착된 고신뢰성의 회로 기판을 제공하고, (2) 반도체 장치를 회로 기판 상에 장착하는 고신뢰성의 방법을 제공한다는 장점이 있다.
첨부된 도면을 참조로 하여 하기의 발명의 상세한 설명을 읽고 이해할 때, 본 기술 분야의 숙련자들에게 본 발명의 상기 장점 및 다른 장점이 명백하게 될 것이다.
[양호한 실시예에 대한 상세한 설명]
본 발명의 양호한 일 실시예를 제 1a도 내지 제 1d도를 참조하여 설명하기로 한다.
제 1a도에 도시된 바와 같이, 반도체 장치(1)의 각 단자 전극(2) 상에, 전도성 접착층(3)이 열가소성 전도성 접착제를 사용하여 형성된다. 그 뒤, 회로 기판(4)의 접속 전극(5)과 대응하여 정렬된 반도체 장치(1)의 전도성 접착층(3)을 사용하여, 반도체 장치(1)는 회로 기판(4) 상에 엎어져서(단자 전극(2)이 아래로 향하게 하여) 놓인다.
그 후에, 전도성 접착층(3)을 구성하는 열가소성 전도성 접착제를 소성화 온도(예, 125℃)와 동일하거나 그 이상의 온도에서 가열하여, 단자 전극(2)과 접속전극(5)에 대한 전도성 접착층(3)의 접착성을 향상시킨다. 그 뒤, 열가소성 전도성 접착제를 소성화 온도 이하의 온도, 예를 들면 실온(25 ℃)까지 냉각시켜, 제 1b도에 도시된 것과 같은 접합층(6)을 형성한다. 이러한 방식으로, 반도체 장치(1)의 단자 전극(2)은 열가소성 전도성 접착제로 형성된 접합층(6)에 의해 회로 기판(4)의 대응하는 접속 전극(5)에 전기적으로 접속되고 기계적으로 고정된다.
다음에, 제 1c도에 도시한 바와 같이, 반도체 장치(1)와 회로 기판(4) 사이의 갭을 액체 열경화성 수지(7 : 예를 들어 에폭시 수지)로 충진한다. 액체 열경화성 수지(7)는 그 뒤 전도성 접착층(3)에 대해 사용된 열가소성 전도성 접착제의 소성화 온도 이상의 경화 온도(예를 들어, 150 ℃)에서 경화된다.
열경화성 수지(7)가 경화되는 동안, 접합층(6)을 구성하는 열가소성 전도성 접착제는 다시 소성화된다. 제 1c도는 열경화성 수지(7)의 경화를 도식적으로 나타내며, 여기에서 참조 부호 8은 소성화된 열가소성 전도성 접착제로 구성된 접합층을 나타낸다. 경화 반응이 진행됨에 따라, 액체 열경화성 수지(7)는 경화 수축되어, 경화 수지층(9)을 형성한다. 이때, 경화 수지층(9)의 압축력이 소성화된 접합층(8)에 작용되므로, 반도체 장치(1) 및 회로 기판(4)에 대한 접합층(8)의 접착성이 향상되어 반도체 장치(1)와 회로 기판(4) 사이의 접속 안정성이 개선된다. 본원에서 사용된 액체 열경화성 수지(7)는 전도성 접착층(3)에 대해 사용된 열가소성 전도성 접착제의 소성화 온도 이상의 온도에서 경화되는 열경화성 수지이다.
열경하성 수지의 경화 이후에, 열가소성 전도성 접착제의 소성화 온도 이하의 온도로 냉각되므로써, 소성화된 접합층(8)은 고체화되고 다시 접합층(6)으로 된다. 그 결과, 제 1d 도에 도시된 바와 같이, 반도체 장치(1)가 열가소성 전도성 접착제의 접합층(6)에 의해 회로 기판(4)에 전기적으로 접속되고, 반도체 장치(1)와 회로 기판(4) 사이의 갭이 경화 수지층(9)으로 충진된, 반도체 장치(1)가 장착된 회로 기판(4)이 얻어진다.
이렇게 얻어진 반도체 장치가 장착된 회로 기판에서, 반도체 장치(1)는 열가소성 전도성 접착제로 형성된 접합층(6)에 의해 회로 기판(4)에 접합되고, 반도체 장치(1)와 회로 기판(4) 사이의 갭은 열경화성 수지로 형성된 수지층(9)으로 충진된다. 따라서, 반도체 장치(1)와 회로 기판(4) 사이의 접합부로 작용하는 열가소성 전도성 접착제로 형성된 접합층(6)은 반도체 장치(1)와 회로 기판(4)간의 열팽창 계수 차치에 의해 야기되는 열 응력의 영향을 거의 받지 않는다. 따라서, 본 발명은 반도체 장치가 장착된 고신뢰성의 회로 기판을 제공한다.
본 발명에 따른 회로 기판 상에 반도체 장치를 장착하는 방법에서는, 열가소성 전도성 접착제를 사용하여 반도체 장치를 회로 기판과 접합시킨 뒤에, 반도체 장치와 회로 기판 사이에 충진된 액체 열경화성 수지를 열가소성 전도성 접착제의 소성화 온도와 동일하거나 그 이상의 온도에서 경화시킨다. 이는 반도체 장치와 회로 기판 사이의 열가소성 전도성 접착제 접합부가 연화(즉, 소성화)되고 따라서 열경화성 수지를 경화시키는 동안 유연성을 유지함을 의미한다. 따라서, 열경화성 수지의 경화 중에 열경화성 수지의 수축에 의해 접합부 내에 야기될 수도 있는 내부 변형이 감소된다. 이것은 반도체 장치와 회로 기판 사이의 전기·기계적 접속 안정성을 확고히 할 수 있게 한다.
밀봉 수지는 최대 작동 온도와 동일하거나 그 이상의 온도에서 경화되는 것이 바람직하다. 이것은 반도체 장치의 작동 온도 범위에 걸쳐서 밀봉 수지의 압축력이 반도체 장치와 회로 기판 사이의 접합부에 작용되도록 한다. 이렇게 하여, 반도체 장치와 회로 기판 사이의 접속은 반도체 장치의 작동 온도 범위에 걸쳐 안정성이 유지될 수 있다. 따라서, 본 발명은 반도체 장치가 장착된 고신뢰성의 회로기판을 제고한다.
반도체 장치의 최대 작동 온도와 동일하거나 그 이상의 글래스 전이점을 가지는 밀봉 수지를 열경화 수지로 사용하는 것이 바람직하다. 이것은 반도체 장치가 반도체 장치와 회로 기판 사이에 충진된 밀봉 수지의 글래스 전이점과 동일하거나 그 이하에서 작동되게 하므로 밀봉 수지의 열팽창 계수가 작게 된다. 따라서, 반도체 장치와 회로 기판 사이의 접속은 반도체 장치의 작동 온도 범위에 걸쳐 안정성이 유지될 수 있다. 이것은 반도체 장치가 장착된 고신뢰성의 회로 기판을 제공할 수 있게 한다.
열가소성 전도성 접착제의 소성화 온도는 반도체 장치의 작동 온도와 동일하거나 그 이상인 것이 바람직하다. 이것은 열가소성 전도성 접착제가 소성화 온도와 동일하거나 그 이상의 온도에서보다 소성화 온도 이하의 온도에서 더 높은 강도를 가지기 때문이다. 열가소성 전도성 접착제의 소성화 온도 이하의 온도에서 조차, 열가소성 전도성 접착제는 땜납보다 더 유연하다. 따라서, 본 발명의 열가소성 전도성 접착층은 종래의 장착 기술에서 사용된 땜납보다 높은 내응력성을 가진다.
일반적으로, 반도체 장치의 작동 온도는 -45℃ 내지 125℃의 범위이다. 열가소성 전도성 접착제의 소성화 온도는 150℃와 동일하거나 그 이하가 바람직하다. 보다 상세하게는, 상술한 바와 같이 열가소성 전도성 접착제의 소성화 온도는 반도체 장치의 최대 작동 온도인 125℃와 동일하거나 그 이상인 것이 보다 바람직하다. 열경화성 수지의 경화 온도는 150℃ 보다 높은 것이 바람직하므로 경화 중에 열경화성 수지의 수축에 의해 초래된 응력은 반도체 장치의 작동 온도 범위에 걸쳐 접합층에 대한 압축 응력으로 작용한다. 글래스 전이점은 125 ℃와 동일하거나 그 이상이 바람직하며, 반도체 장치의 작동 온도 범위에 걸쳐 낮은 열팽창 계수 및 높은 기계적 강도를 유지하기 위해, 특히 150 ℃ 보다 높은 것이 보다 바람직하다.
상기 실시예에 있어서, 열가소성 전도성 접착제의 접착층(3)은 반도체 장치(1)의 단자 전극(2)상에 직접 형성되어 있다. 그러나 본 발명에 따르면, 접착층(3)은 또한 다음과 같이 형성될 수 있다. 제 2 도에 도시된 바와 같이, 범프 전극(2a)이 각 단자 전극(2)상에 형성되고, 그 뒤에 이렇게 해서 형성된 각각의 범프 전극(2a)상에 접착층(3)이 형성된다. 범프 전극(2a)의 높이는 반도체 장치(1)와 회로기판(4) 사이의 갭의 거리가 20㎛ 내지 100㎛의 범위 내에 있도록 설정되는 것이 바람직하다. 갭이 20㎛ 보다 작은 경우에는 밀봉 수지로 갭을 충진시키기 어렵게 되고, 갭이 100㎛ 보다 큰 경우에는 범프 전극(2a)을 형성하기가 어렵다.
대안적으로, 제 3 도에 도시된 바와 같이, 회로 기판(4)의 접속 전극(5)상에 접착층(3)을 직접 형성할 수 있다. 어느 경우에 있어서든지, 접착층(3)이 형성된 후에(제 2 도 또는 제 3 도에 도시된 바와 같이) 제 1b도 내지 제 1d도에 도시된 상기 실시예에서와 마찬가지의 동일한 단계가 수행되며, 반도체 장치가 장착된 고신뢰성의 회로 기판을 얻는다.
상기 실시예에 있어서, 경화 수지층(9)은 오직 반도체 장치(1)와 회로 기판(4) 사이의 갭 내에만 형성된다. 그러나 본 발명은 이러한 구조에 한정되는 것이 아니라, 제 4 도에 도시한 바와 같이 수지층(9)이 반도체 장치(1)의 주변부를 덮을 수도 있다.
본 발명에 사용된 열가소성 수지는 은(Ag) 등가 같은 전도성 충진재를 함유하는 폴리에스터 수지와 같은 열가소성 수지로 이루어진 어떠한 열가소성 전도성 접착제라도 좋다. 또한 유기 용제를 함유할 수도 있다.
본 발명에 사용된 열경화성 수지는, 열가소성 전도성 접착제의 소성화 온도와 동일하거나 그 이상의 온도에서 경화될 수 있는 에폭시 수지, 실리콘 수지, 폴리이미드 수지 또는 페놀 수지와 같은 어떠한 절연 수지라도 좋다. 또한, 실리카와 같은 무기 충진재를 열경화성 수지에 첨가시켜, 열팽창 계수를 감소시킨다. 열팽창 계수가 감소된 이러한 열경화성 수지를 사용하므로써, 반도체 장치와 회로 기판 사이의 접속 신뢰성을 더욱 증가시킬 수 있다.
다양한 변형이 본 발명의 범위 및 사상으로부터 벗어나지 않고 이루어질 수 있음이 당업자에게 명백하고 또한 당업자에 의해 쉽게 이루어질 수 있다. 따라서, 첨부된 특허 청구 범위는 상술된 실시예에 한정되는 것이 아니라 광범위하게 해석된다.

Claims (17)

  1. 반도체 장치(1)를 회로 기판(4) 상에 장착하는 방법에 있어서,
    열가소성 전도성 접착제(3)에 의해 반도체 장치(1)의 단자 전극(2)을 회로기판(4)의 접속 전극(5)에 접합시키는 단계와;
    열결화성 수지(7)를 반도체 장치(1)와 회로 기판(4) 사이의 갭에 충진시키는 단계와;
    열가소성 전도성 접착제(3)의 소성화 온도와 동일하거나 그 이상의 온도에서 열경화성 수지(7)를 경화시키는 단계를 포함하는 반도체 장치를 회로 기판 상에 장착하는 방법.
  2. 제 1 항에 있어서,
    접합 단계에 앞서, 반도체 장치(1)의 단자 전극(2)에 범프 전극(2a)을 형성하는 단계를 추가로 포함하는 반도체 장치를 회로 기판 상에 장착하는 방법.
  3. 제 1 항에 있어서,
    열가소성 전도성 접착제(3)는 열가소성 수지 및 전도성 충진재를 함유하는 반도체 장치를 회로 기판 상에 장착하는 방법.
  4. 제 1 항에 있어서,
    열경화성 수지(7)는 반도체 장치(1)의 최대 작동 온도와 동일하거나 그 이상의 글래스 전이점을 가지는 반도체 장치를 회로 기판 상에 장착하는 방법.
  5. 제 1 항에 있어서,
    열가소성 전도성 접착제(3)의 소성화 온도는 반도체 장치(1)의 최대 작동 온도와 동일하거나 그 이상인 반도체 장치를 회로 기판 상에 장착하는 방법.
  6. 제 1 항에 있어서,
    열결화성 수지(7)가 경화될 때의 온도는 반도체 장치(1)에 대한 최대 작동 온도와 동일하거나 그 이상인 반도체 장치를 회로 기판 상에 장착하는 방법.
  7. 반도체 장치(1)가 장착된 회로 기판(4)에 있어서,
    반도체 장치(1)의 단자 전극(2)과 회로 기판(4)의 접속 전극(5) 사이에 열가소성 전도성 접착제(3)로 형성된 접착층(6)과;
    반도체 장치(1)와 회로 기판(4) 사이에 열경화성 수지(7)로 형성된 수지층(9)을 포함하며,
    여기에서, 접합층(6)과 수지층(9)의 양자는 경화 단계 이전에 형성되며; 이후에 열경화성 수지(7)가 열가소성 전도성 접착제(3)의 소성화 온도와 동일하거나 그 이상의 온도에서 경화되는 반도체 장치가 장착된 회로 기판.
  8. 제 7 항에 있어서,
    반도체 장치(1)의 단자 전극(2) 상에 있는 범프 전극(2a)을 추가로 포함하는 반도체 장치가 장착된 회로 기판.
  9. 제 7 항에 있어서,
    열가소성 전도성 접착제(3)는 열가소성 수지 및 전도성 충진재를 함유하는 반도체 장치가 장착된 회로 기판.
  10. 제 7 항에 있어서,
    열경화성 수지(7)는 반도체 장치(1)의 최대 작동 온도와 동일하거나 그 이상의 글래스 전이점을 가지는 반도체 장치가 장착된 회로 기판.
  11. 제 7 항에 있어서,
    열가소성 전도성 접착제(3)는 반도체 장치(1)의 최대 작동 온도 이상의 소성화 온도를 가지는 반도체 장치가 장착된 회로 기판.
  12. 제 7 항에 있어서,
    열경화성 수지(7)는 반도체 장치(1)의 최대 작동 온도와 동일하거나 그 이상의 온도에서 경화되는 반도체 장치가 장착된 회로 기판.
  13. 제 1 항에 있어서,
    열가소성 전도성 접척제(3)는 125 ℃와 동일하거나 그 이상의 소성화 온도를 가지는 반도체 장치를 회로 기판 상에 장착하는 방법.
  14. 제 1 항에 있어서,
    열경화성 수지(7)는 약 150 ℃에서 경화되는 반도체 장치를 회로 기판 상에 장착하는 방법.
  15. 제 14 항에 있어서,
    열가소성 전도성 접착제(3)의 소성화 온도는 약 150℃ 보다 낮은 반도체 장치를 회로 기판 상에 장착하는 방법.
  16. 제 14 항에 있어서,
    열가소성 전도성 접착제(3)의 소성화 온도는 약 130℃와 동일하거나 그 보다 낮은 반도체 장치를 회로 기판 상에 장착하는 방법.
  17. 제 7 항에 있어서,
    열가소성 전도성 접착제(3)는 125 ℃와 동일하거나 그 이상의 소성화 온도를 가지는 반도체 장치가 장착된 회로 기판.
KR1019940024239A 1993-09-29 1994-09-27 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 KR0171438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5242645A JP2721789B2 (ja) 1993-09-29 1993-09-29 半導体装置の封止方法
JP5242646A JP2721790B2 (ja) 1993-09-29 1993-09-29 半導体装置の封止方法
JP5242647A JP2548891B2 (ja) 1993-09-29 1993-09-29 半導体装置の実装方法とその実装体

Publications (1)

Publication Number Publication Date
KR0171438B1 true KR0171438B1 (ko) 1999-10-15

Family

ID=27333060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024239A KR0171438B1 (ko) 1993-09-29 1994-09-27 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판

Country Status (4)

Country Link
US (2) US5670826A (ko)
EP (1) EP0645805B1 (ko)
KR (1) KR0171438B1 (ko)
DE (1) DE69426347T2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5918363A (en) * 1996-05-20 1999-07-06 Motorola, Inc. Method for marking functional integrated circuit chips with underfill material
JP3201957B2 (ja) * 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JPH10214925A (ja) * 1996-11-28 1998-08-11 Nitto Denko Corp 半導体素子封止用封止ラベル
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US6228206B1 (en) * 1997-07-30 2001-05-08 Drug Delivery Technologies, Inc. Bonding agent composition containing conductive filler and method of bonding electrode to printed conductive trace with same
WO1999018766A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
FR2773642B1 (fr) * 1998-01-13 2000-03-03 Schlumberger Ind Sa Procede de connexion de plots d'un composant a circuits integres a des plages de connexion d'un substrat plastique au moyen de protuberances
JP3834424B2 (ja) * 1998-05-29 2006-10-18 株式会社東芝 半導体装置
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
AU4802199A (en) * 1998-07-28 2000-02-21 Hitachi Chemical Company, Ltd. Semiconductor device and method for manufacturing the same
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
JP3982932B2 (ja) * 1998-12-11 2007-09-26 株式会社沖データ Ｌｅｄアレイヘッド
JP3459787B2 (ja) * 1999-04-02 2003-10-27 Ｎｅｃ化合物デバイス株式会社 光半導体モジュール及びその製造方法
US6376051B1 (en) 1999-03-10 2002-04-23 Matsushita Electric Industrial Co., Ltd. Mounting structure for an electronic component and method for producing the same
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US20030121146A1 (en) * 2000-03-31 2003-07-03 Walter Schmidt Method for fabricating electrical connecting elements, and connecting element
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
JP2003152021A (ja) * 2001-11-09 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7645262B2 (en) 2002-04-11 2010-01-12 Second Sight Medical Products, Inc. Biocompatible bonding method and electronics package suitable for implantation
US20040161220A1 (en) * 2002-09-09 2004-08-19 Adc Telecommunications, Inc. Method for face-mounting optical components and devices using same
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
US9064820B2 (en) 2012-04-05 2015-06-23 Mekiec Manufacturing Corporation (Thailand) Ltd Method and encapsulant for flip-chip assembly
JP6906681B2 (ja) * 2018-03-08 2021-07-21 三菱電機株式会社 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
JPS54105774A (en) * 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
CN87107692A (zh) * 1986-11-13 1988-05-25 Mt化学公司 半导体器件的制造方法
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPS6472547A (en) * 1987-09-12 1989-03-17 Oki Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JP2699726B2 (ja) * 1991-11-15 1998-01-19 松下電器産業株式会社 半導体装置の実装方法
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JPH05218137A (ja) * 1992-02-05 1993-08-27 Toshiba Corp 半導体装置の製造方法
US5412867A (en) * 1992-05-25 1995-05-09 Matsushita Electric Industrial Co., Ltd. Method of joining flat electrodes
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet

Also Published As

Publication number Publication date
US5670826A (en) 1997-09-23
US5651179A (en) 1997-07-29
EP0645805A2 (en) 1995-03-29
EP0645805A3 (ko) 1995-04-12
DE69426347T2 (de) 2001-05-17
DE69426347D1 (de) 2001-01-04
EP0645805B1 (en) 2000-11-29

Similar Documents

Publication Publication Date Title
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
KR100355323B1 (ko) 캐리어와 그를 포함하는 반도체 장치
JPH08125071A (ja) 半導体装置
JPH11330317A (ja) 混成集積回路装置およびその製造方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH10256304A (ja) 半導体装置の製造方法
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
JPH11204692A (ja) 半導体装置
JP2721790B2 (ja) 半導体装置の封止方法
JP2633285B2 (ja) 車載用混成集積回路装置
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH06334070A (ja) 混成集積回路装置
JP2637684B2 (ja) 半導体装置の封止方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2721789B2 (ja) 半導体装置の封止方法
JPH1126634A (ja) 半導体装置
JP2705658B2 (ja) 電子デバイス組立体およびその製造方法
JPH09260529A (ja) 半導体装置用基板及び半導体装置
JPH04150061A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101020

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee