JPH04150061A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04150061A JPH04150061A JP27462790A JP27462790A JPH04150061A JP H04150061 A JPH04150061 A JP H04150061A JP 27462790 A JP27462790 A JP 27462790A JP 27462790 A JP27462790 A JP 27462790A JP H04150061 A JPH04150061 A JP H04150061A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- resin
- epoxy resin
- semiconductor chip
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 abstract description 18
- 229920000647 polyepoxide Polymers 0.000 abstract description 18
- 239000011888 foil Substances 0.000 abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 238000001723 curing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004927 clay Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000009998 heat setting Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は半導体チップを超薄形の電子機器に収納を可
能とするための半導体装置に関する。
能とするための半導体装置に関する。
（従来の技術）
メモリカード等の最近の電子機器では超薄形化の要求を
受け、メモリＩＣ等の半導体パッケージは小型化、薄形
化の開発が盛んである。薄形化対応のためのＩＣメモリ
の実装手段としてＦＦＰ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ
Ｐａｃｋａｇｅ）が開発されている。第２図は既に開
発されているＦＦＰによる半導体パッケージの実装手段
を示している。
受け、メモリＩＣ等の半導体パッケージは小型化、薄形
化の開発が盛んである。薄形化対応のためのＩＣメモリ
の実装手段としてＦＦＰ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ
Ｐａｃｋａｇｅ）が開発されている。第２図は既に開
発されているＦＦＰによる半導体パッケージの実装手段
を示している。
第２図（ａ）〜（ｇ）において、まず同図（ａ）では中
央部に開孔部１をあけたガラスエポキシ樹脂の絶縁基板
２の一端面３に導箔４の一部を固着する。同図（ｂ）に
おいて接着剤の付いたポリイミドテープ５を絶縁基板２
の他端面６に貼り付ける。同図（Ｃ）においてＩＣメモ
リ７を開孔部１からテープ５上にマウントして接着する
。その後同図（ｄ）においてＩＣメモリ７の外表面に固
定した内部に封止されたＩＣチップと電気的に接続され
たアルミの電極パッド８と厚薄４をワイヤボンディング
手段により金線９で電気的に配線する。
央部に開孔部１をあけたガラスエポキシ樹脂の絶縁基板
２の一端面３に導箔４の一部を固着する。同図（ｂ）に
おいて接着剤の付いたポリイミドテープ５を絶縁基板２
の他端面６に貼り付ける。同図（Ｃ）においてＩＣメモ
リ７を開孔部１からテープ５上にマウントして接着する
。その後同図（ｄ）においてＩＣメモリ７の外表面に固
定した内部に封止されたＩＣチップと電気的に接続され
たアルミの電極パッド８と厚薄４をワイヤボンディング
手段により金線９で電気的に配線する。
同図（ｅ）においてエポキシ樹脂による樹脂材１０をデ
イスペンサ等の手段を用いてＩＣメモリ７、電極バッド
８、金線９等を塗布したのち、加熱硬化させる。同図（
ｆ）では仮止めのために用いたテープ５を剥したのち、
同図（ｇ）のように絶縁基板２から外方に一部が突出し
た導箔４をフォーミングしてＩＣパッケージを形成して
いる。
イスペンサ等の手段を用いてＩＣメモリ７、電極バッド
８、金線９等を塗布したのち、加熱硬化させる。同図（
ｆ）では仮止めのために用いたテープ５を剥したのち、
同図（ｇ）のように絶縁基板２から外方に一部が突出し
た導箔４をフォーミングしてＩＣパッケージを形成して
いる。
このようにして形成されたＩＣパッケージは機械的保護
と耐環境性の向上をもたらすことができ、しかも絶縁基
板２の一部にＩＣメモリが収納できることから超薄形化
を実現できる。ＩＣパッケージをメモリカード等に実装
する際はメイン基板の所定箇所にフォーミングされた導
箔４を半田付けして行う。
と耐環境性の向上をもたらすことができ、しかも絶縁基
板２の一部にＩＣメモリが収納できることから超薄形化
を実現できる。ＩＣパッケージをメモリカード等に実装
する際はメイン基板の所定箇所にフォーミングされた導
箔４を半田付けして行う。
ところで第２図に示されるＩＣパッケージではテープ５
を貼り付けた部分には樹脂材１０が形成されないばかり
か、テープ５は同図（ｆ）において剥がすことからＩＣ
メモリ７の一部は露出した格好になっている。すると、
樹脂材１０が硬化のために加熱されたとき、樹脂の収縮
によりＩＣメモリ７と樹脂材１０の熱膨張係数ＴＥＣの
違い（ＩＣメモリ７のＴＥＣは３．５ｐｐｍ／”Ｃ１樹
脂材（１０〉のＴＥＣは１０〜２０ｐｐｃ ／ ℃）が
ある。このため、熱ストレス試験を行うと引張り応力が
増加することになり、第３図に示すようにＩＣメモリ７
にクラックＣを発生することがわかった。因に１５×４
ｍｍ程度のＩＣメモリに対してＴＥＣが３０ｐｐ１１１
〜℃の樹脂を用いた時は一り０℃〜＋１５０℃各３０分
の熱サイクル試験の結果、約２５％にチップクラックか
発生する。樹脂のＴＥＣをシリコンチップに近づけるこ
とがクラック発生防止の一つの解決手段であるが、アル
ミナ粒子等の添加物を増やすと塗布性が著しく悪化する
ため、樹脂のＴＥＣ改良には限界かあった。
を貼り付けた部分には樹脂材１０が形成されないばかり
か、テープ５は同図（ｆ）において剥がすことからＩＣ
メモリ７の一部は露出した格好になっている。すると、
樹脂材１０が硬化のために加熱されたとき、樹脂の収縮
によりＩＣメモリ７と樹脂材１０の熱膨張係数ＴＥＣの
違い（ＩＣメモリ７のＴＥＣは３．５ｐｐｍ／”Ｃ１樹
脂材（１０〉のＴＥＣは１０〜２０ｐｐｃ ／ ℃）が
ある。このため、熱ストレス試験を行うと引張り応力が
増加することになり、第３図に示すようにＩＣメモリ７
にクラックＣを発生することがわかった。因に１５×４
ｍｍ程度のＩＣメモリに対してＴＥＣが３０ｐｐ１１１
〜℃の樹脂を用いた時は一り０℃〜＋１５０℃各３０分
の熱サイクル試験の結果、約２５％にチップクラックか
発生する。樹脂のＴＥＣをシリコンチップに近づけるこ
とがクラック発生防止の一つの解決手段であるが、アル
ミナ粒子等の添加物を増やすと塗布性が著しく悪化する
ため、樹脂のＴＥＣ改良には限界かあった。
（発明か解決しようとする課題）
上記した従来の半導体装置ではＩＣメモリの一部を露出
し一部を加熱硬化樹脂で封止していたため、ＩＣメモリ
を加熱硬化樹脂との熱膨張係数の違いにより、ＩＣメモ
リにクラックが生じる問題かあった。
し一部を加熱硬化樹脂で封止していたため、ＩＣメモリ
を加熱硬化樹脂との熱膨張係数の違いにより、ＩＣメモ
リにクラックが生じる問題かあった。
この発明は、ＩＣチップ全体を樹脂で封止可能としたこ
とにより、クラック防止と半導体パッケージの信頼性の
向上を図ることができることを目的とするものである。
とにより、クラック防止と半導体パッケージの信頼性の
向上を図ることができることを目的とするものである。
［発明の構成］
（課題を解決するための手段）
この発明の半導体装置は、所定形状の開孔部を設けた絶
縁基板を、この基板の一端面に一部を固着した導電性の
端子と、前記開孔部に配置した熱硬化性の第一の樹脂材
を、この樹脂材に上面を当接し、裏面に露出した接続端
子を形成してなる半導体チップと、この半導体チップの
接続端子および前記端子を接続する手段と、この手段お
よび前記半導体チップを封止した熱硬化性の第２の樹脂
材とを備え、前記第１および第２の樹脂材を加熱し硬化
してなるものである。
縁基板を、この基板の一端面に一部を固着した導電性の
端子と、前記開孔部に配置した熱硬化性の第一の樹脂材
を、この樹脂材に上面を当接し、裏面に露出した接続端
子を形成してなる半導体チップと、この半導体チップの
接続端子および前記端子を接続する手段と、この手段お
よび前記半導体チップを封止した熱硬化性の第２の樹脂
材とを備え、前記第１および第２の樹脂材を加熱し硬化
してなるものである。
（作用）
上記した手段により、半導体チップには上面および裏面
に熱硬化性の樹脂材がマウントされることから、半導体
チップの反りを防止でき延いては半導体チップにクラッ
クの入ることを防止できる。
に熱硬化性の樹脂材がマウントされることから、半導体
チップの反りを防止でき延いては半導体チップにクラッ
クの入ることを防止できる。
（実施例）
以下、この発明の一実施例につき図面を参照して詳細に
説明する。
説明する。
第１図の（ａ）〜（ｂ）において、第１図の（ａ）では
中央部に開孔部１０をあけた厚みが０゜１ａｍ程度のガ
ラスエポキシ樹脂等の絶縁基板１１の一端面１２に厚み
が０．５μｍ程度の導箔１３を一部絶縁基板（１１）か
ら突出させた格好で固着する。
中央部に開孔部１０をあけた厚みが０゜１ａｍ程度のガ
ラスエポキシ樹脂等の絶縁基板１１の一端面１２に厚み
が０．５μｍ程度の導箔１３を一部絶縁基板（１１）か
ら突出させた格好で固着する。
第１図（ｂ）において、接着剤の付いた例えばポリイミ
ドのテープ１４を絶縁基板１１の他端面１５に貼り付は
仮止めする。第１図（ｃ）において、開孔部１０に位置
するテープ１４上に熱硬化性の樹脂であるエポキシ樹脂
１６を塗布する。エポキシ樹脂１６の粘土は１０〜２０
ｐｓ程度の低粘度のものが塗布性に優れている。第１図
（ｄ）においてＩＣメモリ１７の上面をエポキシ樹脂１
６上にマウントする。第１図（ｄ）の状態で８０〜１０
０℃程度で１時間程度硬化する。これによりＩＣメモリ
（ｌ７）はテープ１４上にエポキシ樹脂１６によって固
定される。
ドのテープ１４を絶縁基板１１の他端面１５に貼り付は
仮止めする。第１図（ｃ）において、開孔部１０に位置
するテープ１４上に熱硬化性の樹脂であるエポキシ樹脂
１６を塗布する。エポキシ樹脂１６の粘土は１０〜２０
ｐｓ程度の低粘度のものが塗布性に優れている。第１図
（ｄ）においてＩＣメモリ１７の上面をエポキシ樹脂１
６上にマウントする。第１図（ｄ）の状態で８０〜１０
０℃程度で１時間程度硬化する。これによりＩＣメモリ
（ｌ７）はテープ１４上にエポキシ樹脂１６によって固
定される。
次に第１図（ｅ）において、ＩＣメモリ（１７）の内部
のＩＣチップと電気的に接続し裏面に露出した例えばア
ルミの電極パッド１８と導箔１３間をφ３０μｍ程度の
金線１９を用いてワイヤボンディングにより接続する。
のＩＣチップと電気的に接続し裏面に露出した例えばア
ルミの電極パッド１８と導箔１３間をφ３０μｍ程度の
金線１９を用いてワイヤボンディングにより接続する。
第１図５において、ワイヤボンディング部を含むＩＣメ
モリ１７の裏面側をエポキシ樹脂（２０）により塗布を
行い、これを１００〜２００℃の温度を２時間程度加熱
し硬化する。第１図（ｇ）にてエポキシ樹脂１６を硬化
のため仮止めしていたテープ１４を絶縁基板１１から剥
離する。第１図（ｂ）において、絶縁基板１１から突出
した導箔１３をフォーミングして半導体装置で完成する
。
モリ１７の裏面側をエポキシ樹脂（２０）により塗布を
行い、これを１００〜２００℃の温度を２時間程度加熱
し硬化する。第１図（ｇ）にてエポキシ樹脂１６を硬化
のため仮止めしていたテープ１４を絶縁基板１１から剥
離する。第１図（ｂ）において、絶縁基板１１から突出
した導箔１３をフォーミングして半導体装置で完成する
。
この様にＩＣメモリ１７の全体がエポキシ樹脂１６．２
０て封止されていることから、比較的高１、）Ｔ Ｅ
Ｃを有する樹脂を用いてもＩＣメモリ１７に発生するク
ラックを防止できる。また粘土の低い樹脂のため作業性
の向上か図れる。従来の構成に対し、ＩＣメモリ１７の
パッケージ全体が硬化のエポキシ樹脂１６．２０でカバ
ーされることがら機械的強度も増すことになる。
０て封止されていることから、比較的高１、）Ｔ Ｅ
Ｃを有する樹脂を用いてもＩＣメモリ１７に発生するク
ラックを防止できる。また粘土の低い樹脂のため作業性
の向上か図れる。従来の構成に対し、ＩＣメモリ１７の
パッケージ全体が硬化のエポキシ樹脂１６．２０でカバ
ーされることがら機械的強度も増すことになる。
なお、エポキシ樹脂１６．２０は同一の材料であっても
、同しような熱膨張率の加熱硬化材であれば異なる材料
でもよい。またエポキシ樹脂でなくとも他の加熱硬化材
であってもよい。−液性のエポキシ樹脂でも二液性のエ
ポキシ樹脂でもよい。
、同しような熱膨張率の加熱硬化材であれば異なる材料
でもよい。またエポキシ樹脂でなくとも他の加熱硬化材
であってもよい。−液性のエポキシ樹脂でも二液性のエ
ポキシ樹脂でもよい。
［発明の効果〕
以上記載したようにこの発明の半導体装置によれば、信
頼性に優れたものになるばかりか、機械的強度が増した
ものともなる。
頼性に優れたものになるばかりか、機械的強度が増した
ものともなる。
第１図はこの発明の一実施例を示す断面図、第２図は従
来の断固図、第３図は第２図の問題点を説明するための
断面図である。 １１・・・・・・・・・絶縁基板 １３・・・・・・・導箔 １６・・・・・・・エポキシ樹脂 １７・・・・・・・・・ＩＣメモリ ９ ・・ Ｏ・ ・・・・・金線 ・・・・エポキシ樹脂
来の断固図、第３図は第２図の問題点を説明するための
断面図である。 １１・・・・・・・・・絶縁基板 １３・・・・・・・導箔 １６・・・・・・・エポキシ樹脂 １７・・・・・・・・・ＩＣメモリ ９ ・・ Ｏ・ ・・・・・金線 ・・・・エポキシ樹脂
Claims (2)
- （１）所定形状の開孔部を設けた絶縁基板と、この基板
の一端面に一部を固着した導電性の端子と、前記開孔部
に配置した熱硬化性の第１の樹脂材とこの樹脂材に上面
を当接し、裏面に露出した接続端子を形成してなる半導
体チップと、この半導体チップの接続端子および前記端
子を接続する手段と、この手段および前記半導体チップ
を封止した熱硬化性の第２の樹脂材とを具備し、前記第
１および第２の樹脂材を加熱し硬化してなることを特徴
とする半導体装置。 - （２）第１および第２の樹脂材は同材料であることを特
徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27462790A JPH04150061A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27462790A JPH04150061A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150061A true JPH04150061A (ja) | 1992-05-22 |
Family
ID=17544349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27462790A Pending JPH04150061A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150061A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
-
1990
- 1990-10-12 JP JP27462790A patent/JPH04150061A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US5915166A (en) * | 1996-03-19 | 1999-06-22 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6091133A (en) * | 1996-03-19 | 2000-07-18 | Corisis; David J. | Assembly of a semiconductor device and paddleless lead frame having tape extending between the lead fingers |
| US6143589A (en) * | 1996-03-19 | 2000-11-07 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6518650B2 (en) | 1996-03-19 | 2003-02-11 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6894372B2 (en) | 1996-03-19 | 2005-05-17 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US6921966B2 (en) | 1996-03-19 | 2005-07-26 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US6979596B2 (en) | 1996-03-19 | 2005-12-27 | Micron Technology, Inc. | Method of fabricating a tape having apertures under a lead frame for conventional IC packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR0171438B1 (ko) | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US20030042615A1 (en) | Stacked microelectronic devices and methods of fabricating same | |
| JPH0786477A (ja) | 回路パッケージおよびその形成方法 | |
| KR20010060214A (ko) | 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 | |
| JPS6394645A (ja) | 電子装置 | |
| JPH04150061A (ja) | 半導体装置 | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| EP0670595B1 (en) | Resin-sealed semiconductor device | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2819426B2 (ja) | 樹脂封止半導体装置 | |
| JP2633285B2 (ja) | 車載用混成集積回路装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPH07152045A (ja) | 液晶表示装置 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JPH0590448A (ja) | 混成集積回路 | |
| JP2854192B2 (ja) | 混成集積回路装置 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH0232737B2 (ja) | Keikohyojikan |