KR20010090495A - 반도체장치의 베이킹방법 - Google Patents

반도체장치의 베이킹방법 Download PDF

Info

Publication number
KR20010090495A
KR20010090495A KR1020010013874A KR20010013874A KR20010090495A KR 20010090495 A KR20010090495 A KR 20010090495A KR 1020010013874 A KR1020010013874 A KR 1020010013874A KR 20010013874 A KR20010013874 A KR 20010013874A KR 20010090495 A KR20010090495 A KR 20010090495A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin
baking
package
plastic package
Prior art date
Application number
KR1020010013874A
Other languages
English (en)
Other versions
KR100467934B1 (ko
Inventor
미츠무네카즈마사
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010090495A publication Critical patent/KR20010090495A/ko
Application granted granted Critical
Publication of KR100467934B1 publication Critical patent/KR100467934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체칩(2)을 수지로 캡슐화하여 플라스틱 패키지(5)로 형성함으로써 플라스틱 패키지(5)내에 반도체칩(2)을 갖는 반도체장치(10)를 형성한다. 다음에, 상기 반도체장치(10)는 용기(11)내에 수용되고, 그 용기(11)를 10-6이하의 진공도를 갖도록 진공화한다. 그 다음, 반도체장치(10)를 가열판(13)을 이용하여, 165℃ 내지 175℃의 범위내에서 6시간 이상 베이킹한다. 이러한 감압하의 베이킹에 의해서 플라스틱 패키지(5)에 블리스터 및 크랙이 발생되는 것이 방지된다.

Description

반도체장치의 베이킹방법{Semiconductor Device Baking Method}
본 발명은 반도체 소자 및 수지-캡슐화 패키지(resin encapsulated package)를 갖는 반도체장치의 베이킹(baking)방법에 관한 것이다.
트랜지스터, 집적회로(IC, Integrated circuit), 대규모 집적회로(LSI, Large scale Integrated circuit) 등의 반도체소자는 세라믹 패키지 또는 플라스틱 패키지 등에 캡슐화되어 있다. 특히 플라스틱 패키지는 코스트 또는 생산성이 우수하기 때문에 특별한 사양을 제외하면 주류로 되어 있다.
도 2는 TSOP(Thin Small Outline Package)형 등의 플라스틱 패키지를 갖는 반도체장치의 개략단면도이다. 도 2에 나타낸 반도체장치(100)의 조립 공정은 하기와 같다.
우선, 유기용제를 함유한 다이 본딩 페이스트(die bonding paste)를 합금으로 된 프레임(101) 위에 도포하고, 반도체칩(102)을 상기 프레임(101)위에 다이 본딩(die bonding)한다.
다음으로, N2분위기에서 반도체칩(102) 및 프레임(101)을 오븐에서 가열처리한 후, 와이어 본딩(wire bonding)을 행하여 반도체칩(102)과 리드단자(103, 103)를 Au선(106,106)으로 접속시킨다.
다음으로, 수지-캡슐화를 행하기 전에, 필름(101)과 플라스틱 패키지(105)간의 밀착성을 확보하기 위해서, 반도체칩(102)과 반대측에 있는 프레임(101)의 표면에 PIQ(폴리이미드계 수지)막(104)를 형성한다. 그 다음, 가열처리를 행하여 PIQ막(104)을 경화시킨다.
다음으로, 상기 PIQ막(104)의 가열처리를 종료한 후, 몰딩 프레스(molding press)로 TSOP형 패키지(105)를 형성한 후, N2분위기에서 가열처리를 행한다.
다음으로, 상기 리드 단자(103,103)을 형성하고, 도금처리를 실시한 후 베이킹처리를 행한다.
종래, 반도체장치의 베이킹방법으로서는, 대기압의 N2분위기에서, 반도체장치(100)에 대하여 150℃에서 1시간 동안 베이킹처리를 행하여 플라스틱 패키지(105)내에 흡착된 수분 및 플라스틱 패키지(105)내에 함유된 유기성분을 제거하는 방법이 있다.
그러나, 상기 반도체장치의 베이킹방법으로는, 플라스틱 패키지(105)내에 함유된 유기성분을 충분히 제거할 수 없다. 그 결과, 상기 반도체장치(100)를 회로기판에 접속하기 위해서, 예를 들어 230℃, 3분간의 환류처리(reflow process)를 행할 경우, 플라스틱 패키지(105)에, 도 3에서 나타낸 블리스터(blister)(105a) 또는 크랙(cracks)과 같은 변형이 발생되는 문제가 있다.
도 1은 본 발명의 일실시예의 반도체장치의 베이킹방법에 이용되는 진공장치의 요부의 개략구성도.
도 2는 종래의 반도체장치의 베이킹방법으로 처리한 반도체장치의 개략단면도.
도 3은 상기 종래의 반도체장치를 환류처리한 후의 개략단면도.
따라서, 본 발명의 목적은 플라스틱 패키지의 블리스터 및 크랙과 같은 변형을 방지할 수 있는 반도체장치의 베이킹방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명은, 상기 반도체소자를 수지로 캡슐화하여 수지-캡슐화 패키지로 형성하는 단계; 및 상기 수지-캡슐화 패키지를 감압분위기에서 베이킹하는 단계를 포함하는, 반도체소자와 수지-캡슐화 패키지를 갖는 반도체장치의 베이킹방법을 제공한다.
본 발명의 반도체장치의 베이킹방법에 의하면, 수지-캡슐화 패키지를 감압분위기에서 베이킹처리함으로써 수지-캡슐화 패키지내의 수분 및 유기성분이 수지-캡슐화 패키지의 밖으로 배출되기 쉽게 됨을 알 수 있다. 그 결과, 수지-캡슐화 패키지내의 수분 및 유기성분이 충분히 제거됨으로써, 상기 베이킹 처리후의, 예를 들어 환류처리에 있어서, 수지-캡슐화 패키지의 블리스터 및 크랙을 방지할 수 있다.
본 발명의 일실시예에 따르면, 상기 감압분위기는 진공도가 10-6torr 이하의범위인 것을 특징으로 한다.
상기 본 발명의 일실시예의 반도체장치의 베이킹방법에 의하면, 상기 감압분위기를 10-6torr 이하의 범위로 함에 의해서, 수지-캡슐화 패키지의 블리스터 및 크랙과 같은 변형을 확실하게 방지할 수 있다.
만약 상기 감압분위기가 10-6torr 보다 높으면, 수지-캡슐화 패키지내의 수분 및 유기성분이 충분히 제거되지 않는다.
본 발명의 일실시예의 반도체장치의 베이킹방법은, 상기 베이킹처리를 165℃ ~ 175℃의 범위내에서 행한다.
상기 본 발명의 일실시예의 반도체장치의 베이킹방법에 의하면, 상기 수지-캡슐화 패키지를 165℃ ~ 175℃의 범위내에서 베이킹처리함으로써, 수지-캡슐화 패키지의 블리스터 및 크랙과 같은 변형을 확실하게 방지할 수 있다.
만약 상기 베이킹처리가 165℃보다 낮은 온도에서 수행될 경우에는, 수지-캡슐화 패키지내의 수분 및 유기성분이 충분히 제거되지 않는다.
또한, 상기 베이킹처리온도가 175℃보다 높을 경우, 수지-캡슐화 패키지에 열손상이 초래된다.
본 발명의 일실시예의 반도체장치의 베이킹방법은 상기 수지-캡슐화 패키지를 6시간 이상 가열함을 특징으로 한다.
상기 본 발명의 일실시예의 반도체장치의 베이킹방법에 의하면, 상기 수지-캡슐화 패키지를 6시간 이상 가열함에 의해서, 수지-캡슐화 패키지의 블리스터 및크랙과 같은 변형을 확실하게 방지할 수 있다.
만약 수지-캡슐화 패키지의 가열시간이 6시간 미만인 경우에는, 수지-캡슐화 패키지내의 수분 및 유기성분이 충분히 제거되지 않는다.
본 발명의 일실시예의 반도체장치의 베이킹방법은 상기 수지-캡슐화 패키지가 TSOP형인 것을 특징으로 한다.
상기 본 발명의 일실시예의 반도체장치의 베이킹방법에 의하면, 상기 수지-캡슐화 패키지가 TSOP형인 것에 의해서, 수지-캡슐화 패키지의 블리스터 및 크랙과 같은 변형을 효과적으로 방지할 수 있다.
이하의 상세한 설명 및 첨부 도면을 통해 본 발명이 보다 명확하게 이해될 수 있을 것이다. 첨부 도면은 예시를 위한 것일 뿐인 바 본 발명을 제한하는 것으로 이해되어서는 아니된다.
이하, 도시된 실시예를 기초로 하여 본 발명의 반도체장치의 베이킹방법을 상세히 설명한다.
도 1은, 본 발명의 일실시예의 반도체장치의 베이킹방법에 이용되는 진공장치의 개략구성도이다. 이 진공장치는, 도 1에 나타낸 바와 같이, 반도체장치(10)를 수용하는 용기(11)와, 반도체장치(10)를 베이킹처리하기 위한 가열판(13)과, 가열판(13)과 반도체장치(10) 사이에 삽입되는 열균등화용 Al 스테이지(heat-equalizing Al stage)(12)를 가지고 있다. 또한, 도시되어 있지는 않으나, 상기 용기(11) 내부를 감압분위기로 하기 위해 회전 펌프(rotary pump)와 확산 펌프(diffusion pump)의 2종류의 배기장치를 이용하고 있다.
상기 반도체장치(10)는 합금으로 된 프레임(1)과, 그 프레임(1)에 부착되는 반도체소자로서의 반도체칩(2)과, Au선(6,6)을 통해 반도체칩(2)에 접속된 리드 단자(3,3)와, 상기 프레임(1) 위에 형성된 PIQ막(4)과, 반도체칩(2)을 캡슐화하는 수지-캡슐화 패키지로서의 플라스틱 패키지(5)를 구비하고 있다. 상기 PIQ막(4)은 플라스틱 패키지(5)와 프레임(1)간의 밀착성을 향상시킨다.
상기 반도체장치(10)는 다음과 같이 제조된다.
I. 우선, 유기용제를 함유한 다이 본딩 페이스트를 합금 프레임(1) 위에 도포하여, 반도체칩(2)을 프레임(1)에 다이 본딩한다. 상기 다이 본딩 페이스트의 성분은, 예를 들어 Ag가 68 ~ 72%, 에폭시수지가 18 ~ 22%, 2-(2-에톡시에톡시)아세테이트가 3 ~ 7%이다.
Ⅱ. 다음으로, N2분위기에서 180℃에서 1시간 동안 가열처리를 행한다. 이 때, 상기 반도체칩(2)과 프레임(1)과의 접착력은 만족스럽지만, 상기 다이 본딩 페이스트의 용매에서는 유기성분이 충분히 휘발되지 않는다.
Ⅲ. 다음으로, 와이어 본딩을 행하여 반도체칩(2)과 리드 단자(3,3)를 Au선(6.6)으로 접속시킨다.
Ⅳ. 다음으로, 상기 프레임(1)에 있어서, 반도체칩(1)의 반대측 면위에 PIQ막(4)을 형성한다. 상기 반도체칩(2)은 웨이퍼 공정에 의해 PIQ 코팅된다. 상기 PIQ막(4)의 성분은, 예를 들어 N-메틸-2-피롤리돈(NMP)이 68 ~ 70%, 디이소부틸 케톤이 16 ~ 18%, 폴리이미드 수지가 12 ~ 16%이다.
Ⅴ. 다음으로, N2분위기, 100℃에서 1시간 동안 가열처리를 행한 후, 추가적으로 N2분위기, 260℃에서 1시간 동안 가열처리를 행한다. 이 가열처리에 의해서, PIQ막(4)내의 용제를 휘발시키고, 탈수중합에 의해 PIQ막(4)을 이미드화한다. 적외분광법(Infrared spectroscopic method)의 하나인 KBr법을 이용한 FT-IR(Fourier-Transformation Infrared Spectroscopy)을 통해서 이미드화율이 90% 이상인 것을 알 수 있다. PIQ막(4)은 경화후에 수분을 거의 흡수하지 않는다. 40℃/80℃ 및 12시간 이상의 포화조건에서 수분흡수율은 1%이다.
Ⅵ. 다음으로, 상기 반도체칩(2)을 캡슐화하기 위해서, 금형온도 165℃에서 85초 동안, 100㎏f의 하중을 에폭시수지에 인가하는 조건하에, 에폭시수지를 TSOP형 플라스틱 패키지로 성형한다. 이 때, 상기 PIQ막(4)에 있어서, 프레임(1)과 플라스틱 패키지(5)간의 밀착성이 확보된다. 상기 플라스틱 패키지(5)의 재료로서 사용되는 에폭시수지의 일반 특성은, 굴곡탄성율이 2200 ±300 [㎏r/㎟], 굴곡강도가 15 ±3 [㎏r/㎟], 유리전이온도가 115 ±15 ℃, 열팽창계수가 1.2 ±0.3 [×10-5/℃], 비중이 1.94 ±0.03, 열시경도(thermal time hardness)가 70 이상 그리고 흡수율이 0.6 % 이하이다.
Ⅶ. 다음으로, N2분위기에서 플라스틱 패키지(5)를 180℃에서 1시간 동안 베이킹 처리를 행한 후에, 리드 단자(3,3)을 커트하고 도금한다.
이 때, 상기 플라스틱 패키지(5)의 흡습특성에 있어서, 85℃, 85%의 특수한 조건하에서 흡습율이 0.3 % / 400 h인 것을 제외하고는, 흡습율이 0.1 % / 400h 이하이다. 이와 같이, 상기 플라스틱 패키지(5)의 흡습율이 0.1 % / 400 h 이하인 경우, 플라스틱 패키지(5)의 배습은, N2분위기에서 150℃의 베이킹 처리를 10 시간 행함으로써 완성된다. 그러나, 예를 들어 N2분위기에서 150℃의 베이킹처리를 10시간 행한 후에, 230℃, 3분간의 환류처리를 행하게 되면, 플라스틱 패키지(5)에 있어서, 도 3에 나타낸 바와 같이 블리스터 및 크랙이 발생한다. 이 플라스틱 패키지(5)의 블리스터 부분에 대하여 200℃, 3분간의 가열을 행하고, 이 블리스터 부분으로부터 발생된 기체를 기체 크로마토그래피로 분석한 결과, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노아세테이트 및 N-메틸-2-피롤리돈이 검출되었다. 따라서, 상기 플라스틱 패키지(5)내에는, 다이 본딩 페이스트의 유기성분과 PIQ막(4)의 유기성분이 잔류하고 있음을 알 수 있다. 또한, 상기 플라스틱 패키지(5)의 블리스터 부분으로부터 발생한 기체의 질량분석을 행한 결과, 플라스틱 패키지(5)의 블리스터 부피는 기체 발생량과 거의 일치하였다. 따라서, 상기 플라스틱 패키지(5)의 환류처리를 통해서 플라스틱 패키지(5)의 유기성분이 기화됨으로 인해서, 플라스틱 패키지(5)에 블리스터 부분 또는 크랙이 발생함을 알 수 있다.
따라서, 상기 베이킹 처리를 170℃에서 행하여, 플라스틱 패키지(5)로부터 외부로의 유기성분의 방출을 기체 크로마토그래피 분석으로 검출하였다. 그러나, 블리스터 부분이 발생하는 정도의 기체 방출은 확인할 수 없었다. 상기 플라스틱 패키지(5)내의 PIQ막(4)의 이미드화율이 150℃, 10시간에서는 진행되지 않고, 170℃, 10시간에서는 이미드화율이 진행됨을 알 수 있었다. 따라서, 170℃에서도 플라스틱 패키지(5)내에서, PIQ막(4)에 잔류중인 용제가 기화하기는 하지만, 플라스틱 패키지(5)로부터 외부로 방출되지는 않는 것으로 추측된다.
따라서, 상기 PIQ막(4)에 잔류된 용제를 외부로 배출하기 위해서 베이킹 처리를 감압분위기에서 행한다. 표 1은, 170℃의 온도에서, 2, 3 또는 6시간 동안 10-2, 10-4또는 10-6torr의 감압하에서 시험편을 베이킹한 후의 시험 결과를 나타낸 것이다. 표 2는, 170℃ 및 150℃의 온도에서, 3 또는 6시간 동안, 10-6torr의 감압하에서 시험편을 베이킹한 후의 시험 결과를 나타낸 것이다. 그 다음으로, 상기 시험편들에 대하여 85℃, 85% 및 12 시간의 가습처리를 행한다. 그 후, 235℃의 온도에서 30초 동안 환류처리한 후, 금속현미경(확대율 500)을 사용하여 시험편의 표면상태를 판정하였다.
표 1
베이킹처리의 조건 환류처리후의 판정(블리스터 부분의 유무 / 표면상태)
온도(℃) 진공도(torr) 2시간의 가열 3시간의 가열 6시간의 가열
170 10-2 NG / NG NG / NG
10-4 OK / NG
10-6 OK / OK
표 2
베이킹처리의 조건(베이킹처리후에 2시간 동안 냉각시킴) 환류처리후의 판정(블리스터 부분의 유무 / 표면상태)
진공도 온도(℃) 시간(h) 판정 모드(Mode)
10-6 170 6 OK / OK 이상 없음
150 6 NG / OK 블리스터 및 크랙
170 3 OK / NG 표면 거침
도 1에서 보듯이, 170℃에서, 2시간 또는 3시간 동안 10-2또는 10-4의 진공도의 분위기에서 베이킹처리를 하면, 그 후의 환류처리시에 플라스틱 패키지(5)에 블리스터 부분 또는 크랙이 발생할 수 있다. 그러나, 베이킹처리를 진공도 10-6의 분위기에서 6시간 동안 수행하면, 그 후의 환류처리시에 플라스틱 패키지(5)에 블리스터 부분 또는 크랙이 발생하지 않는다. 결과적으로, 상기 베이킹처리의 진공도를 10-6이하로 하는 것이 바람직하다는 것을 알 수 있다.
또한, 표 2에서 보듯이, 진공도 10-6의 분위기에서의 베이킹처리에 있어서, 150℃에서 6시간 가열하거나, 170℃에서 3시간 가열하면, 그 후의 환류처리시에 플라스틱 패키지(5)에 블리스터 부분 또는 크랙이 발생한다. 따라서, 베이킹처리의 가열시간을 170℃의 온도에서 6시간 이상으로 하고 또한 진공도를 10-6이하로 하는 것이 바람직하다는 것을 알 수 있다.
따라서, 도 1에 나타낸 바와 같이, 상기 용기(11)내를 진공도 10-6torr 이하의 N2분위기로 하고, 또한 가열판(13)을 이용하여 반도체장치(10)를 165 ℃ ~ 175 ℃의 범위에서 6시간 이상 가열함으로써, 이후의 환류처리시에 플라스틱 패키지(5)에 블리스터 부분 또는 크랙이 발생하는 것을 방지할 수 있음을 알 수 있다.
진공도 10-6torr 이하의 분위기에서 반도체장치(10)를 165℃ ~ 175℃의 범위에서 6시간 이상 가열함에 의해서, 휘발성 유기성분에 의한 플라스틱 패키지(5)내의 스트레스(stress)가 감소된다. 따라서 이러한 스트레스의 감소는 칩 크랙(chip crack), 와이어의 단선 및 프레임(1)과 플라스틱 패키지(5)간의 밀착성의 저하 등을 방지하는 효과가 있다고 추측된다.
또한, 상기 반도체장치를 175℃를 초과하는 온도에서 베이킹처리하면, 플라스틱 패키지(5)의 내열온도를 넘는 온도이기 때문에, 플라스틱 패키지(5)에 열손상이 발생할 수 있다.
PIQ막(4)과 플라스틱 패키지(5)간의 접착특성 및 프레임(1)과 플라스틱 패키지(5)간의 접착특성을 접착성 시험기로 측정하였다. 측정된 결과를 하기 I 내지 III에 나타내었다. 이들 I 내지 III은, 패키지에 블리스터 부분이 발생하는 원인을 조사하는데 크게 기여한다.
I. PIQ막(4)의 이미드화율이 85 ~ 95%의 범위내라면, 플라스틱 패키지(5)와 PIQ막(4)간의 접착성에 문제가 없다.
Ⅱ. 플라스틱 패키지(5)의 성형후, 175℃, 5시간의 베이킹처리를 수행하면 플라스틱 패키지(5)와 PIQ막(4)간의 접착력 및 플라스틱 패키지(5)와 프레임(1)간의 접착력이 증대한다.
Ⅲ. 플라스틱 패키지(5)와 프레임(1)간에는, PIQ막(4)이 없는 상태에서 175℃, 5시간 동안의 베이킹처리를 행하더라도, PIQ막(4)이 있는 경우에 비해서 접착력이 낮다.
상기 실시예에서, 플라스틱 패키지(5)는 TSOP형이다. 그러나, 상기 플라스틱패키지가 TQFP형일 수도 있다.
이상 본 발명을 설명하였는바, 본 발명은 다양하게 변형될 수 있다. 이러한 변형들은 본 발명의 사상 및 범위로부터 벗어나는 것으로 간주되지 않으며, 당업자에게 자명한 변형들은 다음의 특허청구범위에 포함되는 것이다.

Claims (5)

  1. 상기 반도체소자(2)를 수지로 캡슐화하여 수지-캡슐화 패키지(5)로 형성하는 단계; 및
    상기 수지-캡슐화 패키지(5)를 감압분위기에서 베이킹하는 단계를 포함하는, 반도체소자(2)와 수지-캡슐화 패키지(5)를 갖는 반도체장치(10)의 베이킹방법.
  2. 제1항에 있어서, 감압분위기는 10-6torr 이하의 범위인 것을 특징으로 하는 반도체장치의 베이킹방법.
  3. 제1항 또는 제2항에 있어서, 수지-캡슐화 패키지(5)의 베이킹처리를 165℃ ~ 175℃의 범위내에서 행함을 특징으로 하는 반도체장치의 베이킹방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 수지-캡슐화 패키지(5)를 6시간 이상 가열함을 특징으로 하는 반도체장치의 베이킹방법.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 수지-캡슐화 패키지(5)는 TSOP형임을 특징으로 하는 반도체장치의 베이킹방법.
KR10-2001-0013874A 2000-03-17 2001-03-17 반도체장치의 베이킹방법 KR100467934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-075914 2000-03-17
JP2000075914A JP3598255B2 (ja) 2000-03-17 2000-03-17 半導体装置のベーク方法

Publications (2)

Publication Number Publication Date
KR20010090495A true KR20010090495A (ko) 2001-10-18
KR100467934B1 KR100467934B1 (ko) 2005-01-24

Family

ID=18593729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0013874A KR100467934B1 (ko) 2000-03-17 2001-03-17 반도체장치의 베이킹방법

Country Status (6)

Country Link
US (1) US6537859B2 (ko)
EP (1) EP1134800B1 (ko)
JP (1) JP3598255B2 (ko)
KR (1) KR100467934B1 (ko)
DE (1) DE60135053D1 (ko)
TW (1) TW507279B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212080A1 (en) * 2003-04-22 2004-10-28 Kai-Chi Chen [chip package structure and process for fabricating the same]
JP2007027623A (ja) * 2005-07-21 2007-02-01 Fuji Electric Device Technology Co Ltd 基板吸着水分の除去方法
EP2159983A1 (en) * 2008-08-26 2010-03-03 BRITISH TELECOMMUNICATIONS public limited company Content distribution network
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346449A (en) * 1976-09-16 1982-08-24 Energy Conversion Devices, Inc. Data storage and retrieval system
US4951400A (en) * 1988-12-27 1990-08-28 Ncr Corporation Method for processing plastic packaged electronic devices
JPH04206857A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH04354142A (ja) * 1991-05-31 1992-12-08 Hitachi Cable Ltd 半導体の樹脂封止方法
US5825549A (en) * 1993-01-29 1998-10-20 Olympus Optical Co., Ltd. Optical thin film for optical element
JPH07122683A (ja) * 1993-10-25 1995-05-12 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device
TW562819B (en) * 1997-10-03 2003-11-21 Hitachi Chemical Co Ltd Encapsulating material and LOC structure semiconductor device using the same
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
KR100368661B1 (ko) * 2000-03-08 2003-01-24 하아나반도체장비 주식회사 반도체 소자의 봉합재료 진공 경화장치

Also Published As

Publication number Publication date
JP2001267346A (ja) 2001-09-28
US20010034079A1 (en) 2001-10-25
US6537859B2 (en) 2003-03-25
EP1134800A3 (en) 2003-09-10
EP1134800B1 (en) 2008-07-30
DE60135053D1 (de) 2008-09-11
EP1134800A2 (en) 2001-09-19
KR100467934B1 (ko) 2005-01-24
JP3598255B2 (ja) 2004-12-08
TW507279B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
US5756380A (en) Method for making a moisture resistant semiconductor device having an organic substrate
EP1675172A1 (en) Coating for enhancing adhesion of molding compound to semiconductor devices
US20050121762A1 (en) Temperature sustaining flip chip assembly process
US6960491B2 (en) Integrated circuit packaging for improving effective chip-bonding area
US5837558A (en) Integrated circuit chip packaging method
KR100467934B1 (ko) 반도체장치의 베이킹방법
US20060049499A1 (en) Semiconductor device and its manufacturing method
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
KR100690960B1 (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
Adachi et al. New mode crack of LSI package in the solder reflow process
US6120301A (en) Semiconductor device and method of manufacturing the same
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
US6524891B1 (en) Method of pressure curing for reducing voids in a die attach bondline and applications thereof
EP0844655A2 (en) An integrated circuit chip packaging method
Schmidt et al. Investigation of the adhesion strength between molding compound and leadframe at higher temperatures
JP3955408B2 (ja) 半導体装置の製造方法
JPH05152378A (ja) テープキヤリアパツケージ
JPH0745960Y2 (ja) 樹脂封止型半導体装置
JP2000228413A (ja) 半導体パッケージの製造方法
US20020060370A1 (en) Die attach curing method for semiconductor device
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH02106954A (ja) 電子装置
KR100369391B1 (ko) 반도체패키지제조용와이어본딩장치및그반도체패키지의제조방법
Oota Study of molding compound for BGA [package]
Yeo et al. Elimination of Die-Pop Defect by Vacuum Reflow for Ultrathin Die With Warpage in Semiconductor Packaging Assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee