JPH0260154A - リードフレームおよびそれを用いた電子装置の作製方法 - Google Patents

リードフレームおよびそれを用いた電子装置の作製方法

Info

Publication number
JPH0260154A
JPH0260154A JP63212886A JP21288688A JPH0260154A JP H0260154 A JPH0260154 A JP H0260154A JP 63212886 A JP63212886 A JP 63212886A JP 21288688 A JP21288688 A JP 21288688A JP H0260154 A JPH0260154 A JP H0260154A
Authority
JP
Japan
Prior art keywords
die
frame
silicon nitride
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63212886A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Kazuo Urata
一男 浦田
Itaru Koyama
小山　到
Naoki Hirose
直樹 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63212886A priority Critical patent/JPH0260154A/ja
Publication of JPH0260154A publication Critical patent/JPH0260154A/ja
Priority to US07/655,032 priority patent/US5192995A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は半導体装置等の電子装置をマウントするリー
ドフレームに関するもので、リードフレームのダイの裏
面に、ダイ自身の金属表面の酸化防止用被膜を設けて、
このフレームにモールド処理をしても、モールド剤に半
田付の際、クラック等が発生しない高信顛性電子装置を
作らんとするものである。
プラスチック・モールド・パッケージは一般に信頬性を
低下させる水等がリードフレームのダイの裏面に集まり
、半田付（一般に２６０°Ｃ１３〜１０秒の溶融半田中
への浸漬を行う）の際、急激に気化し、その結果モール
ド剤が軟化し、膨張してダイの端部からその上方または
下方のモールド剤にクラックを誘発する。この発明は、
このクラックの発生を防ぐため、ダイとそれに密着する
モールド剤との密着性を向上させることにより、クラッ
ク、ふくれ（ダイの裏面側のモールド剤が半田付の際の
温度上昇のため、ダイ近傍の水の気化により膨れてしま
う現象をいう）の発生を防がんとしたものである。
この発明は、チップ表面のみならず、特にリードフレー
ムの金属グイの裏面での１００〜３５０℃の加熱処理を
伴うダイアタッチの際生ずる低級酸化物の生成を禁止し
、モールド剤と密着性の良い酸化防止用被膜をダイを構
成する銅、４２７０イ等の金属表面に密着させて設けて
おくことを特徴とする。
「従来の技術」 従来、第４図にその概要を示すが、フレームのリード（
３５）およびフレームのダイ（３５’）を有する。
この電子部品のＩＣチップ（２８）がダイアタッチされ
るダイ（３５°）は銅、４２７０イ等の金属よりなり、
この表面（電子部品がアタッチされない側、図面では下
側の裏面）には、電子部品をダイアタッチ（２４）させ
る際の１００〜３５０℃の熱処理の時、低級酸化物（３
２）が形成されてしまう。このため、この後、ただちに
有機樹脂のモールド（４１）処理を行うと、モールド剤
と銅または４２７０イとの間にきわめてはがれやすい酸
化物層（３２）が残存してしまう。
そのため、その後工程の２６０℃、３〜１０秒の半田付
の際の急激な熱衝撃に耐えることができず、ダイの周辺
部のモールド剤にクラック（３３）　、　（３３’）が
発生したり、またダイの裏面にたまった水分が蒸気化し
て空穴（４２）ができ、裏面のモールド剤にふくれ（４
１’）が発生してしまった。そしてＰＣＢ上にマウント
された後における長期間の使用に対し、半導体装置の特
性劣化、信頼性低下を誘発してしまっていた。
「発明の構成」 本発明はかかる従来のＤＩＰにおきる信頼性の低下を防
ぐため、金属のリードフレームの表面に電子部品をアタ
ッチさせる前のリードフレームの状態で、フレームの裏
面に対し金属のフレームの酸化防止用被膜、例えば窒化
珪素、ＤＬＣ（ダイヤモンド状炭素）、炭化珪素を設け
たものである。本発明はかかるフレームを用いて、プラ
スチックパッケイジ封止がなされた電子装置を設けんと
したものである。
第１図は本発明構造のプラスチックＤＩＰ（デュアルイ
ンライン型パッケイジ）またはフランドパツクパッケイ
ジの縦断面図を示す。
図面において、リードフレームのダイ（３５’）に銀ペ
ース）　（２４）等で密着させたチップ（２８）と、こ
のチップのアルミニューム・パッド（３８）とステム（
３５）との間に金線（３９）のワイヤボンドを行い、さ
らにこのチップ（２８）表面、パッド（３８）表面、ワ
イヤ（３９）表面およびダイ（３５’）の裏面に対し、
酸化防止用保護膜、特に窒化珪素膜、炭化珪素膜、ＤＬ
Ｃ膜等（２７）　、　（２７’）のプラズマ気相法によ
るコーティングを行う。
この窒化珪素膜の如き保護膜は室温において、珪化物気
体とアンモニアまたは窒素とをプラズマ反応炉に導入し
、そこに電気エネルギを供給するいわゆるプラズマ気相
法により形成せしめた。
かくの如くして、窒化珪素膜の如き酸化防止用保護膜を
３００〜５０００人、一般には約１０００人の厚さに形
成した後、公知のインジェクシヨン・モールド法により
有機樹脂例えばエポキシ（例えば４１０Ｂ）モールド法
により注入・封止させた。さらにフレームをリード部（
３７）にて曲げ、かつタイバーを切断する。さらにリー
ド部を酸洗いを行った後、リードにハンダメツキを行っ
た。
第２図は、本発明のフレームの裏面に酸化防止用被膜を
形成するためのプラズマＣＶＤ装置である。
図面において、それぞれの電子部品がマウントされるフ
レームを複数個集合させた基板（基板および基体をまと
めて基体とも以下では略記する）をさらに複数配設させ
、基体（２）とし、プラズマ処理方法により裏面の低級
酸化物の除去およびプラズマ気相法により窒化珪素膜の
コーティングを行、うための装置の概要を示す。
図面において、反応系（６）、ドーピング系（５）を有
している。
反応系（６）は、反応室（１）と予備室（７）とを有し
、ゲート弁（８）　、　（９）とを有している。反応室
（１）は内側に供給側フード（１３）を存し、入口側（
３）よりの反応性気体をフード（１４）のノズル（１３
）より下方向に吹き出し、プラズマ反応をさせ、基板ま
たは基体（２）を構成する金属フレームの表面上での低
級酸化物の除去およびその上側へ酸化防止用被膜形成を
行った。プラズマ処理または反応後は排出側フード（１
４°）のノズル（１３’）より排気口（４）を経てバル
ブ（２１）　、真空ポンプ（２０）に至る。高周波型源
（１０）よりの電気エネルギは、マツチングトランス（
２６）をへて、１〜５００ＭＩＩｚ、例えば１３．５６
ＭＨｚの周波数を上下間の一対の同じ大きさの網状電極
（１１）（１１’）（１１’）に加える。さらにマツチ
ングトランスの中点（２５°）は接地レベル（２５）と
した。また周辺の枠構造のホルダ（４０）は導体の場合
は接地レベル（２２）とし、また絶縁体であってもよい
。反応性気体は、一対の電極（１１）、　（１２）によ
り供給された高周波エネルギにより励起させている。プ
ラズマ処理およびプラズマＣＶＤ法において、被形成体
（２）（以下基体（２）という）はサポータ（４０”）
上に配設された枠構造のホルダ（４０）内に一対の電極
間の電界の方向に平行に、さらに、いずれの電極（１１
）。
（１２）からも離間させている。そして複数の基体（２
）は互いに一定の間隔（２〜１３ｃｍ例えば６ｃｍ）ま
たは概略一定の間隔を有して配設されている。この多数
の基体（２）は、グロー放電により作られるプラズマ中
の陽光社内に配設される。さらにこの基体の要部を第３
図（Ｃ）に示す。
第３図（Ａ）は第２図の基体（２）において複数個の電
子部品をマウントするための一体化したリドフレーム（
４５）を有する。そして複数の半導体チップがボンディ
ングされる１本のリードフレーム（４５）における１つ
のフレーム（基板）　（２９）の拡大図を第３図（Ｂ）
に示す。図面では左側のみを簡単のため示す。図面では
金属ダイ（３５”）の上表面に電子部品（２８）が後工
程でアタッチされ、これとフレームのリード（３５）と
の間にワイヤボンドがなされ、さらにモールド封止（４
１）がモールド剤によってなされる。この八−＾°での
縦断面図であり、かつ第２図の装置における１つの基体
（２）のフレームの装着方法の一例を第３図（Ｃ）に示
す。第３図（Ｃ）において、フレームの金属リード（３
５）、　フレームの金属グイ（３５′）よりなる基板（
４５−１）　、　（４５１’　）　、　（４５−２）　
、　（４５−２”）・・の電子部品がマウントされる側
の上表面同志を互いに内側に合わせ対をなし、裏面のみ
に酸化防止用被膜が形成されるようにした。そしてその
−例として、第１図のフレームのグイ（３５°）の裏面
、リード（３５）の裏面およびその側面（２７”）に３
００〜５０００人の厚さに形成した。
さらにこれを（４５−２）　、　（４５−２’　）・・
・と５〜３００本集め、ジグ（４４）により一体化し、
基体（２）として構成させている。この基体（２）が第
２図における基体（２）に対応している。これをさらに
５〜５０枚（図面では７枚）陽光社内に第２図では配設
している。
本発明の金属グイの裏面に酸化防止用被膜を形成する方
法として、まず板状の４２７０イ、銅等のフレーム用材
料に対し、裏面側のみに選択的に酸化防止用被膜を第２
図に示した装置で形成し、この後、フレーム成形用金型
を用いてプレス打ち抜き、またはパターン化したエツチ
ング方法を用いてもよい。すると第３図（＾）、（Ｂ）
に示す如きフレーム構造において、リード（３５）　、
グイ（３５“）の裏面特にダイの裏面には予め酸化防止
用被膜が設けられたことになる。かかる構造のリードフ
レームは、第１図で形成されたダイの側面（２７’）の
被膜が一般には形成されない− 第２図における反応性気体は、フード（１３）より枠構
造のホルダ（４０）の内側およびフード（１３’）によ
り囲まれた内側にてプラズマ活性状態を呈し、基体上を
プラズマ処理する。さらに基体上に保護膜としての被膜
形成がなされる。
第２図に示すごとき本発明方法におけるプラズマ処理方
法は、室温のアルゴンプラズマ陽光社内に保持され、か
つ酸化防止用被膜である窒化珪素膜、　ＤＬＣ膜、炭化
珪素膜を形成するに際し、外部より加熱をしなくても充
分に緻密な絶縁膜を作ることができる。
そのプロセス上の１例を以下に示す。
「実施例１」 第２図のプラズマ処理装置およびＣＶＤ装置におイテ、
ドーピング系（５）は珪化物気体であるジシラン（Ｓｉ
ｚｌｌｈ）を（１７）より、また窒化物気体であるアン
モニアまたは窒素を（１６）より、プラズマ処理用の非
生成物気体であるアルゴンを（１５）より供給している
。それらは流量計（１８）　、バルブ（１９）により制
御されている。
例えば、基板温度は外部加熱を特に積極的に行わない室
温（プラズマによる自己加熱を含む）とした。まず反応
空間（１）にアルゴンを導入し、基体（２）の表面のプ
ラズマ処理を行った。即ちこれらアルゴンに対し、１３
．５６ＭＩＩｚの周波数によ／’）ＩＫＨの出力を一対
の電極（ＩＩ）　、　（ＩＩ’）に１０〜３０分供給し
てプラズマ化した。するとこのダイの裏面に付着してい
る水分、低級酸化物を除去し、新たな金属面を露呈させ
ることができ、成膜する被膜の密着性を向上させること
ができた。
次にこのプラズマ処理がなされた被形成面上に保護膜を
形成する。即ち窒化珪素膜を形成する場合、反応性気体
は例えば、Ｎｉ１３／Ｓｉ　ｚｌｌｈ／Ｎｚ　＝　１／
３１５とした。即ちこれらアルゴンに対し、１３．５６
ＭＨｚの周波数により１にＷの出力を一対の電極（１１
）　、　（１１’）ζこ供給した。かくして平均１００
０人（１０００人±２００人）に約１０分（平均速度３
＾／秒）の被膜形成を行った。
窒化珪素膜はその絶縁耐圧８　Ｘ　ｌＯ’Ｖ／ｃｍ以上
を有し、比抵抗は２ＸＩＯ”Ωｃｍであった。赤外線吸
収スペクトルは８６４ｃｍ　−’の５ｉ−Ｎ結合の吸収
ピークを有し、屈折率は２．０であった。
かかる窒化珪素膜を裏面に形成したフレームを用い、こ
れの表面に公知の工程で電子部品のダイアタッチ、ワイ
ヤボンディングをした。さらにこれらを４１０８等のエ
ポキシ樹脂のモールド剤で覆って、第１図の構造とした
。
かかる本発明方法で作られた電子装置に対し、８５°Ｃ
／８５χ（相対温度）で１００時間放置して、その後、
半田付けを２６０°Ｃ５秒行った。しかしこのモールド
には何らのクランクもまたふくれも発生しなかった。
さらに８５°Ｃ／８５χ、　３０００時間で５００ケ放
置し信頼性テストを行ったところ、３ケの不良があった
。
しかしこれはアルミニウムパッドでのコロ−ジョンが要
因であった。さらに本発明方法のプラズマ処理を行った
後、窒化珪素膜を形成した場″合、不良はＯ（零）゛で
あった。
しかし本発明方法をまったく用いない場合、この長期の
保護膜でも不良は３０ケ以上発生していたが、その前に
第４図の如き初期不良が８０ケも存在してしまった。
本発明において、リードフレーム用金属板の裏面に予め
本発明の酸化防止用被膜を形成し、この後金型でプレス
打ちをして、リードフレームを用いた場合、第１図に示
した如く、ダイの側面には被膜を形成させることができ
ない。このため、多量体産性はよいが、高信頼性は本実
施例程は有していないが、まったくない場合より十分有
効なものであった。
なお本発明においては、プラズマ処理方法およびｐｃｖ
ｏ法において、電気エネルギのみならず、ｌ。
〜１５μの波長の遠赤外線または３００ｎｍ以下の紫外
光を同時に加えた光エネルギを用いるフォトＣＶＤ（ま
たはフォＩ−ＥＰＣＶＤ）法を併用することは有効であ
る。
「効果」 本発明において、フレームの裏面に被膜を形成するため
のプラズマ処理および被膜形成は室温で行ったため、生
産性に優れている。表面およびワイヤボンディングする
ステムでの金属の酸化を防ぐことができ、品質向上に有
効である。また加熱に必要な電力、時間がいらず、省エ
ネルギ型である。加えて、ダイアタッチの工程において
も、その裏面でモールド剤との密着性の悪い低級酸化物
の生成を禁止しているため、ダイアタッチに必要な雰囲
気、温度の制限をうけないという特長を有する。
もちろん本発明のフレームに電子部品を装着の後、これ
ら全体に保護膜を形成して覆うと、長期間たっても、有
機樹脂中の水分、塩素と電子部品の金属との間で反応を
起こして信頼性を低下させるという欠点がない。
そして裏面からの水分の侵入を防ぐことができる。また
この電子装置のＰＣＢへの半導体による装着の際、従来
例に示す如く、モールド材が加熱により膨れてしまうこ
とを防ぐことができた。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をＤＬＣ（ダイヤモンド・ライク・カーボン）膜、炭化
珪素膜、その他の酸化防止用絶縁膜の単層または多層膜
であってもよい。
酸化珪素は本来吸水性を有するため、窒化珪素ほどの長
期間の耐水信鎖性を期待できない。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
本発明において、チップの大きさが大きくなって、ダイ
を用いることなしにモールドする場合がある。しかしそ
の場合も基体としてのリードフレームのワイヤボンドを
行わない反対側に酸化防止用保護膜を設けることは有効
である。
上述した説明においては、デュアルインライン型のフレ
ーム上に半導体チップを載置した場合について述べてい
るが、本発明は特にデュアルインライン型のリードフレ
ームに限るものではなく、フラットパック型のリードフ
レーム゛およびその他のリードフレームに対しても同様
の機能を持つものであっても、同様の効果が期待できる
ものである。
【図面の簡単な説明】
第１図は本発明の耐湿テストおよび半田付はテストをし
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。 第４図は従来例のプラスチックパッケイジを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。

Claims (1)

  1. 【特許請求の範囲】 １、ダイ上に電子部品を密接せしめるリードフレームに
    おいて、前記ダイの裏面上には酸化防止用被膜が設けら
    れたことを特徴とするリードフレーム。 ２、リードフレームのダイの裏面に酸化防止用の被膜が
    設けられたダイ上に電子部品を密接せしめ、フレームの
    リードと前記電子部品との間にボンディングを施したフ
    レームに対し、有機樹脂モールドを施したことを特徴と
    するリードフレームを用いた電子装置の作製方法
JP63212886A 1988-08-26 1988-08-26 リードフレームおよびそれを用いた電子装置の作製方法 Pending JPH0260154A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63212886A JPH0260154A (ja) 1988-08-26 1988-08-26 リードフレームおよびそれを用いた電子装置の作製方法
US07/655,032 US5192995A (en) 1988-08-26 1991-02-14 Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63212886A JPH0260154A (ja) 1988-08-26 1988-08-26 リードフレームおよびそれを用いた電子装置の作製方法

Publications (1)

Publication Number Publication Date
JPH0260154A true JPH0260154A (ja) 1990-02-28

Family

ID=16629887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63212886A Pending JPH0260154A (ja) 1988-08-26 1988-08-26 リードフレームおよびそれを用いた電子装置の作製方法

Country Status (1)

Country Link
JP (1) JPH0260154A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601323A1 (en) * 1992-12-10 1994-06-15 International Business Machines Corporation Integrated circuit chip composite
JP2007296318A (ja) * 2006-04-07 2007-11-15 Dgs Computer:Kk 被検体病巣用ｒｆ波照射素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601323A1 (en) * 1992-12-10 1994-06-15 International Business Machines Corporation Integrated circuit chip composite
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
JP2007296318A (ja) * 2006-04-07 2007-11-15 Dgs Computer:Kk 被検体病巣用ｒｆ波照射素子

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5057900A (en) Electronic device and a manufacturing method for the same
JPH0244738A (ja) 電子装置作製方法
US5208467A (en) Semiconductor device having a film-covered packaged component
US6191492B1 (en) Electronic device including a densified region
JPH04127456A (ja) 樹脂封止型半導体装置及びその製造方法
EP0342681B1 (en) Method of manufacturing an electrical device
CN101248520B (zh) 半导体装置的制造方法
US6756670B1 (en) Electronic device and its manufacturing method
JP2684387B2 (ja) 電子装置およびその作製方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JP2802650B2 (ja) 電子装置
JPH02106954A (ja) 電子装置
JPS59231840A (ja) 半導体装置作成方法
JPH01292849A (ja) 電子装置作製方法
EP1134800B1 (en) Semiconductor device baking method
JP2683694B2 (ja) 電子装置の作製方法
JPH0276249A (ja) 電子装置およびその作製方法
JPH02106952A (ja) 電子装置
JPH01292833A (ja) 電子装置作製方法
JPH01292846A (ja) 電子装置作製方法
JPH06177290A (ja) 半導体装置
JPH0383353A (ja) 電子装置の作製方法