JP2683694B2 - 電子装置の作製方法 - Google Patents
電子装置の作製方法Info
- Publication number
- JP2683694B2 JP2683694B2 JP63261966A JP26196688A JP2683694B2 JP 2683694 B2 JP2683694 B2 JP 2683694B2 JP 63261966 A JP63261966 A JP 63261966A JP 26196688 A JP26196688 A JP 26196688A JP 2683694 B2 JP2683694 B2 JP 2683694B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electronic component
- die
- frame
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品を、基板または
リードフレーム上等の部材上に、ガス放出の少ない手段
であるガラス系銀ペーストを用いてマウントする電子装
置の作製方法に関するものである。リードフレームのダ
イ等の部材の裏面に、ダイ自身の金属表面の酸化防止用
被膜を設けて、このフレームにモールド処理をしても、
モールド材の半田付の際、クラック等が発生しない高信
頼性電子装置を作るための作製方法を提供するものであ
る。
リードフレーム上等の部材上に、ガス放出の少ない手段
であるガラス系銀ペーストを用いてマウントする電子装
置の作製方法に関するものである。リードフレームのダ
イ等の部材の裏面に、ダイ自身の金属表面の酸化防止用
被膜を設けて、このフレームにモールド処理をしても、
モールド材の半田付の際、クラック等が発生しない高信
頼性電子装置を作るための作製方法を提供するものであ
る。
プラスチック・モールド・パッケージは一般に信頼性
を低下させる水等がリードフレームのダイの裏面に集ま
り、半田付（一般に260℃、３〜10秒の溶融半田中への
浸漬を行う）の際、急激に気化し、その結果モールド材
が軟化し、膨張してダイの端部からその上方または下方
のモールド材にクラックを誘発する。この発明は、この
クラックの発生を防ぐため、ダイとそれに密着するモー
ルド材との密着性を向上させることにより、クラック、
ふくれ（ダイの裏面側のモールド材が半田付の際の温度
上昇のため、ダイ近傍の水の気化により膨れてしまう現
象をいう）の発生を防がんとしたものである。
を低下させる水等がリードフレームのダイの裏面に集ま
り、半田付（一般に260℃、３〜10秒の溶融半田中への
浸漬を行う）の際、急激に気化し、その結果モールド材
が軟化し、膨張してダイの端部からその上方または下方
のモールド材にクラックを誘発する。この発明は、この
クラックの発生を防ぐため、ダイとそれに密着するモー
ルド材との密着性を向上させることにより、クラック、
ふくれ（ダイの裏面側のモールド材が半田付の際の温度
上昇のため、ダイ近傍の水の気化により膨れてしまう現
象をいう）の発生を防がんとしたものである。
この発明は、ガス放出の少ないガラス系銀ペーストを
用いてチップをダイにアタッチすることにより、100〜4
50℃の加熱処理を伴うダイアタッチの際生ずるガス放出
を防ぎ、さらに放出されたガスがリードフレームのダイ
の裏面上に付着することを防がんとするものである。
用いてチップをダイにアタッチすることにより、100〜4
50℃の加熱処理を伴うダイアタッチの際生ずるガス放出
を防ぎ、さらに放出されたガスがリードフレームのダイ
の裏面上に付着することを防がんとするものである。
そして実質的に有機樹脂モールド材と銅、42アロイ等
の金属表面との密着性を向上させて設けることを特徴と
する。
の金属表面との密着性を向上させて設けることを特徴と
する。
「従来の技術」 従来、第４図にその概要を示すが、フレームのステム
リード（35）およびフレームのダイ（35′）を有する。
この電子部品のICチップ（28）がダイアタッチされるダ
イ（35′）は、銅、42アロイ等の金属よりなり、この表
面（電子部品がアタッチされない側、図面では下側の裏
面）には、電子部品をダイアタッチ（24）させる際の10
0〜450℃の熱処理の時、放出される気体が付着（32）さ
れてしまう。このため、この後、ただちに有機樹脂のモ
ールド（41）処理を行うと、モールド材と銅または42ア
ロイとの間にきわめてはがれやすい吸着有機物層または
金属の低級酸化物層（32）が残存してしまう。そのた
め、その後工程の260℃、３〜10秒の半田付の際の急激
な熱衝撃に耐えることができず、ダイの周辺部のモール
ド材にクラック（33），（33′）が発生したり、またダ
イの裏面にたまった水分が蒸気化して空穴（42）がで
き、裏面のモールド材にふくれ（41′）が発生してしま
った。そしてPCB上にマウントされた後における長期間
の使用に対し、半導体装置の特性劣化、信頼性低下を誘
発してしまっていた。
リード（35）およびフレームのダイ（35′）を有する。
この電子部品のICチップ（28）がダイアタッチされるダ
イ（35′）は、銅、42アロイ等の金属よりなり、この表
面（電子部品がアタッチされない側、図面では下側の裏
面）には、電子部品をダイアタッチ（24）させる際の10
0〜450℃の熱処理の時、放出される気体が付着（32）さ
れてしまう。このため、この後、ただちに有機樹脂のモ
ールド（41）処理を行うと、モールド材と銅または42ア
ロイとの間にきわめてはがれやすい吸着有機物層または
金属の低級酸化物層（32）が残存してしまう。そのた
め、その後工程の260℃、３〜10秒の半田付の際の急激
な熱衝撃に耐えることができず、ダイの周辺部のモール
ド材にクラック（33），（33′）が発生したり、またダ
イの裏面にたまった水分が蒸気化して空穴（42）がで
き、裏面のモールド材にふくれ（41′）が発生してしま
った。そしてPCB上にマウントされた後における長期間
の使用に対し、半導体装置の特性劣化、信頼性低下を誘
発してしまっていた。
「発明の構成」 本発明はかかる従来のDIPにおきる信頼性の低下を防
ぐため、金属のリードフレーム等の部材の表面に、電子
部品を脱ガスの少ない手段、例えばガラス系銀ペースト
を用いてアタッチさせるとともに、その前または後工程
において、フレームの裏面に対し、有機ガスの付着防
止、金属のフレームの酸化防止用被膜、例えば窒化珪
素、DLC（ダイヤモンド状炭素），炭化珪素を設けたも
のである。本発明はかかるフレームを用いて、プラスチ
ックパッケイジ封止がなされた電子装置の作製方法に関
する。
ぐため、金属のリードフレーム等の部材の表面に、電子
部品を脱ガスの少ない手段、例えばガラス系銀ペースト
を用いてアタッチさせるとともに、その前または後工程
において、フレームの裏面に対し、有機ガスの付着防
止、金属のフレームの酸化防止用被膜、例えば窒化珪
素、DLC（ダイヤモンド状炭素），炭化珪素を設けたも
のである。本発明はかかるフレームを用いて、プラスチ
ックパッケイジ封止がなされた電子装置の作製方法に関
する。
第１図は本発明構造のプラスチックDIP（デュアルイ
ンライン型パッケイジ）またはフラットパックパッケイ
ジの縦断面図を示す。
ンライン型パッケイジ）またはフラットパックパッケイ
ジの縦断面図を示す。
図面において、リードフレーム等の部材のダイ（3
5′）にガラス系銀ペースト（24）等で密着させた電子
部品であるチップ（28）と、このチップのアルミニュー
ム・パッド（38）とステム（35）との間に金線（39）の
ワイヤボンドを行い、さらにダイ（35′）の裏面に対
し、酸化防止用保護膜、特に窒化珪素膜、炭化珪素膜、
DLC膜等（27），（27′）のプラズマCVD法によるコーテ
ィングがなされている。
5′）にガラス系銀ペースト（24）等で密着させた電子
部品であるチップ（28）と、このチップのアルミニュー
ム・パッド（38）とステム（35）との間に金線（39）の
ワイヤボンドを行い、さらにダイ（35′）の裏面に対
し、酸化防止用保護膜、特に窒化珪素膜、炭化珪素膜、
DLC膜等（27），（27′）のプラズマCVD法によるコーテ
ィングがなされている。
窒化珪素膜の如き酸化防止用保護膜を300〜5000Å、
一般には約1000Åの厚さに形成した後、公知のインジェ
クション・モールド法により、有機樹脂例えばエポキシ
（例えば410B）モールド法により注入・封止させた。さ
らにフレームをリード部（37）にて曲げ、かつタイバー
を切断する。さらにリード部を酸洗いを行った後、リー
ドにハンダメッキを行った。
一般には約1000Åの厚さに形成した後、公知のインジェ
クション・モールド法により、有機樹脂例えばエポキシ
（例えば410B）モールド法により注入・封止させた。さ
らにフレームをリード部（37）にて曲げ、かつタイバー
を切断する。さらにリード部を酸洗いを行った後、リー
ドにハンダメッキを行った。
「実施例１」 この実施例はリードフレーム等の部材に対し、まずそ
の裏面に酸化防止用被膜を形成する。その後、ガラス系
銀ペーストで電子部品を密接させる工程を経て、電子装
置を完成させる例である。
の裏面に酸化防止用被膜を形成する。その後、ガラス系
銀ペーストで電子部品を密接させる工程を経て、電子装
置を完成させる例である。
本発明のフレームの裏面に酸化防止用被膜を形成する
ために、第２図に示す如きプラズマCVD装置を用いた。
ために、第２図に示す如きプラズマCVD装置を用いた。
図面において、それぞれの電子部品がマウントされる
フレームを複数個集合させた基板（基板および基体をま
とめて基体とも以下では略記する）をさらに複数配設さ
せ、基体（２）とし、プラズマ処理方法により裏面の低
級酸化物の除去およびプラズマCVD法により窒化珪素膜
のコーティングを行うための装置の概要を示す。
フレームを複数個集合させた基板（基板および基体をま
とめて基体とも以下では略記する）をさらに複数配設さ
せ、基体（２）とし、プラズマ処理方法により裏面の低
級酸化物の除去およびプラズマCVD法により窒化珪素膜
のコーティングを行うための装置の概要を示す。
図面において、反応系（６），ドーピング系（５）を
有している。
有している。
反応系（６）は、反応室（１）と予備室（７）とを有
し、ゲート弁（８），（９）を有している。反応室
（１）は内側に供給側フード（13）を有し、入口側
（３）よりの反応性気体をフード（14）のノズル（13）
より下方向に吹き出し、プラズマ反応をさせ、基板また
は基体（２）を構成する金属フレームの表面上での低級
酸化物の除去およびその上側へ酸化防止用被膜形成を行
った。プラズマ処理または反応後は排出側フード（1
4′）のノズル（13′）より排気口（４）を経てバルブ
（21），真空ポンプ（20）に至る。高周波電源（10）よ
りの電気エネルギは、マッチングトランス（26）をへ
て、１〜500MHz、例えば13.56MHzの周波数を上下間の一
対の同じ大きさの網状電極（11），（11′）を加える。
さらにマッチングトランスの中点（25′）は接地レベル
（25）とした。また周辺の枠構造のホルダ（40）は導体
の場合は接地レベル（22）とした。反応性気体は、一対
の電極（11），（12）により供給された高周波エネルギ
により励起させている。
し、ゲート弁（８），（９）を有している。反応室
（１）は内側に供給側フード（13）を有し、入口側
（３）よりの反応性気体をフード（14）のノズル（13）
より下方向に吹き出し、プラズマ反応をさせ、基板また
は基体（２）を構成する金属フレームの表面上での低級
酸化物の除去およびその上側へ酸化防止用被膜形成を行
った。プラズマ処理または反応後は排出側フード（1
4′）のノズル（13′）より排気口（４）を経てバルブ
（21），真空ポンプ（20）に至る。高周波電源（10）よ
りの電気エネルギは、マッチングトランス（26）をへ
て、１〜500MHz、例えば13.56MHzの周波数を上下間の一
対の同じ大きさの網状電極（11），（11′）を加える。
さらにマッチングトランスの中点（25′）は接地レベル
（25）とした。また周辺の枠構造のホルダ（40）は導体
の場合は接地レベル（22）とした。反応性気体は、一対
の電極（11），（12）により供給された高周波エネルギ
により励起させている。
第３図（Ａ）は第２図の基体（２）において複数個の
電子部品をマウントするための一体化したリードフレー
ム（45）を有する。そして複数の電子部品である半導体
チップがボンディングされる１本のリードフレーム（4
5）における１つのフレーム（基板）（29）の拡大図を
第３図（Ｂ）に示す。図面では左側のみを簡単のため示
す。
電子部品をマウントするための一体化したリードフレー
ム（45）を有する。そして複数の電子部品である半導体
チップがボンディングされる１本のリードフレーム（4
5）における１つのフレーム（基板）（29）の拡大図を
第３図（Ｂ）に示す。図面では左側のみを簡単のため示
す。
図面では、金属ダイ（35′）の上表面に電子部品（2
8）が後工程でアタッチされ、これとフレームのリード
（35）との間にワイヤボンドがなされ、さらにモールド
封止（41）がモールド材によってなされる。このＡ−
Ａ′での縦断面図であり、かつ第２図の装置における１
つの基体（２）のフレームの装着方法の一例を第３図
（Ｃ）に示す。
8）が後工程でアタッチされ、これとフレームのリード
（35）との間にワイヤボンドがなされ、さらにモールド
封止（41）がモールド材によってなされる。このＡ−
Ａ′での縦断面図であり、かつ第２図の装置における１
つの基体（２）のフレームの装着方法の一例を第３図
（Ｃ）に示す。
第３図（Ｃ）において、フレームの金属リード（3
5），フレームの金属ダイ（35′）よりなる基板（45−
１），（45−１′），（45−２），（45−２′）・・の
電子部品がマウントされる側の上表面同志を互いに内側
に合わせ対をなし、裏面のみに酸化防止用被膜が形成さ
れるようにした。その一例として、第１図のフレームの
ダイ（35′）の裏面、リード（35）の裏面（27），（2
7′）およびその側面（27″）に300〜5000Åの厚さに形
成した。これを（45−２），（45−２′）・・・と５〜
300本集め、ジグ（44）により一体化し、基体（２）と
して構成させている。この基体（２）が第２図における
基体（２）に対応している。これをさらに５〜50枚（図
面では７枚）陽光柱内に第２図では配設している。
5），フレームの金属ダイ（35′）よりなる基板（45−
１），（45−１′），（45−２），（45−２′）・・の
電子部品がマウントされる側の上表面同志を互いに内側
に合わせ対をなし、裏面のみに酸化防止用被膜が形成さ
れるようにした。その一例として、第１図のフレームの
ダイ（35′）の裏面、リード（35）の裏面（27），（2
7′）およびその側面（27″）に300〜5000Åの厚さに形
成した。これを（45−２），（45−２′）・・・と５〜
300本集め、ジグ（44）により一体化し、基体（２）と
して構成させている。この基体（２）が第２図における
基体（２）に対応している。これをさらに５〜50枚（図
面では７枚）陽光柱内に第２図では配設している。
かくして窒化珪素膜をリードフレームの裏面および側
面に形成した後、電子部品を実施例２と同一工程のガラ
ス系銀ペーストで密接させる。その後、ワイヤボンドを
し、さらに有機樹脂封止をして、第１図の縦断面図を完
成させた。
面に形成した後、電子部品を実施例２と同一工程のガラ
ス系銀ペーストで密接させる。その後、ワイヤボンドを
し、さらに有機樹脂封止をして、第１図の縦断面図を完
成させた。
「実施例２」 この実施例はリードフレーム等の部材上にガラス系銀
ペーストにより電子部品を密接させる。その後、ワイヤ
ボンディングをし、さらにこれら全体に窒化珪素等保護
膜形成をする工程を経て、樹脂モールド処理をすること
により、電子装置を完成する例である。
ペーストにより電子部品を密接させる。その後、ワイヤ
ボンディングをし、さらにこれら全体に窒化珪素等保護
膜形成をする工程を経て、樹脂モールド処理をすること
により、電子装置を完成する例である。
42アロイまたは銅のフレームを用い、これの表面にま
ずガラス系銀ペーストを用いて電子部品のダイアタッ
チ、ワイヤボンディングをした。
ずガラス系銀ペーストを用いて電子部品のダイアタッ
チ、ワイヤボンディングをした。
ガラス系銀ペーストはテルピネオールを主成分とし、
昇華性樹脂を少量含むもので、電子部品を密着させた
後、ペースト中の水分およびガスは水（2000ppmV）,O2
（15.2％）,CO2（3.6％）,H2（ND）,N2（78％）であ
る。これは金−シリコンアロイ法により密接させた場合
においても、水（3000ppmV）,O2（15.5％）,CO2（3.6
％）,H2（ND）,N2（78％）であるため、比較しても同じ
程度のほとんどガス放出がないと考えてよいと推定され
る。他方、有機樹脂を用いた銀ペースト、例えばポリイ
ミド系（ポリイミドと90wt％銀）においては、残留する
水（20,000ppmV）,O2（0.002％）,CO2（24.9％）,H
2（0.3％）,N2（72％）であり、水が10倍も多い。
昇華性樹脂を少量含むもので、電子部品を密着させた
後、ペースト中の水分およびガスは水（2000ppmV）,O2
（15.2％）,CO2（3.6％）,H2（ND）,N2（78％）であ
る。これは金−シリコンアロイ法により密接させた場合
においても、水（3000ppmV）,O2（15.5％）,CO2（3.6
％）,H2（ND）,N2（78％）であるため、比較しても同じ
程度のほとんどガス放出がないと考えてよいと推定され
る。他方、有機樹脂を用いた銀ペースト、例えばポリイ
ミド系（ポリイミドと90wt％銀）においては、残留する
水（20,000ppmV）,O2（0.002％）,CO2（24.9％）,H
2（0.3％）,N2（72％）であり、水が10倍も多い。
このガラス系銀ペーストを用いた充填工程はまず、約
100℃、５〜10分間電子部品をペースト上に圧接した
後、乾燥積層し、ペースト中の有機物を殆どとり除く。
この後70〜100℃／分の速度で昇温し、約420〜450℃に
て約0.5〜３分保存し焼成を行う。
100℃、５〜10分間電子部品をペースト上に圧接した
後、乾燥積層し、ペースト中の有機物を殆どとり除く。
この後70〜100℃／分の速度で昇温し、約420〜450℃に
て約0.5〜３分保存し焼成を行う。
かくしてIC等の電子部品をリードフレーム等の部材上
にダイアタッチさせた。
にダイアタッチさせた。
次にワイヤボンディングを公知の方法で施した後、第
２図のプラズマ処理装置およびCVD装置において、保護
膜を形成した。即ち、ドーピング系（５）は珪化物気体
であるジシラン（Si2H6）を（17）より、また窒化物気
体であるアンモニアまたは窒素を（16）より、プラズマ
処理用の非生成物気体であるアルゴンを（15）より供給
している。それらは流量計（18），バルブ（19）により
制御されている。
２図のプラズマ処理装置およびCVD装置において、保護
膜を形成した。即ち、ドーピング系（５）は珪化物気体
であるジシラン（Si2H6）を（17）より、また窒化物気
体であるアンモニアまたは窒素を（16）より、プラズマ
処理用の非生成物気体であるアルゴンを（15）より供給
している。それらは流量計（18），バルブ（19）により
制御されている。
そしてリードフレーム上、電子部品上、全ワイヤ上の
被形成面上に保護膜を形成する。即ち窒化珪素膜を形成
する場合、反応性気体は、例えば、NH3/Si2H6/N2＝1/3/
5とした。13.56MHzの周波数により1KWの出力を一対の電
極（11），（11′）に供給した。かくして平均1000Å
（1000ű200Å）に約10分（平均速度3A/秒）の被膜形
成を行った。
被形成面上に保護膜を形成する。即ち窒化珪素膜を形成
する場合、反応性気体は、例えば、NH3/Si2H6/N2＝1/3/
5とした。13.56MHzの周波数により1KWの出力を一対の電
極（11），（11′）に供給した。かくして平均1000Å
（1000ű200Å）に約10分（平均速度3A/秒）の被膜形
成を行った。
窒化珪素膜はその絶縁耐圧８×106V/cm以上を有し、
比抵抗は２×1015Ωcmであった。赤外線吸収スペクトル
は864cm-1のSi−Ｎ結合の吸収ピークを有し、屈折率は
2.0であった。
比抵抗は２×1015Ωcmであった。赤外線吸収スペクトル
は864cm-1のSi−Ｎ結合の吸収ピークを有し、屈折率は
2.0であった。
かくの如く、このガラス系銀ペーストによりダイアタ
ッチをした後、窒化珪素膜をリードフレーム、IC表面の
すべてに形成する場合、ペースト中の水、有機物気体は
きわめて少ないため、リードフレームと窒化珪素膜との
間の密着性を損なうことはない。さらにこれらを410B等
のエポキシ樹脂のモールド材で覆って、第１図の構造の
電子装置とした。
ッチをした後、窒化珪素膜をリードフレーム、IC表面の
すべてに形成する場合、ペースト中の水、有機物気体は
きわめて少ないため、リードフレームと窒化珪素膜との
間の密着性を損なうことはない。さらにこれらを410B等
のエポキシ樹脂のモールド材で覆って、第１図の構造の
電子装置とした。
かかる実施例１および実施例での本発明方法で作られ
た電子装置それぞれ250ケに対し、85℃/85％（相対温
度）で100時間放置して、その後、半田付けを260℃５秒
行った。しかしこのモールドには何らのクラックもまた
ふくれも発生しなかった。
た電子装置それぞれ250ケに対し、85℃/85％（相対温
度）で100時間放置して、その後、半田付けを260℃５秒
行った。しかしこのモールドには何らのクラックもまた
ふくれも発生しなかった。
さらに85℃/85％,3000時間でそれぞれ250ケ、合計500
ケ放置し信頼性テストを行ったところ、不良がまったく
なかった。
ケ放置し信頼性テストを行ったところ、不良がまったく
なかった。
しかし本発明方法をまったく用いず、ガス放出の多い
ポリイミド系銀ペーストでダイアタッチを行った場合、
この長期の保護膜でも不良は500ケ中30ケ以上発生して
いたが、その前に第４図の如き初期不良が800ケも存在
してしまった。
ポリイミド系銀ペーストでダイアタッチを行った場合、
この長期の保護膜でも不良は500ケ中30ケ以上発生して
いたが、その前に第４図の如き初期不良が800ケも存在
してしまった。
「効果」 本発明において、ガス放出のないガラス系銀ペースト
を用いたため、リードフレームと保護膜またはモールド
材との密着性を向上できた。そしてさらに加えて表面お
よびワイヤボンディングするステムでの金属の酸化を防
ぐことができ、品質向上に有効である。また加熱に必要
な電力、時間がいらず、省エネルギ型である。加えて、
ガラス系銀ペーストを用いたダイアタッチの工程におい
ても、その裏面でモールド材との密着性の悪い低級酸化
物の生成を禁止しているため、ダイアタッチに必要な雰
囲気、温度の制限をうけないという特長を有する。
を用いたため、リードフレームと保護膜またはモールド
材との密着性を向上できた。そしてさらに加えて表面お
よびワイヤボンディングするステムでの金属の酸化を防
ぐことができ、品質向上に有効である。また加熱に必要
な電力、時間がいらず、省エネルギ型である。加えて、
ガラス系銀ペーストを用いたダイアタッチの工程におい
ても、その裏面でモールド材との密着性の悪い低級酸化
物の生成を禁止しているため、ダイアタッチに必要な雰
囲気、温度の制限をうけないという特長を有する。
もちろん本発明のフレームに電子部品を脱ガスの少な
い手段で装着の後、これら全体に保護膜を形成して覆う
と、長期間たっても、有機樹脂中の水分、塩素と電子部
品の金属との間で反応を起こして信頼性を低下させると
いう欠点がない。
い手段で装着の後、これら全体に保護膜を形成して覆う
と、長期間たっても、有機樹脂中の水分、塩素と電子部
品の金属との間で反応を起こして信頼性を低下させると
いう欠点がない。
本発明における保護膜を窒化珪素膜とした。しかしこ
れをDLC（ダイヤモンド・ライク・カーボン）膜、炭化
珪素膜、その他の酸化防止用絶縁膜の単層または多層膜
であってもよい。
れをDLC（ダイヤモンド・ライク・カーボン）膜、炭化
珪素膜、その他の酸化防止用絶縁膜の単層または多層膜
であってもよい。
さらに本発明において、電子部品チップは半導体素子
として示したが、その他、抵抗、コンデンサであっても
よく、ボンディングもワイヤボンディングのみならずフ
リップチップボンディング、ハンダバンプボンディング
でもよい。
として示したが、その他、抵抗、コンデンサであっても
よく、ボンディングもワイヤボンディングのみならずフ
リップチップボンディング、ハンダバンプボンディング
でもよい。
本発明において、チップの大きさが大きくなって、ダ
イを用いることなしにモールドする場合がある。しかし
その場合も基体としてのリードフレームのワイヤボンド
を行わない反対側に酸化防止用保護膜を設けることは有
効である。
イを用いることなしにモールドする場合がある。しかし
その場合も基体としてのリードフレームのワイヤボンド
を行わない反対側に酸化防止用保護膜を設けることは有
効である。
上述した説明においては、デュアルインライン型のフ
レーム上に半導体チップを載置した場合について述べて
いるが、本発明は特にデュアルインライン型のリードフ
レームに限るものではなく、フラットパック型のリード
フレームおよびその他のリードフレームに対しても同様
の機能を持つものであっても、同様の効果が期待できる
ものである。
レーム上に半導体チップを載置した場合について述べて
いるが、本発明は特にデュアルインライン型のリードフ
レームに限るものではなく、フラットパック型のリード
フレームおよびその他のリードフレームに対しても同様
の機能を持つものであっても、同様の効果が期待できる
ものである。
第１図は本発明の耐湿テストおよび半田付けテストをし
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。 第４図は従来例のプラスチックパッケイジを耐湿テスト
および半田付けテストをした後の縦断面図の要部を示
す。
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。 第４図は従来例のプラスチックパッケイジを耐湿テスト
および半田付けテストをした後の縦断面図の要部を示
す。
Claims (3)
- 【請求項１】基板またはリードフレーム等の部材上にガ
ラス系銀ペーストにより電子部品を密接せしめる工程
と、 前記部材と前記電子部品とを接続するワイヤを形成する
工程と、 前記部材の裏面および前記電子部品を覆う保護膜を形成
する工程と、 前記部材、電子部品、およびワイヤを有機樹脂モールド
で封止する工程とを 有することを特徴とする電子装置の作製方法。 - 【請求項２】裏面に保護膜が設けられた、基板またはリ
ードフレーム等の部材上にガラス系銀ペーストにより電
子部品を密接せしめる工程と、 前記部材と前記電子部品とを接続するワイヤを形成する
工程と、 前記部材、電子部品、およびワイヤを有機樹脂モールド
で封止する工程とを 有することを特徴とする電子装置の作製方法。 - 【請求項３】請求項１または２において、保護膜は、窒
化珪素膜、炭化珪素膜、またはダイヤモンド・ライク・
カーボン膜の、単層膜またはこれらの多層膜であること
を特徴とする電子装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261966A JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
| US07/421,503 US5121187A (en) | 1988-10-17 | 1989-10-11 | Electric device having a leadframe covered with an antioxidation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261966A JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106941A JPH02106941A (ja) | 1990-04-19 |
| JP2683694B2 true JP2683694B2 (ja) | 1997-12-03 |
Family
ID=17369131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261966A Expired - Fee Related JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683694B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231840A (ja) * | 1983-06-14 | 1984-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置作成方法 |
-
1988
- 1988-10-17 JP JP63261966A patent/JP2683694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106941A (ja) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057900A (en) | Electronic device and a manufacturing method for the same | |
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| JPH0244738A (ja) | 電子装置作製方法 | |
| US6191492B1 (en) | Electronic device including a densified region | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| US5096851A (en) | Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step | |
| US5205036A (en) | Method of manufacturing a semiconductor device with selective coating on lead frame | |
| US5192995A (en) | Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material | |
| JP2684387B2 (ja) | 電子装置およびその作製方法 | |
| JP2683694B2 (ja) | 電子装置の作製方法 | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JPH02106954A (ja) | 電子装置 | |
| JP2802650B2 (ja) | 電子装置 | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| EP1134800B1 (en) | Semiconductor device baking method | |
| JPH05259201A (ja) | 半導体装置及びその製造方法 | |
| JP2681167B2 (ja) | 電子装置作製方法 | |
| JPH02106952A (ja) | 電子装置 | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JPH01292849A (ja) | 電子装置作製方法 | |
| JPH0521693A (ja) | 電子装置用部材およびその作製方法 | |
| JPH02106953A (ja) | 電子装置用部材 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02106939A (ja) | 電子装置用部材の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |