JPH02106941A - 電子装置の作製方法 - Google Patents
電子装置の作製方法Info
- Publication number
- JPH02106941A JPH02106941A JP63261966A JP26196688A JPH02106941A JP H02106941 A JPH02106941 A JP H02106941A JP 63261966 A JP63261966 A JP 63261966A JP 26196688 A JP26196688 A JP 26196688A JP H02106941 A JPH02106941 A JP H02106941A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- die
- electronic part
- silver paste
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、半導体装置等の電子部品を、基板またはリ
ードフレーム上等の部材上に、ガス放出の少ない手段で
あるガラス系銀ペーストを用いてマウントする電子装置
の作製方法に関するものである。リードフレームのグイ
等の部材の裏面に、グイ自身の金属表面の酸化防止用被
膜を設けて、このフレームにモールド処理をしても、モ
ールド材に半田付の際、クランク等が発生しない高信顛
性電子装置を作るための作製方法を提供するものである
。
ードフレーム上等の部材上に、ガス放出の少ない手段で
あるガラス系銀ペーストを用いてマウントする電子装置
の作製方法に関するものである。リードフレームのグイ
等の部材の裏面に、グイ自身の金属表面の酸化防止用被
膜を設けて、このフレームにモールド処理をしても、モ
ールド材に半田付の際、クランク等が発生しない高信顛
性電子装置を作るための作製方法を提供するものである
。
プラスチック・モールド・パッケージは一般に信頼性を
低下させる水等がリードフレームのダイの裏面に集まり
、半田付く一般に２６０ ’Ｃ，３〜１０秒の溶融半田
中への浸漬を行う）の際、急激に気化し、その結果モー
ルド材が軟化し、膨張してダイの端部からその上方また
は下方のモールド材にクラックを誘発する。この発明は
、このクラックの発生を防ぐため、グイとそれに密着す
るモールド材との密着性を向上させることにより、クラ
ッり、ふくれ（ダイの裏面側のモールド材が半田付の際
の温度上昇のため、ダイ近傍の水の気化により膨れてし
まう現象をいう）の発生を防がんとしたものである。
低下させる水等がリードフレームのダイの裏面に集まり
、半田付く一般に２６０ ’Ｃ，３〜１０秒の溶融半田
中への浸漬を行う）の際、急激に気化し、その結果モー
ルド材が軟化し、膨張してダイの端部からその上方また
は下方のモールド材にクラックを誘発する。この発明は
、このクラックの発生を防ぐため、グイとそれに密着す
るモールド材との密着性を向上させることにより、クラ
ッり、ふくれ（ダイの裏面側のモールド材が半田付の際
の温度上昇のため、ダイ近傍の水の気化により膨れてし
まう現象をいう）の発生を防がんとしたものである。
この発明は、ガス放出の少ないガラス系銀ベストを用い
てチップをダイにアタッチすることにより、１００〜４
５０°Ｃの加熱処理を伴うダイアタッチの陸生ずるガス
放出を防ぎ、さらに放出されたガスがリードフレームの
ダイの裏面上に付着することを防がんとするものである
。
てチップをダイにアタッチすることにより、１００〜４
５０°Ｃの加熱処理を伴うダイアタッチの陸生ずるガス
放出を防ぎ、さらに放出されたガスがリードフレームの
ダイの裏面上に付着することを防がんとするものである
。
そして実質的に有機樹脂モールド材と銅、４２７０イ等
の金属表面との密着性を向上させて設けることを特徴と
する。
の金属表面との密着性を向上させて設けることを特徴と
する。
「従来の技術」
従来、第４図にその概要を示すが、フレームのステムリ
ード（３５）およびフレームのダイ（３５’）を有する
。この電子部品のＩＣチップ（２８）がダイアタッチさ
れるダイ（３５’）は、銅、４２７０イ等の金属よりな
り、この表面（電子部品がアタッチされない側、図面で
は下側の裏面）には、電子部品をダイアタッチ（２４）
させる際の１００〜４５０°Ｃの熱処理の時、放出され
る気体が付着（３２）されてしまう。
ード（３５）およびフレームのダイ（３５’）を有する
。この電子部品のＩＣチップ（２８）がダイアタッチさ
れるダイ（３５’）は、銅、４２７０イ等の金属よりな
り、この表面（電子部品がアタッチされない側、図面で
は下側の裏面）には、電子部品をダイアタッチ（２４）
させる際の１００〜４５０°Ｃの熱処理の時、放出され
る気体が付着（３２）されてしまう。
このため、この後、ただちに有機樹脂のモールド（４１
）処理を行うと、モールド材と銅または４２７０イとの
間にきわめてはがれやすい吸着有機物層または金属の低
級酸化物層（３２）が残存してしまう。
）処理を行うと、モールド材と銅または４２７０イとの
間にきわめてはがれやすい吸着有機物層または金属の低
級酸化物層（３２）が残存してしまう。
そのため、その後工程の２６０°Ｃ１３〜１０秒の半田
付の際の急激な熱衝撃に耐えることができず、ダイの周
辺部のモールド材にクランク（３３） 、 （３３’
）が発生したり、またダイの裏面にたまった水分が蒸気
化して空穴（４２）ができ、裏面のモールド材にふくれ
（４１′）が発生してしまった。そしてＰＣＢ上にマウ
ントされた後における長期間の使用に対し、半導体装置
の特性劣化、信頼性低下を誘発してしまっていた。
付の際の急激な熱衝撃に耐えることができず、ダイの周
辺部のモールド材にクランク（３３） 、 （３３’
）が発生したり、またダイの裏面にたまった水分が蒸気
化して空穴（４２）ができ、裏面のモールド材にふくれ
（４１′）が発生してしまった。そしてＰＣＢ上にマウ
ントされた後における長期間の使用に対し、半導体装置
の特性劣化、信頼性低下を誘発してしまっていた。
「発明の構成」
本発明はかかる従来の旧Ｐにおきる信頼性の低下を防ぐ
ため、金属のリードフレーム等の部材の表面に、電子部
品を脱ガスの少ない手段、例えばガラス系銀ペーストを
用いてアタッチさせるとともに、その前または後工程に
おいて、フレームの裏面に対し、有機ガスの付着防止、
金属のフレムの酸化防止用被膜、例えば窒化珪素、ＤＬ
Ｃ（ダイヤモンド状炭素）、炭化珪素を設けたものであ
る。
ため、金属のリードフレーム等の部材の表面に、電子部
品を脱ガスの少ない手段、例えばガラス系銀ペーストを
用いてアタッチさせるとともに、その前または後工程に
おいて、フレームの裏面に対し、有機ガスの付着防止、
金属のフレムの酸化防止用被膜、例えば窒化珪素、ＤＬ
Ｃ（ダイヤモンド状炭素）、炭化珪素を設けたものであ
る。
本発明はかかるフレームを用いて、プラスチックパッケ
イジ封止がなされた電子装置の作製方法に関する。
イジ封止がなされた電子装置の作製方法に関する。
第１図は本発明構造のプラスチックＤＩＰ（デュアルイ
ンライン型パッケイジ）またはフランドパツクパッケイ
ジの縦断面図を示す。
ンライン型パッケイジ）またはフランドパツクパッケイ
ジの縦断面図を示す。
図面においで、リードフレーム等の部材のダイ（３５’
）にガラス系銀ペースト（２４）等で密着させた電子部
品であるチップ（２８）と、このチップのアルミニュー
ム・パッド（３８）とステム（３５）との間に金線（３
９）のワイヤボンドを行い、さらにダイ（３５’）の裏
面に対し、酸化防止用保護膜、特に窒化珪素膜、炭化珪
素膜、ＤＬＣ膜等（２７） 、 （２７’ ）のプラズ
マＣＶＤ法によるコーティングがなされている。
）にガラス系銀ペースト（２４）等で密着させた電子部
品であるチップ（２８）と、このチップのアルミニュー
ム・パッド（３８）とステム（３５）との間に金線（３
９）のワイヤボンドを行い、さらにダイ（３５’）の裏
面に対し、酸化防止用保護膜、特に窒化珪素膜、炭化珪
素膜、ＤＬＣ膜等（２７） 、 （２７’ ）のプラズ
マＣＶＤ法によるコーティングがなされている。
窒化珪素膜の如き酸化防止用保護膜を３００〜５０００
人、一般には約１０００人の厚さに形成した後、公知の
インジェクション・モールド法により、有機樹脂例えば
エポキシ（例えば４１０Ｂ）モールド法により注入・封
止させた。さらにフレームをリード部（３７）にて曲げ
、かつタイバーを切断する。さらにリード部を酸洗いを
行った後、リードにハンダメツキを行った。
人、一般には約１０００人の厚さに形成した後、公知の
インジェクション・モールド法により、有機樹脂例えば
エポキシ（例えば４１０Ｂ）モールド法により注入・封
止させた。さらにフレームをリード部（３７）にて曲げ
、かつタイバーを切断する。さらにリード部を酸洗いを
行った後、リードにハンダメツキを行った。
ｒ実施例１」
この実施例はリードフレーム等の部材に対し、まずその
裏面に酸化防止用被膜を形成する。その後、ガラス系銀
ペーストで電子部品を密接させる工程を経て、電子装置
を完成させる例である。
裏面に酸化防止用被膜を形成する。その後、ガラス系銀
ペーストで電子部品を密接させる工程を経て、電子装置
を完成させる例である。
本発明のフレームの裏面に酸化防止用被膜を形成するた
めに、第２図に示す如きプラズマＣＶＤ装置を用いた。
めに、第２図に示す如きプラズマＣＶＤ装置を用いた。
図面において、それぞれの電子部品がマウントされるフ
レームを複数個集合させた基板（基板および基体をまと
めて基体とも以下では略記する）をさらに複数配設させ
、基体（２）とし、プラズマ処理方法により裏面の低級
酸化物の除去およびプラズマＣＶＤ法により窒化珪素膜
のコーティングを行うための装置の概要を示す。
レームを複数個集合させた基板（基板および基体をまと
めて基体とも以下では略記する）をさらに複数配設させ
、基体（２）とし、プラズマ処理方法により裏面の低級
酸化物の除去およびプラズマＣＶＤ法により窒化珪素膜
のコーティングを行うための装置の概要を示す。
図面において、反応系（６）、ドーピング系（５）を有
している。
している。
反応系（６）は、反応室（１）と予備室（７）とを有し
、ゲート弁（８） 、 （９）を有している。反応室（
１）は内側に供給側フード（１３）を有し、入口側（３
）よりの反応性気体をフード（１４）のノズル（１３）
より下方向に吹き出し、プラズマ反応をさせ、基板また
は基体（２）を構成する金属フレームの表面上での低級
酸化物の除去およびその上側へ酸化防止用被膜形成を行
った。プラズマ処理または反応後は排出側フード（１４
’）のノズル（１３”）より排気口（４）を経てバルブ
（２１）、真空ポンプ（２０）に至る。高周波電源（１
０）よりの電気エネルギは、マツチングトランス（２６
）をへて、１〜５００ＭＨｚ、例えば１３．５６Ｍ１ｌ
ｚの周波数を上下間の一対の同じ大きさの網状電極（１
１）、 （１１’）に加える。さらにマツチングトラン
スの中点（２５°）は接地レベル（２５）とした。また
周辺の枠構造のホルダ（４０）は導体の場合は接地レベ
ル（２２）とした。反応性気体は、一対の電極（１１）
。
、ゲート弁（８） 、 （９）を有している。反応室（
１）は内側に供給側フード（１３）を有し、入口側（３
）よりの反応性気体をフード（１４）のノズル（１３）
より下方向に吹き出し、プラズマ反応をさせ、基板また
は基体（２）を構成する金属フレームの表面上での低級
酸化物の除去およびその上側へ酸化防止用被膜形成を行
った。プラズマ処理または反応後は排出側フード（１４
’）のノズル（１３”）より排気口（４）を経てバルブ
（２１）、真空ポンプ（２０）に至る。高周波電源（１
０）よりの電気エネルギは、マツチングトランス（２６
）をへて、１〜５００ＭＨｚ、例えば１３．５６Ｍ１ｌ
ｚの周波数を上下間の一対の同じ大きさの網状電極（１
１）、 （１１’）に加える。さらにマツチングトラン
スの中点（２５°）は接地レベル（２５）とした。また
周辺の枠構造のホルダ（４０）は導体の場合は接地レベ
ル（２２）とした。反応性気体は、一対の電極（１１）
。
（１２）により供給された高周波エネルギにより励起さ
せている。
せている。
第３図（八）は第２図の基体（２）において複数個の電
子部品をマウントするための一体化したリードフレーム
（４５）を有する。そして複数の電子部品である半導体
チップがポンディングされる１本のリードフレーム（４
５）における１つのフレーム（基板） （２９）の拡大
図を第３図（Ｂ）に示す。図面では左側のみを簡単のた
め示す。
子部品をマウントするための一体化したリードフレーム
（４５）を有する。そして複数の電子部品である半導体
チップがポンディングされる１本のリードフレーム（４
５）における１つのフレーム（基板） （２９）の拡大
図を第３図（Ｂ）に示す。図面では左側のみを簡単のた
め示す。
図面では、金属ダイ（３５”）の上表面に電子部品（２
８）が後工程でアタッチされ、これとフレームのリード
（３５）との間にワイヤボンドがなされ、さらにモール
ド封止（４１）がモールド材によってなされる。このＡ
−Ａ’での縦断面図であり、かつ第２図の装置における
１つの基体（２）のフレームの装着方法の一例を第３図
（Ｃ）に示す。
８）が後工程でアタッチされ、これとフレームのリード
（３５）との間にワイヤボンドがなされ、さらにモール
ド封止（４１）がモールド材によってなされる。このＡ
−Ａ’での縦断面図であり、かつ第２図の装置における
１つの基体（２）のフレームの装着方法の一例を第３図
（Ｃ）に示す。
第３図（Ｃ）において、フレームの金属リード（３５）
。
。
フレームの金属グイ（３５’）よりなる基板（４５−１
）。
）。
（４５−１°） 、 （４５−２） 、 （４５−２”
）・・の電子部品がマウントされる側の上表面同志を互
いに内側に合わせ′対をなし、裏面のみに酸化防止用被
膜が形成されるようにした。その−例として、第１図の
フレームのグイ（３５’）の裏面、リード（３５）の裏
面（２７） 、 （２７°）およびその側面（２７”）
に３００〜５０００人の厚さに形成した。これを（４５
−２）、 （４５−２°）・・・と５〜３００本集め
、ジグ（４４）により一体化し、基体（２）として構成
させている。この基体（２）が第２図における基体（２
）に対応している。これをさらに５〜５０枚（図面では
７枚）陽光柱内に第２図では配設している。
）・・の電子部品がマウントされる側の上表面同志を互
いに内側に合わせ′対をなし、裏面のみに酸化防止用被
膜が形成されるようにした。その−例として、第１図の
フレームのグイ（３５’）の裏面、リード（３５）の裏
面（２７） 、 （２７°）およびその側面（２７”）
に３００〜５０００人の厚さに形成した。これを（４５
−２）、 （４５−２°）・・・と５〜３００本集め
、ジグ（４４）により一体化し、基体（２）として構成
させている。この基体（２）が第２図における基体（２
）に対応している。これをさらに５〜５０枚（図面では
７枚）陽光柱内に第２図では配設している。
かくして窒化珪素膜をリードフレームの裏面および側面
に形成した後、電子部品を実施例２と同一工程のガラス
系銀ペーストで密接させる。その後、ワイヤボンドをし
、さらに有機樹脂封止をして、第１図の縦断面図を完成
させた。
に形成した後、電子部品を実施例２と同一工程のガラス
系銀ペーストで密接させる。その後、ワイヤボンドをし
、さらに有機樹脂封止をして、第１図の縦断面図を完成
させた。
「実施例２」
この実施例はリードフレーム等の部材上にガラス系銀ペ
ーストにより電子部品を密接させる。その後、ワイヤボ
ンディングをし、さらにこれら全体に窒化珪素等保護膜
形成をする工程を経て、樹脂モールド処理をすることに
より、電子装置を完成する例である。
ーストにより電子部品を密接させる。その後、ワイヤボ
ンディングをし、さらにこれら全体に窒化珪素等保護膜
形成をする工程を経て、樹脂モールド処理をすることに
より、電子装置を完成する例である。
４２７０イまたは銅のフレームを用い、これの表面にま
ずガラス系銀ペーストを用いて電子部品のダイアタッチ
、ワイヤボンディングをした。
ずガラス系銀ペーストを用いて電子部品のダイアタッチ
、ワイヤボンディングをした。
ガラス系銀ペーストはターピネオールを主成分とし、昇
華性樹脂を少量含むもので、電子部品を密着させた後、
ペースト中の水分およびガスは水（２０００ｐｐｍＶ）
、 Ｏｚ （１５，２χ）、Ｃ０２（３，６χ）、＋
ｈ（ＮＤ）、Ｎｚ（７８χ）である。これは金−シリコ
ンアロイ法により密接させた場合においても、水（３０
００ｐｐｍＶ） 、 ０□（１５，５χ）。
華性樹脂を少量含むもので、電子部品を密着させた後、
ペースト中の水分およびガスは水（２０００ｐｐｍＶ）
、 Ｏｚ （１５，２χ）、Ｃ０２（３，６χ）、＋
ｈ（ＮＤ）、Ｎｚ（７８χ）である。これは金−シリコ
ンアロイ法により密接させた場合においても、水（３０
００ｐｐｍＶ） 、 ０□（１５，５χ）。
Ｃ０２（３，６χ）、１ｌｚ（ＮＤ）、Ｎｚ（７８χ）
であるため、比較しても同じ程度のほとんどガス放出が
ないと考えてよいと推定される。他方、有機樹脂を用い
た恨べに スト、例えばポリイミド系（ポリイミドと９０［−χ銀
）においては、残留する水（２０，ＯＯＯｐｐｍＶ）
、 ０□（０，００２χ）、ＣＯ□（２４，９χ）、Ｈ
ｚ＜０．３χ）、ＮＺ（７２χ）であり、水が１０倍も
多い。
であるため、比較しても同じ程度のほとんどガス放出が
ないと考えてよいと推定される。他方、有機樹脂を用い
た恨べに スト、例えばポリイミド系（ポリイミドと９０［−χ銀
）においては、残留する水（２０，ＯＯＯｐｐｍＶ）
、 ０□（０，００２χ）、ＣＯ□（２４，９χ）、Ｈ
ｚ＜０．３χ）、ＮＺ（７２χ）であり、水が１０倍も
多い。
このガラス系銀ペーストを用いた充填工程はまず、約１
００°Ｃ１５〜１０分間電子部品をペースト上に圧接し
た後、乾燥積層し、ペースト中の有機物を殆どとり除く
。この後７０〜１００°Ｃ／分の速度で昇温し、約４２
０〜４５０°Ｃにて約０．５〜３分保存し焼成を行う。
００°Ｃ１５〜１０分間電子部品をペースト上に圧接し
た後、乾燥積層し、ペースト中の有機物を殆どとり除く
。この後７０〜１００°Ｃ／分の速度で昇温し、約４２
０〜４５０°Ｃにて約０．５〜３分保存し焼成を行う。
かくしてＩＣ等の電子部品をリードフレーム等の部材上
にダイアタッチさせた。
にダイアタッチさせた。
次にワイヤボンディングを公知の方法で施した後、第２
図のプラズマ処理装置およびＣＶＤ装置において、保護
膜を形成した。即ち、ドーピング系（５）は珪化物気体
であるジシラン（Ｓｉｇｌ＋６）を（１７）より、また
窒化物気体であるアンモニアまたは窒素を（１６）より
、プラズマ処理用の非生成物気体であるアルゴンを（１
５）より供給している。それらは流量計（１８）、パル
プ（１９）により制御されている。
図のプラズマ処理装置およびＣＶＤ装置において、保護
膜を形成した。即ち、ドーピング系（５）は珪化物気体
であるジシラン（Ｓｉｇｌ＋６）を（１７）より、また
窒化物気体であるアンモニアまたは窒素を（１６）より
、プラズマ処理用の非生成物気体であるアルゴンを（１
５）より供給している。それらは流量計（１８）、パル
プ（１９）により制御されている。
そしてリードフレーム上、電子部品上、全ワイヤ上の被
形成面上に保護膜を形成する。即ち窒化珪素膜を形成す
る場合、反応性気体は、例えば、Ｎｌｈ／５ｉｄｌｂ／
Ｎｚ＝１／３１５とした。１３．５６Ｍｔｌｚの周波数
によりＩＫＨの出力を一対の電極（１１） 、 （１１
’）に供給した。かくして平均１０００人（１０００人
±２００人）に約１０分（平均速度３＾／秒）の被膜形
成を行った。
形成面上に保護膜を形成する。即ち窒化珪素膜を形成す
る場合、反応性気体は、例えば、Ｎｌｈ／５ｉｄｌｂ／
Ｎｚ＝１／３１５とした。１３．５６Ｍｔｌｚの周波数
によりＩＫＨの出力を一対の電極（１１） 、 （１１
’）に供給した。かくして平均１０００人（１０００人
±２００人）に約１０分（平均速度３＾／秒）の被膜形
成を行った。
窒化珪素膜はその絶縁耐圧８ Ｘ １０ｂＶ／ｃｍ以上
を有し、比抵抗は２Ｘ１０”Ωｃｍであった。赤外線吸
収スペクトルは８６４ｃｍ −’の５ｉ−Ｎ結合の吸収
ピークを有し、屈折率は２．０であった。
を有し、比抵抗は２Ｘ１０”Ωｃｍであった。赤外線吸
収スペクトルは８６４ｃｍ −’の５ｉ−Ｎ結合の吸収
ピークを有し、屈折率は２．０であった。
かくの如く、このガラス系銀ペーストによりダイアタッ
チをした後、窒化珪素膜をり一１゛フレーム、ＩＣ表面
のすべてに形成する場合、ペースト中の水、有機物気体
はきわめて少ないため、リードフレームと窒化珪素膜と
の間の密着性を損なうことはない。さらにこれらを４１
０８等のエポキシ樹脂のモールド材で覆って、第１図の
構造の電子装置とした。
チをした後、窒化珪素膜をり一１゛フレーム、ＩＣ表面
のすべてに形成する場合、ペースト中の水、有機物気体
はきわめて少ないため、リードフレームと窒化珪素膜と
の間の密着性を損なうことはない。さらにこれらを４１
０８等のエポキシ樹脂のモールド材で覆って、第１図の
構造の電子装置とした。
かかる実施例１および実施例での本発明方法で作られた
電子装置それぞれ２５０ケに対し、８５°Ｃ／８５χ（
相対温度）で１００時間放置して、その後、半田付けを
２６０°Ｃ５秒行った。しかしこのモールドには何らの
クランクもまたふくれも発生しなかった。
電子装置それぞれ２５０ケに対し、８５°Ｃ／８５χ（
相対温度）で１００時間放置して、その後、半田付けを
２６０°Ｃ５秒行った。しかしこのモールドには何らの
クランクもまたふくれも発生しなかった。
さらに８５°Ｃ／８５χ、 ３０００時間でそれぞれ２
５０ケ、合計５００ケ放置し信頼性テストを行ったとこ
ろ、不良かまった（なかった。
５０ケ、合計５００ケ放置し信頼性テストを行ったとこ
ろ、不良かまった（なかった。
しかし本発明方法をまったく用いず、ガス放出の多いポ
リイミド系銀ペーストでダイアタッチを行った場合、こ
の長期の保護膜でも不良は５００ケ中３０ケ以上発生し
ていたが、その前に第４図の如き初期不良が８０ケも存
在してしまった。
リイミド系銀ペーストでダイアタッチを行った場合、こ
の長期の保護膜でも不良は５００ケ中３０ケ以上発生し
ていたが、その前に第４図の如き初期不良が８０ケも存
在してしまった。
「効果」
本発明において、ガス放出のないガラス系銀ペーストを
用いたため、リードフレームと保護膜またはモールド材
との密着性を向上できた。そしてさらに加えて表面およ
びワイヤボンディングするステムでの金属の酸化を防ぐ
ことができ、品質向上に有効である。また加熱に必要な
電力、時間がいらず、省エネルギ型である。加えて、ガ
ラス系銀ペーストを用いたダイアタッチの工程において
も、その裏面でモールド材との密着性の悪い低級酸化物
の生成を禁止しているため、ダイアタッチに必要な雰囲
気、温度の制限をうけないという特長を有する。
用いたため、リードフレームと保護膜またはモールド材
との密着性を向上できた。そしてさらに加えて表面およ
びワイヤボンディングするステムでの金属の酸化を防ぐ
ことができ、品質向上に有効である。また加熱に必要な
電力、時間がいらず、省エネルギ型である。加えて、ガ
ラス系銀ペーストを用いたダイアタッチの工程において
も、その裏面でモールド材との密着性の悪い低級酸化物
の生成を禁止しているため、ダイアタッチに必要な雰囲
気、温度の制限をうけないという特長を有する。
もちろん本発明のフレームに電子部品を脱ガスの少ない
手段で装着の後、これら全体に保護膜を形成して覆うと
、長期間たっても、有機樹脂中の水分、塩素と電子部品
の金属との間で反応を起こして信頼性を低下させるとい
う欠点がない。
手段で装着の後、これら全体に保護膜を形成して覆うと
、長期間たっても、有機樹脂中の水分、塩素と電子部品
の金属との間で反応を起こして信頼性を低下させるとい
う欠点がない。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をＤＬＣ（ダイヤモンド・ライク・カーボン）膜、炭化
珪素膜、その他の酸化防止用絶縁膜の単層または多層膜
であってもよい。
をＤＬＣ（ダイヤモンド・ライク・カーボン）膜、炭化
珪素膜、その他の酸化防止用絶縁膜の単層または多層膜
であってもよい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
本発明において、チップの大きさが大きくなって、ダイ
を用いることなしにモールドする場合がある。しかしそ
の場合も基体としてのリードフレームのワイヤボンドを
行わない反対側に酸化防止用保護膜を設けることは有効
である。
を用いることなしにモールドする場合がある。しかしそ
の場合も基体としてのリードフレームのワイヤボンドを
行わない反対側に酸化防止用保護膜を設けることは有効
である。
上述した説明においては、デュアルインライン型のフレ
ーム上に半導体チップを載置した場合について述べてい
るが、本発明は特にデュアルインライン型のリードフレ
ームに限るものではなく、フラットパック型のリードフ
レームおよびその他のリードフレームに対しても同様の
機能を持つものであっても、同様の効果が期待できるも
のである。
ーム上に半導体チップを載置した場合について述べてい
るが、本発明は特にデュアルインライン型のリードフレ
ームに限るものではなく、フラットパック型のリードフ
レームおよびその他のリードフレームに対しても同様の
機能を持つものであっても、同様の効果が期待できるも
のである。
第１図は本発明の耐湿テストおよび半田付はテストをし
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。 第４図は従来例のプラスチックパッケイジを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。 第４図は従来例のプラスチックパッケイジを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。
Claims (1)
- 【特許請求の範囲】 １、基板またはリードフレーム等の部材上にガラス系銀
ペーストにより電子部品を密接せしめる工程と、前記部
材と前記電子部品との間にワイヤボンディングを施す工
程と、前記部材の裏面および前記電子部品を覆って酸化
防止用の被膜を形成する工程と、これら全体に有機樹脂
モールド封止を実施する工程とを有することを特徴とす
る電子装置の作製方法。 ２、裏面に酸化防止用の被膜が設けられた基板またはリ
ードフレーム等の部材上にガラス系銀ペーストにより電
子部品を密接せしめる工程と、前記部材と前記電子部品
との間にワイヤボンディングを施す工程と、これら全体
に有機樹脂モールド封止を実施する工程とを有すること
を特徴とする電子装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261966A JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
| US07/421,503 US5121187A (en) | 1988-10-17 | 1989-10-11 | Electric device having a leadframe covered with an antioxidation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261966A JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106941A true JPH02106941A (ja) | 1990-04-19 |
| JP2683694B2 JP2683694B2 (ja) | 1997-12-03 |
Family
ID=17369131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261966A Expired - Fee Related JP2683694B2 (ja) | 1988-10-17 | 1988-10-17 | 電子装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683694B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231840A (ja) * | 1983-06-14 | 1984-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置作成方法 |
-
1988
- 1988-10-17 JP JP63261966A patent/JP2683694B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231840A (ja) * | 1983-06-14 | 1984-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置作成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2683694B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057900A (en) | Electronic device and a manufacturing method for the same | |
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US6869831B2 (en) | Adhesion by plasma conditioning of semiconductor chip surfaces | |
| KR930010071B1 (ko) | 수지봉지형 반도체장치와 그 제조방법 | |
| JPH0244738A (ja) | 電子装置作製方法 | |
| US6191492B1 (en) | Electronic device including a densified region | |
| US5205036A (en) | Method of manufacturing a semiconductor device with selective coating on lead frame | |
| JP2684387B2 (ja) | 電子装置およびその作製方法 | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JPH02106941A (ja) | 電子装置の作製方法 | |
| JPH02106954A (ja) | 電子装置 | |
| JP2802650B2 (ja) | 電子装置 | |
| EP1134800B1 (en) | Semiconductor device baking method | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| JPH01292849A (ja) | 電子装置作製方法 | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JP3300525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02106952A (ja) | 電子装置 | |
| JPH04116837A (ja) | 電子回路の表面実装方法 | |
| JPH0521693A (ja) | 電子装置用部材およびその作製方法 | |
| JPH02106939A (ja) | 電子装置用部材の作製方法 | |
| JPH02106953A (ja) | 電子装置用部材 | |
| JPH09199518A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |