JPH01292846A - 電子装置作製方法 - Google Patents

電子装置作製方法

Info

Publication number
JPH01292846A
JPH01292846A JP63124360A JP12436088A JPH01292846A JP H01292846 A JPH01292846 A JP H01292846A JP 63124360 A JP63124360 A JP 63124360A JP 12436088 A JP12436088 A JP 12436088A JP H01292846 A JPH01292846 A JP H01292846A
Authority
JP
Japan
Prior art keywords
substrate
electrodes
bonding
plasma
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63124360A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Noriya Ishida
石田 典也
Mitsunori Sakama
坂間 光範
Mari Sasaki
麻理 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63124360A priority Critical patent/JPH01292846A/ja
Priority to KR1019890006744A priority patent/KR900019177A/ko
Priority to DE68923732T priority patent/DE68923732T2/de
Priority to EP89108973A priority patent/EP0342681B1/en
Priority to CN89103436A priority patent/CN1020317C/zh
Publication of JPH01292846A publication Critical patent/JPH01292846A/ja
Priority to US07/572,331 priority patent/US5096851A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野」 この発明は半導体装置等の電子装置のワイヤボンディン
グ後の保護膜形成方法およびその後の封止に関する。
この発明は、プラスチック・モールド封止に関し、ファ
イナルコーティング用保護膜形成を半導体チップ(トラ
ンジスタまたはそれが複数個集積化された半導体装置を
以下チップという)の表面のみならず、ワイヤボンド用
パッドにボンディングされた金属細線(25μφ)の少
なくともパッド近傍にコーティングすることにより、コ
ロ−ジョン(111食)を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケ−ジにお
いて、信軌性を低下する水等の湿度が単にプラスチック
・パッケージのバルクのみならず、ワイヤを伝わり侵入
する水、リードフレームの表面を伝わって侵入する水に
対しても、ブロッキング効果を有した、高信鎖性の半導
体装置を設けたことを特徴としている。
この発明は、窒化珪素等の劣化防止用の保護膜形成(フ
ァイナル・コーティング)をウェハ・レベルにて行うの
ではなく、チップをグイボンディング(ダイアタッチと
もいう)し、さらにワイヤ・ボンディングを完了した後
、チップ表面のみならずワイヤおよびアルミニューム・
パッドに対しても、同時に外部加熱をすることなく、好
ましくは室温(プラズマによる自己発熱は若干ある)で
プラズマ気相法により行うことにより、これら全ての表
面に保護膜コーティングを施し、その後にプラスチック
・モールド処理による封止を行うことを特徴としている
「従来の技術」 従来、本発明人による特許側(半導体装置作製方法 昭
和58年特許願第106452号 昭和58年6月14
日出願)が知られている。
チップのファイナル・コーティングは、ウェハ・レベル
にて行っていた。このため、その後工程にくるワイヤ・
ボンディング用のパッド部のアルミニューム(一般には
100μ×100μ)はエポキシ・モールド一部に露呈
してしまっていた。
このためアルミニューム・パッドはコロ−ジョンを起こ
しやすく、半導体装置の特性劣化、信頼性低下を誘発し
てしまっていた。
本発明はかかる従来のDIPにおきる信頼性の低下を防
ぐための保護膜形成方法に関するものである。
「発明の構成」 第1図は本発明構造のプラスチックDIPの縦断面図を
示す。
図面において、ダイ(35’)に密着させたチップ(2
8)と、このチップのアルミニューム・パッド(38)
とステム(35)との間に金線(39)のワイヤボンド
を行い、さらにこのチップ(28)表面、パッド(38
)表面、ワイヤ(39)表面(特にパッド近傍表面)に
対し、劣化防止用保護膜特に窒化珪素膜(27)のコー
ティングを行う。
さらに好ましくはワイヤ全体のみならずステム(35)
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティング(27’)をしたものである。
この窒化珪素膜の如き保護膜は室温において、珪化物気
体とアンモニアとを反応炉に導入し、そこに電気エネル
ギを供給するいわゆるプラズマ気相法により゛形成せし
めた。
かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
300〜5000人、一般には約1000人の厚さに形
成した後、公知のインジェクション・モールド法により
エポキシ(例えば410B)モールド法により注入・封
止させた。さらにフレームをリード部(37)にて曲げ
、かつタイバーを切断する。さらにリード部を酸洗いを
行った後、リードにハンダメツキを行った。
かかる本発明の半導体装置の構造において、信顧性が低
下をするモールドバルクからの水の侵入(33)、ワイ
ヤ(39)表面を伝わる侵入(33”)、クランクから
の水の侵入(33” )、 (33””)のすべてに対
しコロ−ジョンを防ぐことができるようになった。
特にアルミニューム・パッド(38)の全ての表面が直
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果(マスク効果)
が大きい。このため本発明構造の半導体においては、P
CT  (プレッシャー・クツカー・テスト) 10a
tom、100時間、150°Cの条件下においても、
まったく不良が観察されず、従来のICチップが50〜
100フイツトの不良率を有していたが、5〜10フイ
ツトにまでその不良率を下げることが可能になった。
第2図は本発明のチップがフレームにボンディングされ
た構造の基板およびそれを複数個集合させた基体(2)
を複数配設させ、プラズマ気相法により窒化珪素膜のコ
ーティングを行うための装置の概要を示す。
図面において、反応系(6)、ドーピング系(5)を有
している。
反応系は、反応室(1)と予備室(7)とを有し、ゲー
ト弁(8) 、 (9)とを有している。反応室(1)
は内側に供給側フードを有し、フード(13)のノズル
より入口側(3)よりの反応性気体を下方向に吹き出し
、プラズマ反応をさせ、基板または基体上に保護膜形成
を行った0反応後は排出側フード(14)より排気口(
4)を経てバルブ(21)、真空ポンプ(20)に至る
。高周波電源(10)よりの電気エネルギはマツチング
トランス(23)をへて、1〜500MHz例えば13
.56MHzの周波数を上下間の一対の同じ大きさの網
状電極(11)、(11″)に加える。さらにマツチン
グトランスの中点(25°)は接地レベル(25)とし
、ここと基体(2)との間にはバイアス(12)、DC
またはへCバイアス(1〜500KHz例えば50KH
z)を加えた。また周辺の枠構造のホルダ(40)は導
体の場合は接地レベルとし、また絶縁体であってもよい
。そして反応性気体は一対の電極(11)、 (12)
により供給された高周波エネルギにより励起され、また
低周波バイアスエネルギにより被形成面を有する電子部
品がバイアス印加され、ワイヤボンドがなされ、このチ
ップ、ボンディングワイヤおよびその近傍にコーティン
グされるようにした。このプラズマ活性状態において、
被膜の被形成体(2)(以下基体(2)という)はサポ
ータ(40°)上に配設された枠構造のホルダ(40)
内に一対の電極間の電界の方向に平行にし、さらにいず
れの電極(11)、(12)からも離間させている。そ
して複数の基板は互いに一定の間隔(3〜13cm+例
えば8cm )または概略一定の間隔を有して配設され
ている。この多数の基体(2)は、グロー放電により作
られるプラズマ中の陽光社内に配設される。さらにこの
基体は第3図(A)に示す如く、その次工程の有機樹脂
のトランスファモールド工程で一度に注入する手段また
は基板の配設手段用のジグと同一ジグを金属材料で作り
、ここに電気的にACバイアスが加わるようになってい
る。
第3図(A)は基体(2)においてリードフレーム上に
半導体装1(35’)がボンディングされた電子装置(
29)を5〜25ケ、ユニット化した基板(41)を1
0〜50ケ有する。そして複数の半導体チップがボンデ
ィングされた1本のリードフレーム(41)(基板)の
^−A”の縦断面図を第3図(B)に示す。第3図(B
)において、ジグ(44)はリードフレーム(35)。
半導体チップ(35’)、金属線(39)よりなる。
第1図における反応性気体はフード(13)より枠構造
のホルダ(40)の内側およびフード(14)により囲
まれた内側にてプラズマ活性状態で基板上に被膜形成が
なされ、フレークが反応室内で作られないようにさせて
いる。以下に実施例に従って概略を示す。
第2図に示すごとき本発明方法におけるpcvo法は、
基板にACバイアスを加え、かつプラズマ陽光社内に保
持され、かつ窒化珪素膜を形成するに際し外部より加熱
をしなくても充分に緻密な絶縁膜を作ることができると
いう特徴を有する。
そのプロセス上の1例を以下に示す。
「実施例1」 第2図のプラズマCVD装置において、ドーピング系は
珪化物気体であるジシラン(SiztlJを(17)よ
り、また窒化物気体であるアンモニアを(16)より、
キャリアガスでる窒素を(15)より供給している。そ
れらは流量計(1B)、パルプ(19)により制御され
ている。
例えば、基板温度は外部加熱を特に積極的に行わない室
温(プラズマによる自己加熱を含む)とし、NH*/5
izllh/Nz = 1/315とした。さらに13
.56MHzの周波数によりIK−の出力を一対の電極
(11)。
(11’)に供給した。またACバイアス用の50KH
zの周波数の電気エネルギ(24)を基体(2)に10
0〜500−の出力で加える。かくして平均1000人
(1000人±200人)に約10分(平均速度3A/
秒)の被膜形成を行った。
窒化珪素膜はその絶縁耐圧8 X10”V/cga以上
を有し、比抵抗は2X10”0cmであった。赤外線吸
収スペクトルでは864cIm−’の5i−N結合の吸
収ピークを有し、屈折率は1.7〜1.8であった。
1/l0HF (水で48χ濃度に希釈した弗酸)の溶
液で3〜10A/秒のエツチング速度を有し、公知の窒
化珪素膜のそれは3〇八へ秒であるに比べて173と小
さがった。成膜された窒化珪素膜は室温での成膜にもか
かわらず、きわめて緻密な特性を有している。このため
、本発明の劣化防止用保護膜として用いることが可能と
なった。
ホルダ(40)は枠の内側の大きさ60cm X 60
cmを有し、電極間距離は30ca+ (有効20cm
 )としている。
また第2図の基体(2)の部分を拡大した図面を第3図
に示す。
第3図において、(A)はプレスモールド注入装置にお
けるリードフレームlOケ付の基板側のジグである。こ
のジグのA−A’の断面図を(B)に示す。
チップ(28)をワイヤ(39)でフレーム(35)に
ボンディングをしてあり、これらが複数ケリードフレー
ム上に配設されている。このフレームを10ケ並べてい
るこのジグ(2)ではモールド部材は(42)よりパス
(43)をへて領域(41)を加熱加圧して注入するよ
うになっている。このジグの大きさ、フレーム上でのチ
ップの数は仕様によって変更され得る。
第3図(C)は、リード部の右側を省略した16ピンの
例を示している。そして4270イまたは銅フレーム(
35)のステムとチップ(35”)とのポンディングパ
ッドとの間に直接的にボンディングをしている。しかし
この形状以外の任意のピン数、形状をも同様に有せしめ
ることが可能であることはいうまでもない。
即ち、本発明の作製方法は、単に窒化珪素膜をワイヤポ
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングする。そしてこのため、リードフレーム(3
5) (第3図(C))の導体を用いてACバイアスを
成膜中にすべてのフレームに同じく加えることができる
ため、きわめて緻密な膜厚を作ることができる。また反
応性気体の活性化は高周波を用いる。ため活性化率を高
くすることができた。
なお本発明においては、PCVD法において、電気エネ
ルギーのみならず、10〜15μの波長の遠赤外線また
は300nm以下の紫外光を同時に加えた光エネルギを
用いるフォトCVD (またはフォトFPCVD)法を
併用することは有効である。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をDLC(ダイヤモンド・ライク・カーボン)膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、抵抗、コンデンサであってもよ
く、ボンディングもワイヤボンディングのみならずフリ
ップチップボンディング、ハンダバンプボンディングで
もよい。
上述した説明においては、リードフレーム上に半導体チ
ップを載置した場合について述べているが、本発明は特
にリードフレームに限るものではなく、リードフレーム
と同様の機能を持つものであっても、同様の効果が期待
できるものである。
【図面の簡単な説明】
第1図は本発明のデュアル・イン・ライン製プラスチッ
ク・パッケージ半導体装置を示す。 第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。

Claims (1)

  1. 【特許請求の範囲】 1、リードフレーム上に電子部品チップを直接または間
    接的にボンディングした電子装置を複数ケ配設した基板
    または該基板を集合させた基体上に保護膜形成を行うに
    際し、一対の電極間にグロー放電により作られたプラズ
    マ内に前記基板を配設せしめ、前記基板または基体にバ
    イアスを加えることにより前記基板を外部より加熱する
    ことなしに前記電子部品、ボンディング部およびその周
    辺に前記保護膜形成を行うことを特徴とする電子装置作
    製方法。 2、特許請求の範囲第1項において、前記リードフレー
    ムと電子部品のボンディング内パッドとの間にワイヤを
    ボンディングすることにより、間接的にボンディングを
    施した基板上に保護膜形成を施し、該工程の後、樹脂封
    止処理を行うことを特徴とする電子装置作製方法。 3、特許請求の範囲第1項において、一対の電極間には
    0.1〜50MHzの周波数の高周波電界を加えるとと
    もに、前記電極と中間電位と基板との間に1〜100K
    Hzの交流バイアスを加えることを特徴とする電子装置
    作製方法。
JP63124360A 1988-05-19 1988-05-19 電子装置作製方法 Pending JPH01292846A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63124360A JPH01292846A (ja) 1988-05-19 1988-05-19 電子装置作製方法
KR1019890006744A KR900019177A (ko) 1988-05-19 1989-05-18 전기 장치 및 제조방법
DE68923732T DE68923732T2 (de) 1988-05-19 1989-05-18 Verfahren zur Herstellung einer elektrischen Vorrichtung.
EP89108973A EP0342681B1 (en) 1988-05-19 1989-05-18 Method of manufacturing an electrical device
CN89103436A CN1020317C (zh) 1988-05-19 1989-05-19 电气器件的制造方法
US07/572,331 US5096851A (en) 1988-05-19 1990-08-24 Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63124360A JPH01292846A (ja) 1988-05-19 1988-05-19 電子装置作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63195684A Division JPH01292849A (ja) 1988-08-05 1988-08-05 電子装置作製方法

Publications (1)

Publication Number Publication Date
JPH01292846A true JPH01292846A (ja) 1989-11-27

Family

ID=14883473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63124360A Pending JPH01292846A (ja) 1988-05-19 1988-05-19 電子装置作製方法

Country Status (1)

Country Link
JP (1) JPH01292846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018249A1 (fr) * 1993-12-24 1995-07-06 Seiko Epson Corporation Procede et appareil de traitement d'une surface au plasma sous pression atmospherique, procede de production d'un dispositif a semi-conducteurs et procede de production d'une tete d'imprimante a jet d'encre

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231840A (ja) * 1983-06-14 1984-12-26 Semiconductor Energy Lab Co Ltd 半導体装置作成方法
JPS6240386A (ja) * 1985-08-15 1987-02-21 Ulvac Corp Ecrプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231840A (ja) * 1983-06-14 1984-12-26 Semiconductor Energy Lab Co Ltd 半導体装置作成方法
JPS6240386A (ja) * 1985-08-15 1987-02-21 Ulvac Corp Ecrプラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995018249A1 (fr) * 1993-12-24 1995-07-06 Seiko Epson Corporation Procede et appareil de traitement d'une surface au plasma sous pression atmospherique, procede de production d'un dispositif a semi-conducteurs et procede de production d'une tete d'imprimante a jet d'encre

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5208467A (en) Semiconductor device having a film-covered packaged component
KR940000259B1 (ko) 전자장치 제조방법
EP0342681B1 (en) Method of manufacturing an electrical device
US6191492B1 (en) Electronic device including a densified region
US5438222A (en) Electronic device with plural pad connection of semiconductor chip to leads
JPS59231840A (ja) 半導体装置作成方法
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
JPH01292846A (ja) 電子装置作製方法
US6756670B1 (en) Electronic device and its manufacturing method
JP2802650B2 (ja) 電子装置
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JPH01292849A (ja) 電子装置作製方法
JP2684387B2 (ja) 電子装置およびその作製方法
JPH01292833A (ja) 電子装置作製方法
JPH0383353A (ja) 電子装置の作製方法
JPH0276249A (ja) 電子装置およびその作製方法
JPH0383351A (ja) 電子装置作製方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH0239461A (ja) 半導体装置
JPH02345A (ja) 半導体装置作製方法
JPS63313829A (ja) 半導体装置作製方法
JPH02346A (ja) 半導体装置
JPH02106952A (ja) 電子装置
JPH02106954A (ja) 電子装置