JPH02345A - 半導体装置作製方法 - Google Patents

半導体装置作製方法

Info

Publication number
JPH02345A
JPH02345A JP1031959A JP3195989A JPH02345A JP H02345 A JPH02345 A JP H02345A JP 1031959 A JP1031959 A JP 1031959A JP 3195989 A JP3195989 A JP 3195989A JP H02345 A JPH02345 A JP H02345A
Authority
JP
Japan
Prior art keywords
silicon nitride
wire
pad
semiconductor device
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1031959A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1031959A priority Critical patent/JPH02345A/ja
Publication of JPH02345A publication Critical patent/JPH02345A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の封止に関する。
この発明は、プラスチック・モールド封止に関し、窒化
珪素膜を半導体チップ(トランジスタまたはそれが複数
個集積化された半導体装置を以下チップという)の表面
のみならず、ワイヤボンド用パッドにボンディングされ
た金細線(25μφ)の少なくともパッド近傍にコーテ
ィングすることにより、アルミニューム・パッドまたは
チップ内の5〜10μ巾のリード等でのコロ−ジョン(
腐食)を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケージにお
いて、信頼性の低下をする水等の湿度が単にプラスチッ
ク・パッケージのバルクのみならず、ワイヤを伝わり侵
入する水、リードフレームの表面を伝わって侵入する水
に対しても、ブロッキング効果を有した、高倍転性の半
導体装置を作製することを特徴としている。
この発明は、窒化珪素のファイナル・コーティングをウ
ェハ・レベルにて行うのではなく、チップをグイボンデ
ィング(ダイアタッチともいう)し、さらにワイヤ・ボ
ンディングを完了した後、チップ表面のみならずワイヤ
およびアルミニューム・パッドに対しても、同時に30
0°C以下好ましくは100〜250℃の温度でプラズ
マ気相法、光プラズマ気相法または充気相法により行う
ことにより、これら全ての表面に窒化珪素膜コーティン
グを施し、その後にプラスチック・モールド処理による
封止を行うことを特徴としている。
従来、チップのファイナル・コーティングは、ウェハ・
レベルにて行っていた。このため、その後工程にくるワ
イヤ・ボンディング用のパッド部のアルミニューム(一
般には100μ×100 μ)はエポキシ・モールド部
に露呈してしまっていた。
このため、第1図に示すごときプラスチック製DIP 
(デイアル・イン・パッケージ)において、プラスチッ
ク(36)バルク(33)からの水(湿度)の侵入に対
しては、窒化珪素(30)はブロッキング効果を有する
が、ワイヤを伝わる侵入(34)、さらにリードフレー
ム(37)とモールド(36)との界面でのクランク(
32)からの侵入(31)に対しては、まったく効果を
有さないことが判明した。このためアルミニューム・パ
ッド(38)はコロ−ジョンを起こしやすく、半導体装
置の特性劣化、信頼性低下を誘発してしまっていた。
特にモールド材例えばモートン社の410Bエポキシモ
ールド材を用いた場合、そのモールド材中に塩素が多量
に残存し、水により塩素イオンとなりアルミニュームと
反応し、コロ−ジョン(腐食)を起こし、アルミニュー
ムが水酸化アルミニニームとなり断線してしまう、その
ためその半導体装置としての信頼性低下が著しかった。
また、フレームをリード部において曲げかつタイバーを
切断する際起こりやすいリードフレームとエポキシモー
ルドとの接着面でのクラック(32)からの水の侵入に
よるパッド部でのコロ−ジョンの発生には、まったくの
無防備であった。
本発明はかかる従来のDIPにおきる信頼性の低下を防
ぐためになされたものである。
第2図は本発明により作製されたプラスチックDIPの
縦断面図を示す。
図面において、ダイ(28)に密着させたチップ(26
)と、このチップのアルミニューム・パッド(38) 
、!−ステム(35)との間に金線のワイヤボンドを行
い、さらにこのチップ(26)表面、パッド(38)表
面、ワイヤ表面(特にパッド近傍表面)に対し、窒化珪
素膜(30)のコーティングを行う。
さらに好ましくはワイヤ全体のみならずステム(35)
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティングをしたものである。
この窒化珪素膜は100〜300℃好ましくは150〜
250°Cの温度において、珪化物気体とアンモニアと
を反応炉に導入し、そこに電気エネルギーまたは光エネ
ルギーを供給するいわゆるプラズマ気相法、フォト・プ
ラズマ気相法またはフォトCVD法により形成せしめた
第3図は本発明の製造方法によりチップがフレームにボ
ンディングされた構造にて、プラズマ活性状態により窒
化珪素膜のコーティングを行うための装置の概要を示す
ものである。
図面において、反応系(6)、ドーピング系(5)を有
している。
反応系は、反応室(1) と予備室(7)とを有し、ゲ
ート弁(9) 、 (8)とを有している0反応室(1
)は一対のハロゲンヒータ(22)を有し、その内側に
供給側フードを有し、フード(13)のノズルより入口
側(3)よりの反応性気体を下方向に吹き出し、反応を
させ、被膜形成を行った0反応後は排出側フード(14
)より排気口(4)を経てパルプ(21)、真空ポンプ
(20)に至る。高周波電源(10)、周波数100〜
500KHzより、電気エネルギーは一対の網状電極(
11)、(12)により反応性気体に供給される。被膜
の被形成体(2)(以下基板(2)という)は絶縁サポ
ータ(41)上に配設された枠構造のホルダー(4o)
内に平行にし、一定の間隔(例えば5cm)を有して配
設されている。この基板(2)は、グロー放電により作
られるプラズマ中の陽光社内に配設され、電気的にいず
れの電極(11)、(12)からもフローティング構造
を有している。
反応性気体はフード(13)より枠構造のホルダ(4o
)の内側およびフード(14)により囲まれた内側にて
プラズマ活性状態で基板上に被膜形成がなされ、フレー
クが反応室内で作られないようにさせている。
第3図に示すごとき本発明方法におけるPCVD法は、
基板が電気的にフローティングであるフローティング・
プラズマ気相法(FPCVD )法であるため、基板の
一部に導体を用いても、放電が不安定になることはない
という特長を有する。
ドーピング系は珪化物気体であるシランまたはジクロー
ルシランを(17)より、また窒化物気体であるアンモ
ニアを(16)より、キャリアガスである窒素または水
素を(15)より供給している。それらは流量計(1B
)、バルブ(19)により制御している。
例えば基板温度を220℃±10゛Cとし、NHゴ/5
iHa=20とした。さらに200KHzの周波数によ
り100−の出力を供給した。かくして平均1000人
(1000人士200人)に約15分の被膜形成を行っ
た。
ホルダー(40)は枠の内側の大きさ60cm X 6
0cm+を有し、電極間距離は30cm (有効20c
m )としている。
また第3図の基板(2)の部分を拡大した図面を第4図
に示す。
第4図において、(^)はサポータ(23)の両表面に
コバール製フレーム(40)のパッドにチップ(26)
をダイアタッチし、さらにチップのアルミニューム・パ
ッドとステム(25)間にワイヤボンド(27)させた
フレームを配設している。
リードフレーム(40)において、少なくともリードと
する領域に対しては、フレーム(40)の保持を兼ねた
カバー(24)にて覆い、このリード部に窒化珪素膜が
形成されないようにしている。
フレーム(40)はこのカバー(24)のため、第4図
(C)の領域(29)のみに窒化珪素膜が形成され、領
域(25)には窒化珪素膜を形成させないことがきわめ
て重要である。
かくの如くして、窒化珪素膜を300〜2500人、一
般には約1000人の厚さに形成した後、公知のインジ
ェクション・モールド法によりエポキシ(例えば410
B)モールド法により注入・封止させた。
さらにフレームをリード部(37)にて曲げ、かつタイ
バーを切断する。そしてさらにリードにハンダメツキを
行った。
かかる本発明の半導体装置の製造方法において、信頼性
が低下をするモールドバルクからの水の侵入(33)、
ワイヤ(27)表面を伝わる侵入(34)、クラック(
32)からの水の侵入(31)のすべてに対しコロ−ジ
ョンを防ぐことができるようになった。
特にアルミニューム・パッド(38)の全ての表面が直
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果(マスク効果)
が大きい、このため本発明構造の半導体においては、P
CT  (プレッシャー・クツカー・テスト) 10a
tom、100時間、150°Cの条件下においても、
まった(不良が観察されず、従来のICチップが50〜
100フイツトの不良率を有していたが、5〜10フイ
ツトにまでその不良率を下げることが可能になった。
本実施例ではリードとなる領域をカバーで覆って窒化珪
素膜を形成させてリードとなる領域に窒化珪素膜が作製
されないようにしたが、作製段階でカバーを使用しない
場合には、タイバーを切断した後、リード部を3.酸洗
いし、その後リードにハンダメツキを行うことも可能で
あるが、酸洗いの工程が追加されることになる。
第4図(C)は、リード部の下側を省略した16ピンの
例を示している。しかしこの形状以外の任意のピン数、
形状を同様に有せしめることが可能であることはいうま
でもない。
第4図(B)は(A)におけるサポータ(23)を省略
したものである。同様にチップ(26)の近傍のみを選
択的に窒化珪素膜でコーティングをし、リード部にはコ
ーティングされないようにリードのカバー (24)が
フレームの保持を兼ねて設けられている。
しかし第3図のFPCVD法においては、グロー放電を
させ、各フレームに初期の電荷がチャージアップした後
は、チャージがリークすることがないため、絶縁膜上に
被膜を形成させる場合とまったく同様に窒化珪素膜をコ
ーティングすることができるという特長を有する。
即ち、本発明の作製方法は、単に窒化珪素膜をワイヤボ
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングするため、FPCVD法を用いたことを他の
特長としている。
なお本発明においては、FPCVD法において、電気エ
ネルギーのみならず、10〜15μの波長の遠赤外また
は300nm以下の紫外光を同時に加えたフローティン
グであって、かつ光エネルギーを用いるフォトCVD 
 (またはフォトFPCVD )法を用いることは有効
である。
また第3図において、ハロゲンランプの加熱装置(22
)の一部を紫外光の発生源とすることにより可能とする
ことができる。
【図面の簡単な説明】
第1図は従来のデュアル・イン・ライン製プラスチック
・パッケージ半導体装置を示す。 第2図は本発明のデュアル・イン・ライン製プラスチッ
ク・パッケージ半導体装置を示す。 第3図は本発明方法を実施するためのフローティング・
プラズマ気相反応装置の概要を示す。 第4図は第3図の装置のうちの基板部の拡大図を示す。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体チップのボンディング用パッドとステムとの
    間にワイヤボンドがされたリードフレームからなる半導
    体装置を、すくなくともリードとなる領域を覆うことの
    できるカバーで保持した後、減圧下の雰囲気内に配し、
    珪化物気体と窒化物気体とを導入し、電気エネルギーま
    たは光エネルギーを供給することにより、半導体チップ
    表面、パッド表面およびワイヤ表面を窒化珪素膜により
    覆うことを特徴とする半導体装置作製方法。
JP1031959A 1989-02-10 1989-02-10 半導体装置作製方法 Pending JPH02345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1031959A JPH02345A (ja) 1989-02-10 1989-02-10 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1031959A JPH02345A (ja) 1989-02-10 1989-02-10 半導体装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58106452A Division JPS59231840A (ja) 1983-06-14 1983-06-14 半導体装置作成方法

Publications (1)

Publication Number Publication Date
JPH02345A true JPH02345A (ja) 1990-01-05

Family

ID=12345499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1031959A Pending JPH02345A (ja) 1989-02-10 1989-02-10 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPH02345A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
US5208467A (en) Semiconductor device having a film-covered packaged component
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
CN1040461A (zh) 电气器件及其利用等离子体加工的制造方法
EP0342681B1 (en) Method of manufacturing an electrical device
JPH0142629B2 (ja)
JPH02345A (ja) 半導体装置作製方法
US6756670B1 (en) Electronic device and its manufacturing method
JP3786465B2 (ja) 半導体装置及びその製造方法
JPH0239461A (ja) 半導体装置
JPH02346A (ja) 半導体装置
JPS63313829A (ja) 半導体装置作製方法
JP2684387B2 (ja) 電子装置およびその作製方法
JP2802650B2 (ja) 電子装置
JPH01292833A (ja) 電子装置作製方法
JPH01292846A (ja) 電子装置作製方法
JPH01292849A (ja) 電子装置作製方法
Kubacki Low temperature plasma deposition of silicon nitride to produce ultra-reliable, high performance, low cost sealed chip-on-board (SCOB) assemblies
JPS63216352A (ja) 半導体装置の製造方法
JPH0276249A (ja) 電子装置およびその作製方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JP2681167B2 (ja) 電子装置作製方法
JPH0383353A (ja) 電子装置の作製方法
EP0363936A2 (en) Method of manufacturing electric devices
JPH0845978A (ja) ワイヤの不良のないパッケージの製造方法