JPH02346A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02346A
JPH02346A JP1031960A JP3196089A JPH02346A JP H02346 A JPH02346 A JP H02346A JP 1031960 A JP1031960 A JP 1031960A JP 3196089 A JP3196089 A JP 3196089A JP H02346 A JPH02346 A JP H02346A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
wire
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1031960A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1031960A priority Critical patent/JPH02346A/ja
Publication of JPH02346A publication Critical patent/JPH02346A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の封止に関する。
この発明は、プラスチック・モールド封止に関し、窒化
珪素膜を半導体チップ(トランジスタまたはそれが複数
個集積化された半導体装置を以下チップという)の表面
のみならず、ワイヤボンド用パッドにボンディングされ
た金細線(25μφ)の少なくともパッド近傍にコーテ
ィングすることにより、アルミニューム・パッドまたは
チップ内の5〜10μ巾のリード等でのコロ−ジョン(
腐食)を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケージにお
いて、信頼性の低下をする水等の湿度が単にプラスチッ
ク・パッケージのバルクのみならず、ワイヤを伝わり侵
入する水、リードフレームの表面を伝わって侵入する水
に対しても、ブロッキング効果を有した、高信頌性の半
導体装置を設けたことを特徴としている。
この発明は、窒化珪素のファイナル・コーティングをウ
ェハ・レベルにて行うのではなく、チップをグイボンデ
ィング(ダイアタッチともいう)し、さらにワイヤ・ボ
ンディングを完了した後、チップ表面のみならずワイヤ
およびアルミニューム・パッドに対しても、同時に30
0℃以下好ましくは100〜250℃の温度でプラズマ
気相法、光プラズマ気相法または充気相法により行うこ
とにより、これら全ての表面に窒化珪素膜コーティング
を施し、その後にプラスチック・モールド処理による封
止を行うことを特徴としている。
従来、チップのファイナル・コーティングは、ウェハ・
レベルにて行っていた。このため、その後工程にくるワ
イヤ・ボンディング用のパッド部のアルミニューム(一
般には100μ×100μ)はエポキシ・モールド部に
露呈してしまっていた。
このため、第1図に示すごときプラスチック製DIP 
(デイアル・イン・パッケージ)において、プラスチッ
ク(36)バルク(33)からの水(湿度)の侵入に対
しては、窒化珪素(30)はブロッキング効果を有する
が、ワイヤを伝わる侵入(34) 、さらにリドフレー
ム(37)とモールド(36)との界面でのクランク(
32)からの侵入(31)に対しては、まったく効果を
有さないことが判明した。このためアルミニューム・パ
ッド(38)はコロ−ジョンを起こしやすく、半導体装
置の特性劣化、信顛性低下を誘発してしまっていた。
特にモールド材例えばモートン社の410Bエポキシモ
ールド材を用いた場合、そのモールド材中に塩素が多量
に残存し、水により塩素イオンとなりアルミニュームと
反応し、コロ−ジョン(g1食)を起こし、アルミニュ
ームが水酸化アルミニュームとなり断線してしまう。そ
のためその半導体装置としての信転性低下が著しかった
また、フレームをリード部において曲げかつタイバーを
切断する際起こりやすいリードフレームとエポキシモー
ルドとの接着面でのクランク(32)からの水の侵入に
よるパッド部でのコロ−ジョンの発生には、まったくの
無防備であった。
本発明はかかる従来のDIPにおきる信頬性の低下を防
ぐためになされたものである。
第2図は本発明構造のプラスチックDIPの縦断面図を
示す。
図面において、グイ(28)に密着させたチップ(26
)と、このチップのアルミニューム・パッド(38)と
ステム(35)との間に金線のワイヤボンドを行い、さ
らにこのチップ(26)表面、パッド(38)表面、ワ
イヤ表面(特にパッド近傍表面)に対し、窒化珪素膜(
30)のコーティングを行う。
さらに好ましくはワイヤ全体のみならずステム(35)
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティングをしたものである。
この窒化珪素膜は100〜300°C好ましくは150
〜250°Cの温度において、珪化物気体とアンモニア
とを反応炉に導入し、そこに電気エネルギーまたは光エ
ネルギーを供給するいわゆるプラズマ気相法、フォト・
プラズマ気相法またはフォトCvD法により形成せしめ
た。
かくの如くして、窒化珪素膜を300〜2500人、一
般には約1000人の厚さに形成した後、公知のインジ
ェクション・モールド法によりエポキシ(例えば410
B)モールド法により注入・封止させた。
窒化珪素膜が2500人を越えるとワイヤから窒化珪素
膜がはがれ易くなったり、形成した窒化珪素膜の伸縮の
ため、ワイヤがパッド部分からはずれたりということが
おこる。
また窒化珪素膜が300人に満たない場合には、膜にピ
ンホール等が生じてしまい、均一な膜が形成できない。
さらにフレームをリード部(37)にて曲げ、かつタイ
バーを切断する。さらにリード部を酸洗いを行った後、
リードにハンダメツキを行った。
かかる本発明の半導体装置の構造において、信。
転性が低下をするモールドバルクからの水の侵入(33
) 、ワイヤ(27)表面を伝わる侵入(34) 、ク
ラック(32)からの水の侵入(31)のすべてに対し
コロジョンを防ぐことができるようになった。
特にアルミニューム・パッド(38)の全ての表面が直
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果(マスク効果)
が大きい。このため本発明構造の半導体においては、P
CT  (プレッシャー・クツカー・テスト) 10a
tom、IQQ時間、150℃の条件下においても、ま
ったく不良が観察されず、従来のICチップが50〜1
00フイツトの不良率を有していたが、5〜10フイツ
トにまでその不良率を下げることが可能になった。
第3図は本発明のチップがフレームにボンディングされ
た構造にて、プラズマCVD法により窒化珪素膜のコー
ティングを行うための装置の概要を示す。
図面において、反応系(6)、ドーピング系(5)を有
している。
反応系は、反応室(1)と予備室(7)とを有し、ゲー
ト弁(9) 、 (8)とを有している。反応室(1)
は一対のハロゲンヒータ(22)を有し、その内側に供
給側フードを有し、フード(13)のノズルより入口側
(3)よりの反応性気体を下方向に吹き出し、反応をさ
せ、被膜形成を行った。反応後は排出側フード(14)
より排気口(4)を経てバルブ(21) 、真空ポンプ
(20)に至る。高周波電源(10) 、周波数100
〜500KIIzより、電気エネルギーは一対の網状電
極(11) 、 (12)により反応性気体に供給され
る。被膜の被形成体(2)(以下基板(2)という)は
絶縁サポータ(41)上に配設された枠構造のホルダー
(40)内に平行にし、一定の間隔(例えば5cm )
を有して配設されている。この基板(2)は、グロー放
電により作られるプラズマ中の陽光柱内に配設され、電
気的にいずれの電極(11) 、 (12)からもフロ
ーティング構造を有している。
反応性気体はフード(13)より枠構造のホルダ(40
)の内側およびフード(14)により囲まれた内側にて
プラズマ活性状態で基板上に被膜形成がなされ、フレー
クが反応室内で作られないようにさせている。
第3図に示すごとき本発明方法におけるPCVD法は、
基板が電気的にフローティングであるフロティング・プ
ラズマ気相法(FPCVD )法であるため、基板の一
部に導体を用いても、放電が不安定になることはないと
いう特長を有する。
ドーピング系は珪化物気体であるシランまたはジクロー
ルシランを(17)より、また窒化物気体であるアンモ
ニアを(16)より、キャリアガスである窒素または水
素を(15)より供給している。それらは流量計(1B
)、バルブ(19)により制御している。
例えば基板温度を220℃±10℃とし、NHz/5i
H4=20とした。さらに200KHzの周波数により
10叶の出力を供給した。かくして平均1000人(1
000人士200人)に約15分の被膜形成を行った。
ホルダー(40)は枠の内側の大きさ60ce X 6
0c11を有し、電極間距離は30cm (有効20c
m)としている。
また第3図の基板(2)の部分を拡大した図面を第4図
に示す。
第4図において、(A)はサポータ(23)の両表面に
コバール製フレーム(40)のパッドにチップ(26)
をダイアタッチし、さらにチップのアルミニューム・パ
ッドとステム(25)間にワイヤボンド(27)させた
フレームを配設している。
リードフレーム(40)において、少なくともリードと
する領域に対しては、フレーム(40)の保持を兼ねた
カバー(24)にて覆い、このリード部に窒化珪素膜が
形成されないようにしている。
フレーム(40)はこのカバー(24)のため、第4図
(C)の領域(29)のみに窒化珪素膜が形成され、領
域(25)には窒化珪素膜を形成させないことがきわめ
て重要である。
第4図(C)は、リード部の下側を省略した16ピンの
例を示している。しかしこの形状以外の任意のビン数、
形状を同様に有せしめることが可能であることはいうま
でもない。
第4図(B)は(A)におけるサポータ(23)を省略
したものである。同様にチップ(26)の近傍のみを選
択的に窒化珪素膜でコーティングをし、リード部にはコ
ーティングされないようにリードのカバー (24)が
フレームの保持を兼ねて設けられている。
しかし第3図のFPCVD法においては、グロー放電を
させ、各フレームに初期の電荷がチャージアップした後
は、チャージがリークすることがないため、絶縁膜上に
被膜を形成させる場合とまったく同様に窒化珪素膜をコ
ーティングすることができるという特長を有する。
即ち、本発明の作製方法は、単に窒化珪素膜をワイヤボ
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングするため、FPCVD法を用いたことを他の
特長としている。
なお本発明においては、FPCVD法において、電気エ
ネルギーのみならず、10〜15μの波長の遠赤外また
は300nm以下の紫外光を同時に加えたフローティン
グであって、かつ光エネルギーを用いるフォトCVD 
 (またはフォトFPCVD )法を用いることは有効
である。
また第3図において、ハロゲンランプの加熱装置(22
)の一部を紫外光の発生源とすることにより可能とする
ことができる。
【図面の簡単な説明】
第1図は従来のデュアル・イン・ライン製プラスチック
・パッケージ半導体装置を示す。 第2図は本発明のデュアル・イン・ライン製プラスチッ
ク・パッケージ半導体装置を示す。 第3図は本発明方法を実施するためのフローティング・
プラズマ気相反応装置の概要を示す。 第4図は第3図の装置のうちの基板部の拡大図を示す。

Claims (1)

    【特許請求の範囲】
  1. 1、リードフレームに配設された半導体チップと、該チ
    ップのボンディング用パッドと、前記リードフレームの
    ステム間にワイヤボンドがなされた半導体装置において
    、前記半導体チップ表面、パッド表面およびワイヤ表面
    が300〜2500Åの厚さを有する窒化珪素膜により
    覆われており、該窒化珪素膜を包んでプラスチック材に
    よりモールドせしめたことを特徴とする半導体装置。
JP1031960A 1989-02-10 1989-02-10 半導体装置 Pending JPH02346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1031960A JPH02346A (ja) 1989-02-10 1989-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1031960A JPH02346A (ja) 1989-02-10 1989-02-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58106452A Division JPS59231840A (ja) 1983-06-14 1983-06-14 半導体装置作成方法

Publications (1)

Publication Number Publication Date
JPH02346A true JPH02346A (ja) 1990-01-05

Family

ID=12345527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1031960A Pending JPH02346A (ja) 1989-02-10 1989-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH02346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685071A (en) * 1995-06-05 1997-11-11 Hughes Electronics Method of constructing a sealed chip-on-board electronic module

Similar Documents

Publication Publication Date Title
US5208467A (en) Semiconductor device having a film-covered packaged component
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US4091407A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
US8674462B2 (en) Sensor package
JP2814009B2 (ja) 半導体装置の製造方法
JPH0244738A (ja) 電子装置作製方法
US6191492B1 (en) Electronic device including a densified region
KR20030003696A (ko) 전자장치 패키칭
CN1039504A (zh) 电气器件及其制造方法
JPH0142629B2 (ja)
JPH02346A (ja) 半導体装置
US6756670B1 (en) Electronic device and its manufacturing method
JPH0239461A (ja) 半導体装置
JPS63313829A (ja) 半導体装置作製方法
JP3786465B2 (ja) 半導体装置及びその製造方法
JPH02345A (ja) 半導体装置作製方法
JP2684387B2 (ja) 電子装置およびその作製方法
JP2802650B2 (ja) 電子装置
US6479402B1 (en) Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
JPH01292833A (ja) 電子装置作製方法
JPH01292846A (ja) 電子装置作製方法
JPH01292849A (ja) 電子装置作製方法
JP2668043B2 (ja) 保護絶縁膜を有する半導体装置,その製造方法およびその製造装置
JPH0276249A (ja) 電子装置およびその作製方法