JPS63313829A - 半導体装置作製方法 - Google Patents

半導体装置作製方法

Info

Publication number
JPS63313829A
JPS63313829A JP63110193A JP11019388A JPS63313829A JP S63313829 A JPS63313829 A JP S63313829A JP 63110193 A JP63110193 A JP 63110193A JP 11019388 A JP11019388 A JP 11019388A JP S63313829 A JPS63313829 A JP S63313829A
Authority
JP
Japan
Prior art keywords
chip
pad
wire
stem
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63110193A
Other languages
English (en)
Other versions
JPH0143456B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63110193A priority Critical patent/JPS63313829A/ja
Publication of JPS63313829A publication Critical patent/JPS63313829A/ja
Publication of JPH0143456B2 publication Critical patent/JPH0143456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の封止に関する。
この発明は、プラスチック・モールド封止に関し、ファ
イナルコーティングを半導体チップ（トランジスタまた
はそれが複数個集積化された半導体装置を以下チップと
いう）の表面のみならず、ワイヤボンド用パッドにボン
ディングされた金細線（２５μφ）の少なくともパッド
近傍にコーティングすることにより、アルミニューム・
パッドまたはチップ内の５〜１０μ巾のリード等でのコ
ロ−ジョン（腐食）を防ぐことを目的としている。
この発明は、プラスチック・モールド・パッケージにお
いて、信頼性の低下をする水等の湿度が単にプラスチッ
ク・パッケージのバルクのみならず、ワイヤを伝わり侵
入する水、リードフレームの表面を伝わって侵入する水
に対しても、ブロッキング効果を有した、高信頼性の半
導体装置を設けたことを特徴としている。
この発明は、窒化珪素のファイナル・コーティングをウ
ェハ・レベルにて行うのではなく、チップをグイボンデ
ィング（ダイアタッチともいう）し、さらにワイヤ・ボ
ンディングを完了した後、チップ表面のみならずワイヤ
およびアルミニューム・パッドに対しても、同時に３０
０°Ｃ以下好ましくは１００〜２５０°Ｃの温度でプラ
ズマ気相法、光プラズマ気相法または充気相法により行
うことにより、これら全ての表面に窒化珪素膜コーティ
ングを施し、その後にプラスチック・モールド処理によ
る封止を行うことを特徴としている。
従来、チップのファイナル・コーティングは、ウェハ・
レベルにて行っていた。このため、その後工程にくるワ
イヤ・ボンディング用のパッド部のアルミニューム（一
般には１００μ×１００μ）ハエボキシ・モールド一部
に露呈してしまっていた。
このため、第１図に示すごときプラスチック製ＤＩＰ（
ディアル・イン・パッケージ）において、プラスチック
（３６）バルク（３３）からの水（湿度）の侵入に対し
ては、窒化珪素（３０）はブロッキング効果を有するが
、ワイヤを伝わる侵入（３４）、さらにリードフレーム
（３７）とモールド（３６）との界面でのクランク（３
２）からの侵入（３１）に対しては、まったく効果を有
さないことが判明した。　このためアルミニューム・パ
ッド（３８）はコロ−ジョンを起こしやすく、半導体装
置の特性劣化、信頼性低下を誘発してしまっていた。
特にモールド材例えばモートン社の４１０Ｂエポキシモ
ールド材を用いた場合、そのモールド材中に塩素が多量
に残存し、水により塩素イオンとなりアルミニュームと
反応し、コロ−ジョン（腐食）を起こし、アルミニュー
ムが水酸化アルミニュームとなり断線してしまう。その
ためその半導体装置としての信頼性低下が著しかった。
また、フレームをリード部において曲げかつタイバーを
切断する際起こりやすいリードフレームとエポキシモー
ルドとの接着面でのクラック（３２）からの水の侵入に
よるパッド部でのコロ−ジョンの発生には、まったくの
無防備であった。
本発明はかかる従来のＤＩＰにおきる信頼性の低下を防
ぐためになされたものである。
第２図は本発明構造のプラスチックＤＩＰの縦断面図を
示す。
図面において、ダイ（２８）に密着させたチップ（２６
）と、このチップのアルミニューム・パッド（３８）と
ステム（３５）との間に金線のワイヤボンドを行い、さ
らにこのチップ（２６）表面、パッド（３８）表面、ワ
イヤ表面（特にパッド近傍表面）に対し、窒化珪素膜（
３０）のコーティングを行う。
さらに好ましくはワイヤ全体のみならずステム（３５）
上面およびそこにボンディングされたワイヤの表面に対
しても、コーティングをしたものである。
この窒化珪素膜は１００〜３００°Ｃ好ましくは１５０
〜２５０°Ｃの温度において、珪化物気体とアンモニア
とを反応炉に導入し、そこに電気エネルギーまたは光エ
ネルギーを供給するいわゆるプラズマ気相法、フォト・
プラズマ気相法またはフォトＣＶＤ法により形成せしめ
た。
かくの如くして、窒化珪素膜を３００〜２５００人、一
般には約１０００人の厚さに形成した後、公知のインジ
ェクション・モールド法によりエポキシ（例えば４１０
Ｂ）モールド法により注入・封止させた。
さらにフレームをリード部（３７）にて曲げ、かつりイ
バーを切断する。さらにリード部を酸洗いを行った後、
リードにハンダメッキを行った。
かかる本発明の半導体装置の構造において、信頼性が低
下をするモールドバルクからの水の侵入（３３）、ワイ
ヤ（２７）表面を伝わる侵入（３４）、クラック（３２
）からの水の侵入（３１）のすべてに対しコロ−ジョン
を防ぐことができるようになった。
特にアルミニューム・パッド（３８）の全ての表面が直
接モールド材に露呈・接触していない、加えて窒化珪素
膜は水、塩素に対するブロッキング効果（マスク効果）
が大きい。このため本発明構造の半導体においては、Ｐ
ＣＴ　　（プレッシャー・クツカー・テスト）　１０ａ
ｔｏｍ、１００時間、１５０°Ｃの条件下においても、
まったく不良が観察されず、従来のＩＣチップが５０〜
１００フイツトの不良率を有していたが、゛５〜１０フ
ィツトにまでその不良率を下げることが可能になった。
第３図は本発明のチップがフレームにボンディングされ
た構造にて、プラズマＣＶＤ法により窒化珪素膜のコー
ティングを行うための装置の概要を示す。
図面において、反応系（６）、ドーピング系（５）を有
している。
反応系は、反応室（１）と予備室（７）とを有し、ゲー
ト弁（９）　、　（８）とを有している。反応室（１）
は一対のハロゲンヒータ（２２）を有し、その内側に供
給側フードを有し、フード（１３）のノズルより入口側
（３）よりの反応性気体を下方向に吹き出し、反応をさ
せ、被膜形成を行った。反応後は排出側フード（１４）
より排気口（４）を経てバルブ（２１）　、真空ポンプ
（２０）に至る。高周波電源（１０）　、周波数１００
〜５００ＫＨｚ　）より、電気エネルギーは一対の網状
電極（１１）、（１２）により反応性気体に供給される
。被膜の被形成体（２）（以下基板（２）という）は絶
縁サポータ（４１）上に配設された枠構造のホルダー（
４０）内に一対の電極間の電界の方向に平行にし、さら
にいずれの電極からも離間させている。そして複数の基
板は互いに一定の間隔（例えば５ｃｍ　）または概略一
定の間隔を有して配設されている。
この基板（２）は、グロー放電により作られるプラダマ
中の陽極社内に配設され、電気的にいずれの、電極（１
１）　、　（１２）からもフローティング構造を有して
いる。
反応性気体はフード（１３）より枠構造のホルダ（４０
）の内側およびフード（１４）により囲まれた内側にて
プラズマ活性状態で基板上に被膜形成がなされ、フレー
クが反応室内で作られないようにさせている。
第３図に示すごとき本発明方法におけるＰＣｖＤ法は、
基板が電極的にフローティングであるフローティング・
プラズマ気相法（ＦＰＣＶＤ　）法であるため、基板の
一部に導体を用いても、放電が不安定になることはない
という特長を有する。
ドーピング系は珪化物気体であるシランまたはジクロー
ルシランを（１７）より、また窒化物気体であるアンモ
ニアを（１６）より、キャリアガスでる窒素または水素
を（１５）より供給している。それらは流量計（１８）
、バルブ（１９）により制御している。
例えば基板温度を２２０°Ｃ±１０°Ｃとし、ＮＨ３／
ＳｉＨ＜＝２０とした。さらに２００ＫＨｚの周波数に
より１００Ｗの出力を供給した。かくして平均１０００
Ａ　（１０００人士２００人）に約１５分の被膜形成を
行った。
ホルダー（４０）は枠の内側の大きさ６０ｃｍ　Ｘ　６
０ｃｍを有し、電極間距離は３０ｃｍ　（有効２０ｃｍ
　）としている。
また第３図の基板（２）の部分を拡大した図面を第４図
に示す。
第４図において、（八）はサポータ（２３）の両表面に
コバール製フレーム（４０）のパッドにチップ（２６）
をダイアタッチし、さらにチップのアルミニューム・パ
ッドとステム（２５）間にワイヤボンド（２７）させた
フレームを配設している。
リードフレーム（４０）において、少なくともリードと
する領域に対しては、フレーム（４０）の保持を兼ねた
カバー（２４）にて覆い、このリード部に窒化珪素膜が
形成されないようにしている。
フレーム（４０）はこのカバー（２４）のため、第４図
（Ｃ）の領域（２９）のみに窒化珪素膜が形成され、領
域（２５）には窒化珪素膜を形成させないことがきわめ
て重要である。
第４図（Ｃ）は、リード部の下側を省略した１６ピンの
例を示している。しかしこの形状以外の（キ意のピン数
、形状を同様に有せしめることが可能であることはいう
までもない。
第４図（Ｂ）は（Ａ）におけるサポータ（２３）を省略
したものである。同様にチップ（２６）の近傍のみを選
択的に窒化珪素膜でコーティングをし、リード部にはコ
ーティングされないようにリードのカバー　（２４）が
フレームの保持を兼ねて設けられている。
しかし第３図のＦＰＣＶＤ法においては、グロー放電を
させ、各？レームに初期の電荷がチャージアップした後
は、チャージがリークすることがないため、絶縁膜上に
被膜を形成させる場合とまったく同様に窒化珪素膜のフ
ァイナルコーティングすることができるという特長を有
する。
即ち、本発明の作製方法は、単に窒化珪素膜をワイヤボ
ンドした後にコーティングするという特長を有するのみ
ならず、パッド、チップ表面に対しても均一な膜厚をコ
ーティングするため、ＦＰＣＶＤ法を用いたことを他の
特長としている。
なお本発明においては、ＦＰＣＶＤ法において、電気エ
ネルギーのみならず、１０〜１５μの波長の遠赤外また
は３００ｎｍ以下の紫外光を同時に加えたフローティン
グであって、かつ光エネルギーを用いるフォトＣＶＤ　
　（またはフォトＦＰＣＶＤ　）法を用いることは有効
である。
また第３図において、ハロゲンランプの加熱装置（２２
）の一部を紫外光の発生源とすることにより可能とする
ことができる。
【図面の簡単な説明】
第１図は従来のデュアル・イン・ライン製プラスチック
・パッケージ半導体装置を示す。 第２図は本発明のデュアル・イン・ライン製プラスチッ
ク・パッケージ半導体装置を示す。 第３図は本発明方法を実施するためのフローティング・
プラズマ気相反応装置の概要を示す。 第４図は第３図の装置のうちの基板部の拡大図を示す。

Claims (1)

    【特許請求の範囲】
  1. １、一対の電極間にグロー放電により作られたプラズマ
    陽光柱内に、前記電極間の電界方向に平行に前記一対の
    電極のいずれからも離間して複数の基板が一定の間隔で
    配設せしめて被膜形成を行うプラズマＣＶＤ装置を用い
    ることにより、リードフレームと半導体チップと、該チ
    ップのボンディング用パットと前記リードフレームのス
    テムとの間にボンディングされたワイヤとを有する半導
    体装置を複数個前記基板として配設せしめ、前記チップ
    、ワイヤおよびステムにファイナルコーティングを行う
    工程と、該工程の後、プラスチックモールド処理により
    封止を行う工程を有することを特徴とする半導体装置作
    製方法。
JP63110193A 1988-05-06 1988-05-06 半導体装置作製方法 Granted JPS63313829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63110193A JPS63313829A (ja) 1988-05-06 1988-05-06 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63110193A JPS63313829A (ja) 1988-05-06 1988-05-06 半導体装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58106452A Division JPS59231840A (ja) 1983-06-14 1983-06-14 半導体装置作成方法

Publications (2)

Publication Number Publication Date
JPS63313829A true JPS63313829A (ja) 1988-12-21
JPH0143456B2 JPH0143456B2 (ja) 1989-09-20

Family

ID=14529411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63110193A Granted JPS63313829A (ja) 1988-05-06 1988-05-06 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPS63313829A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103375A (en) * 1977-02-22 1978-09-08 Toshiba Corp Semiconductor device
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103375A (en) * 1977-02-22 1978-09-08 Toshiba Corp Semiconductor device
JPS5771137A (en) * 1980-10-22 1982-05-01 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0143456B2 (ja) 1989-09-20

Similar Documents

Publication Publication Date Title
US5208467A (en) Semiconductor device having a film-covered packaged component
US6368899B1 (en) Electronic device packaging
US9379033B2 (en) Sensor package
JPH0244738A (ja) 電子装置作製方法
US6191492B1 (en) Electronic device including a densified region
EP0342681B1 (en) Method of manufacturing an electrical device
US5438222A (en) Electronic device with plural pad connection of semiconductor chip to leads
JPS59231840A (ja) 半導体装置作成方法
JPS63313829A (ja) 半導体装置作製方法
US6756670B1 (en) Electronic device and its manufacturing method
JP3786465B2 (ja) 半導体装置及びその製造方法
JPH0239461A (ja) 半導体装置
JPH02346A (ja) 半導体装置
JP2802650B2 (ja) 電子装置
JP2684387B2 (ja) 電子装置およびその作製方法
JPH02345A (ja) 半導体装置作製方法
JP2579142B2 (ja) 樹脂封止型半導体装置
JPH01292846A (ja) 電子装置作製方法
JPH01292833A (ja) 電子装置作製方法
JPH01292849A (ja) 電子装置作製方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH0276249A (ja) 電子装置およびその作製方法
JPH0383353A (ja) 電子装置の作製方法
JPS58166748A (ja) 半導体装置
JPH0383351A (ja) 電子装置作製方法