JPH07211852A - リードフレーム、それを用いた半導体装置及びその製造装置 - Google Patents
リードフレーム、それを用いた半導体装置及びその製造装置Info
- Publication number
- JPH07211852A JPH07211852A JP6022108A JP2210894A JPH07211852A JP H07211852 A JPH07211852 A JP H07211852A JP 6022108 A JP6022108 A JP 6022108A JP 2210894 A JP2210894 A JP 2210894A JP H07211852 A JPH07211852 A JP H07211852A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- semiconductor device
- resin
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 薄型の樹脂封止型半導体装置を製造するのに
最適のリードフレーム、そのリードフレームを使用した
半導体装置、及びその製造装置を提供する。 【構成】 リードフレーム４０は、ダイパッド部４２
と、それから外方に延在するリード部２６及びステー部
２８とを備えている。ダイパッド部の裏面の少なくとも
中央領域にハーフエッチング又はスタンピングを施し
て、ダイパッドの中央領域の肉厚をリード部及びステー
部よりも薄くしている。更に、ダイパッド部の中央領域
の一部にプレス又はエッチングを施して開口し、中央領
域に開口部を設けている。
最適のリードフレーム、そのリードフレームを使用した
半導体装置、及びその製造装置を提供する。 【構成】 リードフレーム４０は、ダイパッド部４２
と、それから外方に延在するリード部２６及びステー部
２８とを備えている。ダイパッド部の裏面の少なくとも
中央領域にハーフエッチング又はスタンピングを施し
て、ダイパッドの中央領域の肉厚をリード部及びステー
部よりも薄くしている。更に、ダイパッド部の中央領域
の一部にプレス又はエッチングを施して開口し、中央領
域に開口部を設けている。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に使用されるリードフレームに関し、更に詳細には、薄
型の樹脂封止型半導体装置を製造するのに適したリード
フレーム、それを用いて製造した半導体装置、及びその
半導体装置を製造するための製造装置に関するものであ
る。
に使用されるリードフレームに関し、更に詳細には、薄
型の樹脂封止型半導体装置を製造するのに適したリード
フレーム、それを用いて製造した半導体装置、及びその
半導体装置を製造するための製造装置に関するものであ
る。
【０００２】
【従来の技術】一般に、樹脂封止型半導体装置は、次の
ようにして製造されている。先ず、集積回路が形成され
た半導体チップをリードフレーム上に配置し、半導体チ
ップの電極と、これに対応したリードフレームの各イン
ナーリードとを接続する。次いで、射出成形機等を用い
たモールディングにより、各リードの先端部に形成され
たアウターリードを露出させるようにして半導体チップ
とリードフレームとの組合体を樹脂封止する。続いて、
成形されたパッケージ樹脂の外側に露出した各リードを
必要長さに切断し、更に、必要に応じてリードを適宜折
り曲げて、最終製品としている。
ようにして製造されている。先ず、集積回路が形成され
た半導体チップをリードフレーム上に配置し、半導体チ
ップの電極と、これに対応したリードフレームの各イン
ナーリードとを接続する。次いで、射出成形機等を用い
たモールディングにより、各リードの先端部に形成され
たアウターリードを露出させるようにして半導体チップ
とリードフレームとの組合体を樹脂封止する。続いて、
成形されたパッケージ樹脂の外側に露出した各リードを
必要長さに切断し、更に、必要に応じてリードを適宜折
り曲げて、最終製品としている。
【０００３】図１１は、上述した方法によって製造した
従来の樹脂封止型半導体装置の一例を示す斜視図であ
る。図１１において、１４はダイパッド、１６はインナ
ーリード、１８はアウターリード、１０は半導体チップ
を示す。半導体チップ１０は、ダイパッド１４の中央部
に接着されており、その電極とこれと対応するインナー
リード１６とは、それぞれボンディングワイヤ２０によ
り接続されいる。半導体チップ１０とダイパッド１４及
びインナーリード１６がパッケージ樹脂２２によって封
止されて半導体パッケージ２４を形成している。
従来の樹脂封止型半導体装置の一例を示す斜視図であ
る。図１１において、１４はダイパッド、１６はインナ
ーリード、１８はアウターリード、１０は半導体チップ
を示す。半導体チップ１０は、ダイパッド１４の中央部
に接着されており、その電極とこれと対応するインナー
リード１６とは、それぞれボンディングワイヤ２０によ
り接続されいる。半導体チップ１０とダイパッド１４及
びインナーリード１６がパッケージ樹脂２２によって封
止されて半導体パッケージ２４を形成している。
【０００４】図１２（ａ）は図１１に示す半導体パッケ
ージ２４に使用されているリードフレーム１２の平面
図、図１２（ｂ）は図１２（ａ）の線VI−VI′での断面
図である。図１と同じ部位には同じ符号を付し、その説
明を省略する。図１２において、２６はリードフレーム
１２のリード部を、２８はステー部を表す。リード部２
６はダイパッド１４に近いインナーリード１６と先端の
アウターリード１８とから構成されている。サポートバ
ー２８は、ダイパッド１４をリードフレーム１２の中で
固定するために必要な部位で、ダイボンディング及びワ
イヤボンディングを施し、樹脂封止した後に切断され
る。
ージ２４に使用されているリードフレーム１２の平面
図、図１２（ｂ）は図１２（ａ）の線VI−VI′での断面
図である。図１と同じ部位には同じ符号を付し、その説
明を省略する。図１２において、２６はリードフレーム
１２のリード部を、２８はステー部を表す。リード部２
６はダイパッド１４に近いインナーリード１６と先端の
アウターリード１８とから構成されている。サポートバ
ー２８は、ダイパッド１４をリードフレーム１２の中で
固定するために必要な部位で、ダイボンディング及びワ
イヤボンディングを施し、樹脂封止した後に切断され
る。
【０００５】ところで、近年、各種電子部品の小型化、
軽量化と相伴って、半導体パッケージ２４のパッケージ
外形の軽薄短小化が求められている。そこで、その要望
に応じる一つの有力な対策として、パッケージ厚さを１
ｍｍ以下にすることが試みられている。しかし、厚さ１
mm以下の樹脂封止型半導体装置を製造するに当たり、従
来、樹脂封止後にパッケージ樹脂の表面にボンディング
ワイヤが露出したり、逆に、ダイパッドの裏面が露出し
て、製品不良になることが多い。それは、樹脂封止工程
において、モールド金型内にリードフレームを配置した
ときに、ダイパッドの高さがばらついているために、ボ
ンディングワイヤが上金型に当たっていたり、逆にリー
ドフレームのダイパッド部が下金型に接触していること
が多いが、そのままで樹脂封止されて仕舞うからであ
る。尚、本明細書では、ダイパッドの表面は、半導体チ
ップが配設される側のダイパッド面を意味し、裏面とは
その反対側の面を意味する。
軽量化と相伴って、半導体パッケージ２４のパッケージ
外形の軽薄短小化が求められている。そこで、その要望
に応じる一つの有力な対策として、パッケージ厚さを１
ｍｍ以下にすることが試みられている。しかし、厚さ１
mm以下の樹脂封止型半導体装置を製造するに当たり、従
来、樹脂封止後にパッケージ樹脂の表面にボンディング
ワイヤが露出したり、逆に、ダイパッドの裏面が露出し
て、製品不良になることが多い。それは、樹脂封止工程
において、モールド金型内にリードフレームを配置した
ときに、ダイパッドの高さがばらついているために、ボ
ンディングワイヤが上金型に当たっていたり、逆にリー
ドフレームのダイパッド部が下金型に接触していること
が多いが、そのままで樹脂封止されて仕舞うからであ
る。尚、本明細書では、ダイパッドの表面は、半導体チ
ップが配設される側のダイパッド面を意味し、裏面とは
その反対側の面を意味する。
【０００６】薄型の樹脂封止型半導体装置の製造におけ
るパッケージ樹脂からのボンディングワイヤ及びダイパ
ッド裏面の露出を防ぐため、ボンディングワイヤのアー
チ高さを低く抑える方法も検討されてきており、一部実
用化されている。しかしながら、ワイヤの低アーチ化に
も加工技術的に限界があり、現在の技術では、アーチ高
さを安定的に１００μｍ以下に抑えるのは非常に難し
い。換言すれば、パッケージ厚さを薄くするには、ボン
ディングワイヤの低アーチ化だけでは十分ではなく、薄
型パッケージを実現させる上で、更に別の解決法が求め
られている。
るパッケージ樹脂からのボンディングワイヤ及びダイパ
ッド裏面の露出を防ぐため、ボンディングワイヤのアー
チ高さを低く抑える方法も検討されてきており、一部実
用化されている。しかしながら、ワイヤの低アーチ化に
も加工技術的に限界があり、現在の技術では、アーチ高
さを安定的に１００μｍ以下に抑えるのは非常に難し
い。換言すれば、パッケージ厚さを薄くするには、ボン
ディングワイヤの低アーチ化だけでは十分ではなく、薄
型パッケージを実現させる上で、更に別の解決法が求め
られている。
【０００７】かかる別の解決法の一つとして、リードフ
レームのダイパッド表面にエッチングやスタンピングを
施し、ダイパッドの厚さの薄いリードフレームを使用す
ることによって、半導体パッケージの薄型化を実現する
方策が、提案されている。この提案では、図１３に示す
ように、ダイパッド１４の周縁部１４ｂを除いたダイパ
ッド中央領域１４ａにハーフエッチングを施して薄く
し、一方周縁部１４ｂを比較的厚肉の状態にしている。
それによって、ダイパッドの薄肉化に伴う機械的強度の
低下を抑え、ダイパッドのディプレスを安定化させてい
る。また、中央領域１４ａの一部を打ち抜いて開口部１
４ｃを設けることもある。尚、図１３（ａ）は提案され
たリードフレーム３０の平面図、図１３（ｂ）は図１３
（ａ）の線VII −VII ′での断面図である。
レームのダイパッド表面にエッチングやスタンピングを
施し、ダイパッドの厚さの薄いリードフレームを使用す
ることによって、半導体パッケージの薄型化を実現する
方策が、提案されている。この提案では、図１３に示す
ように、ダイパッド１４の周縁部１４ｂを除いたダイパ
ッド中央領域１４ａにハーフエッチングを施して薄く
し、一方周縁部１４ｂを比較的厚肉の状態にしている。
それによって、ダイパッドの薄肉化に伴う機械的強度の
低下を抑え、ダイパッドのディプレスを安定化させてい
る。また、中央領域１４ａの一部を打ち抜いて開口部１
４ｃを設けることもある。尚、図１３（ａ）は提案され
たリードフレーム３０の平面図、図１３（ｂ）は図１３
（ａ）の線VII −VII ′での断面図である。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
提案もパッケージ樹脂の軽薄短小化の要望を十分に満た
しているとは言い切れない問題点を有している。先ず、
第１には、半導体チップの大型化に関連する問題であ
る。上述の提案のリードフレーム３０では、ダイパッド
の周縁部１４ｂを残して、中央領域１４ａにのみハーフ
エッチングを施し、図１４（ａ）に示すように、そこに
半導体チップ１０を配設するようにしている。従って、
ダイパッド部の有効面積、即ち半導体チップを配設でき
る面積が従来のリードフレームに比べて小さくなってい
る。ところで、樹脂封止型半導体装置では、近年、高集
積化等の要請から、半導体チップの配線が微細化される
と共に、半導体チップそのものも大型化しているので、
半導体チップの大型化に応じてダイパッド面積を出来る
だけ大きくすることが必要である。しかるに、上述の提
案のリードフレームは、ダイパッドの有効面積を小さく
しているのである。
提案もパッケージ樹脂の軽薄短小化の要望を十分に満た
しているとは言い切れない問題点を有している。先ず、
第１には、半導体チップの大型化に関連する問題であ
る。上述の提案のリードフレーム３０では、ダイパッド
の周縁部１４ｂを残して、中央領域１４ａにのみハーフ
エッチングを施し、図１４（ａ）に示すように、そこに
半導体チップ１０を配設するようにしている。従って、
ダイパッド部の有効面積、即ち半導体チップを配設でき
る面積が従来のリードフレームに比べて小さくなってい
る。ところで、樹脂封止型半導体装置では、近年、高集
積化等の要請から、半導体チップの配線が微細化される
と共に、半導体チップそのものも大型化しているので、
半導体チップの大型化に応じてダイパッド面積を出来る
だけ大きくすることが必要である。しかるに、上述の提
案のリードフレームは、ダイパッドの有効面積を小さく
しているのである。
【０００９】第２には、ダイパッド部と半導体チップと
の間に隙間が生じ易い欠点があることである。上述の提
案のリードフレーム３０のように、ダイパッド周縁部１
４ｂを除いてダイパッド中央領域１４ａをハーフエッチ
ングすると、ダイパッド周縁部１４ｂの極く近傍１４ｄ
では、図１４の（ｂ）、（ｃ）に示すように、ダイパッ
ド中央領域１４ａに比べ完全にエッチングされないでや
や厚肉になり、若干丸みを残した形状、或いはアールを
賦形したような形状になっている。
の間に隙間が生じ易い欠点があることである。上述の提
案のリードフレーム３０のように、ダイパッド周縁部１
４ｂを除いてダイパッド中央領域１４ａをハーフエッチ
ングすると、ダイパッド周縁部１４ｂの極く近傍１４ｄ
では、図１４の（ｂ）、（ｃ）に示すように、ダイパッ
ド中央領域１４ａに比べ完全にエッチングされないでや
や厚肉になり、若干丸みを残した形状、或いはアールを
賦形したような形状になっている。
【００１０】このようなダイパッド１４に半導体チップ
１０をダイボンディングすると、図１４（ｂ）に示すよ
うに、半導体チップ１０の底面のエッジ１０ａがダイパ
ッド周縁部の近傍の丸みの部分１４ｄに載り上がり、ダ
イボンディングが不完全になったり、半導体チップ１０
の底面とダイパッド１４の間に隙間Ｄが生じ易くなる。
図１４（ｃ）に示すように、ダイシング時にフルカット
しない場合で、半導体チップ１０の底面にバリ１０ｂが
残っている時には、この間隙Ｄが生じる現象は、特に顕
著である。
１０をダイボンディングすると、図１４（ｂ）に示すよ
うに、半導体チップ１０の底面のエッジ１０ａがダイパ
ッド周縁部の近傍の丸みの部分１４ｄに載り上がり、ダ
イボンディングが不完全になったり、半導体チップ１０
の底面とダイパッド１４の間に隙間Ｄが生じ易くなる。
図１４（ｃ）に示すように、ダイシング時にフルカット
しない場合で、半導体チップ１０の底面にバリ１０ｂが
残っている時には、この間隙Ｄが生じる現象は、特に顕
著である。
【００１１】樹脂封止後、モールド樹脂が吸収した水分
が、いわゆる毛細管現象によりこの隙間に溜まり易い。
半導体パッケージ２４が半田槽や半田リフロー等により
２５０℃前後の高温下に曝される過程で、この隙間に溜
まった水分は、気化、膨張して、半導体チップ１０とダ
イパッド１４の剥離、更には樹脂とダイパッド裏面との
剥離を誘発し、図１５に示すように、半導体パッケージ
２４にクラックＣを発生させる結果となる。また、水分
がこのパッケージクラックＣから内部に侵入し、半導体
チップ１０やボンディングワイヤ２０を腐食したり、半
導体装置２４そのものの電気絶縁性を低下させる。この
ため、半導体装置の信頼性が低下することも多かった。
が、いわゆる毛細管現象によりこの隙間に溜まり易い。
半導体パッケージ２４が半田槽や半田リフロー等により
２５０℃前後の高温下に曝される過程で、この隙間に溜
まった水分は、気化、膨張して、半導体チップ１０とダ
イパッド１４の剥離、更には樹脂とダイパッド裏面との
剥離を誘発し、図１５に示すように、半導体パッケージ
２４にクラックＣを発生させる結果となる。また、水分
がこのパッケージクラックＣから内部に侵入し、半導体
チップ１０やボンディングワイヤ２０を腐食したり、半
導体装置２４そのものの電気絶縁性を低下させる。この
ため、半導体装置の信頼性が低下することも多かった。
【００１２】よって、本発明の目的は、上記のような諸
問題を解決すべく考案されたもので、薄型の樹脂封止型
半導体装置を製造するのに適したリードフレームを提供
することである。更に言えば、本発明は、薄型パッケー
ジ樹脂からのワイヤ露出やダイパッド裏面の露出を効果
的に防止することができるとともに、半導体装置の実装
時にパッケージ樹脂内部に吸湿された水分の気化、膨張
に起因するパッケージ樹脂のクラックの発生を抑制する
ことができるリードフレーム、それを用いた半導体装
置、及び半導体装置の製造装置を提供することを目的と
している。
問題を解決すべく考案されたもので、薄型の樹脂封止型
半導体装置を製造するのに適したリードフレームを提供
することである。更に言えば、本発明は、薄型パッケー
ジ樹脂からのワイヤ露出やダイパッド裏面の露出を効果
的に防止することができるとともに、半導体装置の実装
時にパッケージ樹脂内部に吸湿された水分の気化、膨張
に起因するパッケージ樹脂のクラックの発生を抑制する
ことができるリードフレーム、それを用いた半導体装
置、及び半導体装置の製造装置を提供することを目的と
している。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るリードフレームは、ダイパッド部と、
その周縁部から外方に延在するリード部及びステー部と
を備えた樹脂封止型半導体装置用のリードフレームにお
いて、ダイパッド部の裏面の少なくとも中央領域にハー
フエッチング又はスタンピングを施して、ダイパッドの
中央領域の肉厚をリード部及びステー部よりも薄くした
ことを特徴としている。
に、本発明に係るリードフレームは、ダイパッド部と、
その周縁部から外方に延在するリード部及びステー部と
を備えた樹脂封止型半導体装置用のリードフレームにお
いて、ダイパッド部の裏面の少なくとも中央領域にハー
フエッチング又はスタンピングを施して、ダイパッドの
中央領域の肉厚をリード部及びステー部よりも薄くした
ことを特徴としている。
【００１４】本発明の望ましい実施態様では、更に、ダ
イパッド部を貫通した開口部をダイパッド部の中央領域
に設けたことを特徴としている。ダイパッド部の中央領
域の一部にプレス又はエッチングを施すことにより、開
口部を容易に形成することができる。また、本発明に係
る半導体装置は、上述のリードフレームのダイパッド部
の表面に半導体チップを搭載して樹脂封止してなること
を特徴としている。更には、本発明に係る半導体装置の
製造装置は、リードフレームを載置するステージを備え
る半導体装置を製造するための製造装置において、リー
ドフレームのダイパッド部の周縁部と同じ平面形状の環
状溝が前記ステージに設けてあることを特徴としてい
る。
イパッド部を貫通した開口部をダイパッド部の中央領域
に設けたことを特徴としている。ダイパッド部の中央領
域の一部にプレス又はエッチングを施すことにより、開
口部を容易に形成することができる。また、本発明に係
る半導体装置は、上述のリードフレームのダイパッド部
の表面に半導体チップを搭載して樹脂封止してなること
を特徴としている。更には、本発明に係る半導体装置の
製造装置は、リードフレームを載置するステージを備え
る半導体装置を製造するための製造装置において、リー
ドフレームのダイパッド部の周縁部と同じ平面形状の環
状溝が前記ステージに設けてあることを特徴としてい
る。
【００１５】
【作用】請求項１の発明では、ダイパッドの裏面にハー
フエッチング又はスタンピングを施すことによって、ダ
イパッドの肉厚をリード部及びステー部よりも薄くする
ことにより、薄型パッケージ樹脂からのボンディングワ
イヤ及びダイパッドの裏面の露出を防止できる。請求項
２の発明では、ダイパッドの中央領域に開口部を形成
し、封止樹脂と半導体チップとの接着性を利用すること
により、リードフレームと封止樹脂との一体性を確実に
している。
フエッチング又はスタンピングを施すことによって、ダ
イパッドの肉厚をリード部及びステー部よりも薄くする
ことにより、薄型パッケージ樹脂からのボンディングワ
イヤ及びダイパッドの裏面の露出を防止できる。請求項
２の発明では、ダイパッドの中央領域に開口部を形成
し、封止樹脂と半導体チップとの接着性を利用すること
により、リードフレームと封止樹脂との一体性を確実に
している。
【００１６】
【実施例】以下に、添付図面を参照して実施例に基づき
本発明をより詳細に説明する。尚、本発明は、下記実施
例に限定されるものではない。第１実施例 図１（ａ）及び（ｂ）は、それぞれ本発明に係るリード
フレームの第１実施例の平面図及び図１（ａ）の線Ｉ−
Ｉ′での断面図である。図１の部位のうち図１２及び図
１３と同じ部位には同じ符号を付し、その説明を省略す
る。本実施例のリードフレーム４０は、ダイパッド部４
２、リード部２６及びステー部２８とを備えている。ダ
イパッド部４２の表面と、リード部２６及びステー部２
８の上面とはほぼ面一になっており、ダイパッド部４２
の厚さはリード部２６及びステー部２８の厚さより薄く
なっている。図１２に示した従来型のリードフレーム１
２のダイパッド部１４の裏面全面にハーフエッチングを
施してダイパッド部１４を減肉することによって、リー
ドフレーム４０を製作することができる。
本発明をより詳細に説明する。尚、本発明は、下記実施
例に限定されるものではない。第１実施例 図１（ａ）及び（ｂ）は、それぞれ本発明に係るリード
フレームの第１実施例の平面図及び図１（ａ）の線Ｉ−
Ｉ′での断面図である。図１の部位のうち図１２及び図
１３と同じ部位には同じ符号を付し、その説明を省略す
る。本実施例のリードフレーム４０は、ダイパッド部４
２、リード部２６及びステー部２８とを備えている。ダ
イパッド部４２の表面と、リード部２６及びステー部２
８の上面とはほぼ面一になっており、ダイパッド部４２
の厚さはリード部２６及びステー部２８の厚さより薄く
なっている。図１２に示した従来型のリードフレーム１
２のダイパッド部１４の裏面全面にハーフエッチングを
施してダイパッド部１４を減肉することによって、リー
ドフレーム４０を製作することができる。
【００１７】リードフレーム４０では、ダイパッド部４
２の肉厚が薄いので、薄型パッケージ樹脂からのボンデ
ィングワイヤの露出やダイパッド底面の露出を効果的に
防止することができる。また、ダイパッド部４２の表面
が平坦なので、半導体チップとの馴染みがよく、半導体
チップとダイパッド部４２との間に間隙が生じない。よ
って、半導体チップとダイパッド部４２との間に水分の
侵入が無く、半導体装置の実装時にパッケージ樹脂内部
に吸湿された水分の気化、膨張に起因するパッケージ樹
脂のクラックの発生を抑制することができる。更には、
本実施例のリードフレーム４０のダイパッド部４２の裏
面上には、エッチングによりきめ細かな凹凸が形成され
ている。よって、樹脂封止を行ったときに、封止樹脂と
ダイパッド部裏面との密着性がこの凹凸により良くなる
ので、エッチングを施さない場合と比べて、ダイパッド
部裏面での封止樹脂の剥離が抑制される効果を奏する。
２の肉厚が薄いので、薄型パッケージ樹脂からのボンデ
ィングワイヤの露出やダイパッド底面の露出を効果的に
防止することができる。また、ダイパッド部４２の表面
が平坦なので、半導体チップとの馴染みがよく、半導体
チップとダイパッド部４２との間に間隙が生じない。よ
って、半導体チップとダイパッド部４２との間に水分の
侵入が無く、半導体装置の実装時にパッケージ樹脂内部
に吸湿された水分の気化、膨張に起因するパッケージ樹
脂のクラックの発生を抑制することができる。更には、
本実施例のリードフレーム４０のダイパッド部４２の裏
面上には、エッチングによりきめ細かな凹凸が形成され
ている。よって、樹脂封止を行ったときに、封止樹脂と
ダイパッド部裏面との密着性がこの凹凸により良くなる
ので、エッチングを施さない場合と比べて、ダイパッド
部裏面での封止樹脂の剥離が抑制される効果を奏する。
【００１８】第２実施例 図２（ａ）及び（ｂ）は本発明に係るリードフレームの
第２実施例の平面図及び図２（ａ）の線II−II′の断面
図である。なお、図２において、図１のリードフレーム
と同一構成の部分には同一参照符号を付してその説明を
省略する。本実施例のリードフレーム５０では、ダイパ
ッド部５２が、周縁部５２ｂでリード部２６及びステー
部２８の厚さと同じ厚さの肉厚を有し、中央領域５２ａ
で周縁部５２ｂの厚さより薄い肉厚を有している。リー
ドフレーム５０は、第１実施例で行ったハーフエッチン
グを周縁部５２ｂを除いたダイパッド部５２の中央領域
５２ａの裏面に施すことにより、形成される。また、ハ
ーフエッチングに代えて図１２に示した従来型のリード
フレーム１２のダイパッド部１４にスタンピングを施し
ても、リードフレーム５０を形成できる。
第２実施例の平面図及び図２（ａ）の線II−II′の断面
図である。なお、図２において、図１のリードフレーム
と同一構成の部分には同一参照符号を付してその説明を
省略する。本実施例のリードフレーム５０では、ダイパ
ッド部５２が、周縁部５２ｂでリード部２６及びステー
部２８の厚さと同じ厚さの肉厚を有し、中央領域５２ａ
で周縁部５２ｂの厚さより薄い肉厚を有している。リー
ドフレーム５０は、第１実施例で行ったハーフエッチン
グを周縁部５２ｂを除いたダイパッド部５２の中央領域
５２ａの裏面に施すことにより、形成される。また、ハ
ーフエッチングに代えて図１２に示した従来型のリード
フレーム１２のダイパッド部１４にスタンピングを施し
ても、リードフレーム５０を形成できる。
【００１９】本実施例のリードフレーム５０では、ダイ
パッド部５２の裏面の周縁部５２ｂが、リードフレーム
５０の他の部分（リード部２６及びステー部２８）と同
じ厚さの肉厚になっているので、第１実施例のリードフ
レーム４０と比較して、ダイパッド部の機械的強度が向
上し、またダイパッド部のディスプレスが安定化してい
る。また、本実施例では、肉厚のダイパッド周縁部５２
ｂが、ダイパッド部の裏側に形成されていて、ダイパッ
ド部表面は平坦であるから、図１３に示すリードフレー
ム３０のように、半導体チップのダイボンディング不良
や、半導体チップとダイパッド部との間に剥離が生じる
心配がなく、また、ダイパッド部を有効に利用できるの
で、半導体チップの大型化に適応できる。
パッド部５２の裏面の周縁部５２ｂが、リードフレーム
５０の他の部分（リード部２６及びステー部２８）と同
じ厚さの肉厚になっているので、第１実施例のリードフ
レーム４０と比較して、ダイパッド部の機械的強度が向
上し、またダイパッド部のディスプレスが安定化してい
る。また、本実施例では、肉厚のダイパッド周縁部５２
ｂが、ダイパッド部の裏側に形成されていて、ダイパッ
ド部表面は平坦であるから、図１３に示すリードフレー
ム３０のように、半導体チップのダイボンディング不良
や、半導体チップとダイパッド部との間に剥離が生じる
心配がなく、また、ダイパッド部を有効に利用できるの
で、半導体チップの大型化に適応できる。
【００２０】第３実施例 図３（ａ）及び（ｂ）は本発明に係るリードフレームの
第３実施例の平面図及び図３（ａ）の線III −III ′の
断面図である。なお、図３において、図１のリードフレ
ームと同一構成の部分には同一参照符号を付してその説
明を省略する。本実施例のリードフレーム６０は、第１
実施例のリードフレーム４０または第２実施例のリード
フレーム５０のダイパッド部５２の中央領域５２ａを更
にプレス、エッチング等により打ち抜き、貫通した十字
スリット５２ｃを形成したものである。尚、図３に示し
たリードフレーム６０は、第２実施例のリードフレーム
５０に十字スリット５２ｃを形成した例である。
第３実施例の平面図及び図３（ａ）の線III −III ′の
断面図である。なお、図３において、図１のリードフレ
ームと同一構成の部分には同一参照符号を付してその説
明を省略する。本実施例のリードフレーム６０は、第１
実施例のリードフレーム４０または第２実施例のリード
フレーム５０のダイパッド部５２の中央領域５２ａを更
にプレス、エッチング等により打ち抜き、貫通した十字
スリット５２ｃを形成したものである。尚、図３に示し
たリードフレーム６０は、第２実施例のリードフレーム
５０に十字スリット５２ｃを形成した例である。
【００２１】本実施例のリードフレーム６０は、樹脂封
止を行ったときに、ダイパッド部５２ｂの十字スリット
５２ｃの部分では、半導体チップの裏面の一部が封止樹
脂と密着する。封止樹脂と、半導体チップの素材である
シリコン化合物との接着力の方が、封止樹脂と、リード
フレームの材質である４２Ａ１１ｏｙ等金属との接着力
より大きいので、ダイパッド部５２の裏面と封止樹脂と
の密着性は、一層向上する。これによって、ダイパッド
部裏面の封止樹脂の剥離がさらに抑制される。
止を行ったときに、ダイパッド部５２ｂの十字スリット
５２ｃの部分では、半導体チップの裏面の一部が封止樹
脂と密着する。封止樹脂と、半導体チップの素材である
シリコン化合物との接着力の方が、封止樹脂と、リード
フレームの材質である４２Ａ１１ｏｙ等金属との接着力
より大きいので、ダイパッド部５２の裏面と封止樹脂と
の密着性は、一層向上する。これによって、ダイパッド
部裏面の封止樹脂の剥離がさらに抑制される。
【００２２】第４実施例 図４（ａ）及び（ｂ）は本発明に係るリードフレームの
第４実施例の平面図及び図４（ａ）の線IV−IV′の断面
図である。なお、図４において、図１のリードフレーム
と同一構成の部分には同一参照符号を付してその説明を
省略する。本実施例のリードフレーム７０のダイパッド
部７２は、リード部２６及びステー部２８の肉厚よりや
や薄肉の周縁部７２ｂと、周縁部７２ｂより格段に薄肉
の中央領域７２ａと、中央領域７２ａに設けられた開口
部７２ｃとから形成されている。
第４実施例の平面図及び図４（ａ）の線IV−IV′の断面
図である。なお、図４において、図１のリードフレーム
と同一構成の部分には同一参照符号を付してその説明を
省略する。本実施例のリードフレーム７０のダイパッド
部７２は、リード部２６及びステー部２８の肉厚よりや
や薄肉の周縁部７２ｂと、周縁部７２ｂより格段に薄肉
の中央領域７２ａと、中央領域７２ａに設けられた開口
部７２ｃとから形成されている。
【００２３】本実施例のリードフレーム７０を形成する
には、先ず、第１実施例のリードフレーム４０のダイパ
ッド部４２、又は第２実施例のリードフレーム５０のダ
イパッド部５２の中央領域にプレス、エッチング等によ
って図５及び図６に示すような開口部７２ｄを形成す
る。次いで、開口部７２ｄの周りのダイパッド部４２
（５２）をハーフエッチングによって図７に示すように
薄くする。図７（ａ）はハーフエッチングしたリードフ
レームの平面図、図７（ｂ）は図７（ａ）の線V −V ′
の断面図である。次いで、図８に示すような上金型Ｅ及
び下金型Ｆ等を用いて、ダイパッド部４２（５２）をス
タンピングし、周縁部７２ｂを除いて中央領域７２ａを
更に薄くする。これにより図４に示した本実施例のリー
ドフレーム７０が得られる。
には、先ず、第１実施例のリードフレーム４０のダイパ
ッド部４２、又は第２実施例のリードフレーム５０のダ
イパッド部５２の中央領域にプレス、エッチング等によ
って図５及び図６に示すような開口部７２ｄを形成す
る。次いで、開口部７２ｄの周りのダイパッド部４２
（５２）をハーフエッチングによって図７に示すように
薄くする。図７（ａ）はハーフエッチングしたリードフ
レームの平面図、図７（ｂ）は図７（ａ）の線V −V ′
の断面図である。次いで、図８に示すような上金型Ｅ及
び下金型Ｆ等を用いて、ダイパッド部４２（５２）をス
タンピングし、周縁部７２ｂを除いて中央領域７２ａを
更に薄くする。これにより図４に示した本実施例のリー
ドフレーム７０が得られる。
【００２４】本実施例のリードフレーム７０では、樹脂
封止を行ったときに、ダイパッド部７２の開口部７２ｃ
の部分では、半導体チップの裏面の一部が封止樹脂と密
着する。したがって第３実施例の項で述べたのと同様な
作用により、ダイパッド部裏面部における封止樹脂との
密着性が向上し、この部分での封止樹脂の剥離はさらに
抑制される。
封止を行ったときに、ダイパッド部７２の開口部７２ｃ
の部分では、半導体チップの裏面の一部が封止樹脂と密
着する。したがって第３実施例の項で述べたのと同様な
作用により、ダイパッド部裏面部における封止樹脂との
密着性が向上し、この部分での封止樹脂の剥離はさらに
抑制される。
【００２５】半導体装置の製造装置の実施例 ところで、上記実施例のうち、第２実施例のリードフレ
ーム５０、並びに第２実施例のリードフレーム５０を展
開して得た第３実施例のリードフレーム６０及び第４実
施例のリードフレーム７０では、ダイパッド部５２（７
２）の裏面の周縁部５２ｂ（７２ｂ）は、肉厚部分とし
て形成されている。そのため、このようなリードフレー
ムを用いて半導体装置を製造する場合には、特にダイボ
ンディング及びワイヤボンディングを行う際、図９及び
図１０に示すような半導体装置の製造装置８０を使用す
るのが好ましい。
ーム５０、並びに第２実施例のリードフレーム５０を展
開して得た第３実施例のリードフレーム６０及び第４実
施例のリードフレーム７０では、ダイパッド部５２（７
２）の裏面の周縁部５２ｂ（７２ｂ）は、肉厚部分とし
て形成されている。そのため、このようなリードフレー
ムを用いて半導体装置を製造する場合には、特にダイボ
ンディング及びワイヤボンディングを行う際、図９及び
図１０に示すような半導体装置の製造装置８０を使用す
るのが好ましい。
【００２６】図９に示す装置８０は、本発明に係る製造
装置の一実施例であるボンディング装置であって、半導
体チップ１０を把持するコレット８２と、リードフレー
ム５０、６０又は７０（以下、単にリードフレーム５０
と言う）を載置するステージ８４とを備えている。ステ
ージ８４の面には、リードフレーム５０を搭載したとき
に周縁部５２ｂ（７２ｂ）が接触しない寸法、形状で浅
い掘り込み環状溝８６が設けてある。尚、図９中、１０
ａは半導体チップ１０の電極、ＧはＡｇペーストであ
る。ボンディング装置８０は、更に、図１０に示すよう
に、ボンディング用キャピラリ８８を備えていて、ステ
ージ８４上に載置されたリードフレーム５０にボンディ
ングワイヤ２０を半導体チップ１０の電極１０ａとリー
ド部２６とを接続する。
装置の一実施例であるボンディング装置であって、半導
体チップ１０を把持するコレット８２と、リードフレー
ム５０、６０又は７０（以下、単にリードフレーム５０
と言う）を載置するステージ８４とを備えている。ステ
ージ８４の面には、リードフレーム５０を搭載したとき
に周縁部５２ｂ（７２ｂ）が接触しない寸法、形状で浅
い掘り込み環状溝８６が設けてある。尚、図９中、１０
ａは半導体チップ１０の電極、ＧはＡｇペーストであ
る。ボンディング装置８０は、更に、図１０に示すよう
に、ボンディング用キャピラリ８８を備えていて、ステ
ージ８４上に載置されたリードフレーム５０にボンディ
ングワイヤ２０を半導体チップ１０の電極１０ａとリー
ド部２６とを接続する。
【００２７】以上の構成により、ダイパッド部の裏面周
縁部５２ｂ（７２ｂ）が隆起しているリードフレームで
あっても、安定してステージ８４上にリードフレームを
載置できる。本実施例のボンディング装置では、ダイパ
ッド部５２がステージ８４上に確実に固定されるため、
ダイボンディング時には半導体チップ１０とダイパッド
部５２（７２）との接着が確保され、またワイヤボンデ
ィング時にも、キャピラリの超音波エネルギーが逃げる
ことがなく、半導体チップ上の電極パッド１０ａとワイ
ヤ２０とのボンディングが確保されることとなる。
縁部５２ｂ（７２ｂ）が隆起しているリードフレームで
あっても、安定してステージ８４上にリードフレームを
載置できる。本実施例のボンディング装置では、ダイパ
ッド部５２がステージ８４上に確実に固定されるため、
ダイボンディング時には半導体チップ１０とダイパッド
部５２（７２）との接着が確保され、またワイヤボンデ
ィング時にも、キャピラリの超音波エネルギーが逃げる
ことがなく、半導体チップ上の電極パッド１０ａとワイ
ヤ２０とのボンディングが確保されることとなる。
【００２８】実験例 第２実施例のリードフレーム５０及び第３実施例のリー
ドフレーム６０を用いた半導体装置、及び図１２に示す
従来型リードフレームを用いた半導体装置について次の
ような評価試験を行った。温度３０℃、湿度８５％の雰
囲気中に、５００時間、７００時間または１０００時
間、それぞれ試料半導体装置を放置した後、試料半導体
装置を温度２６０℃のリフロー炉内を通過させた。その
後、試料半導体装置のパッケージ樹脂のクラックの発生
状況及びダイパッド部裏面と封止樹脂との間の剥離状況
を調べた。
ドフレーム６０を用いた半導体装置、及び図１２に示す
従来型リードフレームを用いた半導体装置について次の
ような評価試験を行った。温度３０℃、湿度８５％の雰
囲気中に、５００時間、７００時間または１０００時
間、それぞれ試料半導体装置を放置した後、試料半導体
装置を温度２６０℃のリフロー炉内を通過させた。その
後、試料半導体装置のパッケージ樹脂のクラックの発生
状況及びダイパッド部裏面と封止樹脂との間の剥離状況
を調べた。
【００２９】クラックの発生状況の結果を表１に、また
ダイパッド部裏面部での剥離状況の結果を表２に示す。
表１及び表２において、分母は試験した半導体装置の個
数を示し、分子はクラックもしくは剥離が見られた半導
体装置の個数を示した。表１から明らかなように、いず
れの吸湿時間においても、本発明例のクラック発生数
は、零であり、従来型のリードフレームを使用した半導
体装置よりも著しく低下していることが判る。また、表
２のダイパッド部裏面部の剥離状況でも、従来例よりも
第２実施例、さらには第３実施例のほうが低減してお
り、ダイパッド部裏面のハーフエッチング及び十字スリ
ットの導入により、ダイパッド部裏面と封止樹脂との密
着性が向上していることがわかる。
ダイパッド部裏面部での剥離状況の結果を表２に示す。
表１及び表２において、分母は試験した半導体装置の個
数を示し、分子はクラックもしくは剥離が見られた半導
体装置の個数を示した。表１から明らかなように、いず
れの吸湿時間においても、本発明例のクラック発生数
は、零であり、従来型のリードフレームを使用した半導
体装置よりも著しく低下していることが判る。また、表
２のダイパッド部裏面部の剥離状況でも、従来例よりも
第２実施例、さらには第３実施例のほうが低減してお
り、ダイパッド部裏面のハーフエッチング及び十字スリ
ットの導入により、ダイパッド部裏面と封止樹脂との密
着性が向上していることがわかる。
【表１】
【表２】
【００３０】
【発明の効果】請求項１の発明によれば、ダイパッド部
の裏面の少なくとも中央領域にハーフエッチング又はス
タンピングを施して、ダイパッドの中央領域の肉厚をリ
ード部及びステー部よりも薄くしたことにより、薄型樹
脂封止型半導体装置の製造に適したリードフレームを実
現している。また、ダイパッド部の裏面を加工し、表面
を平坦なままにしているので、ダイパッド部の有効面
積、即ち半導体チップを配設するのに有効な面積を広く
維持している。よって、大型半導体チップの搭載に適し
ている。また、本リードフレームを使用すれば、薄型の
樹脂封止型半導体装置において、大面積チップを搭載し
たパッケージ樹脂からのワイヤ露出及びダイパッド部裏
面の露出を防止できるとともに、パッケージ樹脂の成形
時に生じる熱収縮力や半導体装置をプリント基板に実装
する際に生じる熱膨張応力に起因するパッケージ樹脂の
クラックの発生を防止することができる。従って、本発
明のリードフレームを使用すれば、薄型でかつクラック
の発生しない樹脂パッケージを有する信頼性の高い半導
体装置を作製することができる。請求項２の発明によれ
ば、上述のリードフレームに、ダイパッド部を貫通した
開口部をダイパッド部の中央領域に設けることにより、
封止樹脂とリードフレームとの接着性を向上させてい
る。
の裏面の少なくとも中央領域にハーフエッチング又はス
タンピングを施して、ダイパッドの中央領域の肉厚をリ
ード部及びステー部よりも薄くしたことにより、薄型樹
脂封止型半導体装置の製造に適したリードフレームを実
現している。また、ダイパッド部の裏面を加工し、表面
を平坦なままにしているので、ダイパッド部の有効面
積、即ち半導体チップを配設するのに有効な面積を広く
維持している。よって、大型半導体チップの搭載に適し
ている。また、本リードフレームを使用すれば、薄型の
樹脂封止型半導体装置において、大面積チップを搭載し
たパッケージ樹脂からのワイヤ露出及びダイパッド部裏
面の露出を防止できるとともに、パッケージ樹脂の成形
時に生じる熱収縮力や半導体装置をプリント基板に実装
する際に生じる熱膨張応力に起因するパッケージ樹脂の
クラックの発生を防止することができる。従って、本発
明のリードフレームを使用すれば、薄型でかつクラック
の発生しない樹脂パッケージを有する信頼性の高い半導
体装置を作製することができる。請求項２の発明によれ
ば、上述のリードフレームに、ダイパッド部を貫通した
開口部をダイパッド部の中央領域に設けることにより、
封止樹脂とリードフレームとの接着性を向上させてい
る。
【図１】図１（ａ）及び（ｂ）は、それぞれ本発明に係
るリードフレームの第１実施例の平面図及び図１（ａ）
の線Ｉ−Ｉ′での断面図である。
るリードフレームの第１実施例の平面図及び図１（ａ）
の線Ｉ−Ｉ′での断面図である。
【図２】図２（ａ）及び（ｂ）は本発明に係るリードフ
レームの第２実施例の平面図及び図２（ａ）の線II−I
I′の断面図である。
レームの第２実施例の平面図及び図２（ａ）の線II−I
I′の断面図である。
【図３】図３（ａ）及び（ｂ）は本発明に係るリードフ
レームの第３実施例の平面図及び図３（ａ）の線III −
III ′の断面図である。
レームの第３実施例の平面図及び図３（ａ）の線III −
III ′の断面図である。
【図４】図４（ａ）及び（ｂ）は本発明に係るリードフ
レームの第４実施例の平面図及び図４（ａ）の線IV−I
V′の断面図である。
レームの第４実施例の平面図及び図４（ａ）の線IV−I
V′の断面図である。
【図５】リードフレームに設けた開口を示すリードフレ
ームの平面図である。
ームの平面図である。
【図６】リードフレームに設けた別の形状の開口を示す
リードフレームの平面図である。
リードフレームの平面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれハーフエッ
チングしたリードフレームの平面図及び図７（ａ）の線
V −V ′の断面図である。
チングしたリードフレームの平面図及び図７（ａ）の線
V −V ′の断面図である。
【図８】リードフレームにスタンピングを施した様子を
示す側面断面図である。
示す側面断面図である。
【図９】本発明に係る製造装置の一実施例のボンディン
グ装置の構成図である。
グ装置の構成図である。
【図１０】図９に示したボンディング装置でボンディン
グを行っている様子を示す構成図である。
グを行っている様子を示す構成図である。
【図１１】半導体パッケージの斜視図である。
【図１２】図１２（ａ）は図１１に示す半導体パッケー
ジに使用されている従来型のリードフレーム１２の平面
図、図１２（ｂ）は図１２（ａ）の線VI−VI′での断面
図である。
ジに使用されている従来型のリードフレーム１２の平面
図、図１２（ｂ）は図１２（ａ）の線VI−VI′での断面
図である。
【図１３】図１３（ａ）は従来型を改良したリードフレ
ームの平面図、図１３（ｂ）は図１３（ａ）の線VII −
VII ′での断面図である。
ームの平面図、図１３（ｂ）は図１３（ａ）の線VII −
VII ′での断面図である。
【図１４】図１４（ａ）、（ｂ）及び（ｃ）は、それぞ
れ図１３に示したリードフレームの問題点を説明するた
めの断面図である。
れ図１３に示したリードフレームの問題点を説明するた
めの断面図である。
【図１５】図１３に示したリードフレームを使用した場
合に半導体パッケージに生じるクラックを説明する断面
図である。
合に半導体パッケージに生じるクラックを説明する断面
図である。
１０ 半導体チップ １２ 従来型のリードフレーム １４ 従来型のリードフレームのダイパッド １６ インナーリード １８ アウターリード ２０ ボンディングワイヤ ２２ パッケージ樹脂 ２４ 半導体パッケージ ２６ リード部 ２８ ステー部 ４０ 第１実施例のリードフレーム ４２ ダイパッド部 ５０ 第２実施例のリードフレーム ５２ ダイパッド部 ５２ａ 中央領域 ５２ｂ 周縁部 ５２ｃ 打ち抜き ６０ 第３実施例のリードフレーム ７０ 第４実施例のリードフレーム ７２ ダイパッド部 ７２ａ 中央領域 ７２ｂ 周縁部 ７２ｃ 開口部 ７２ｄ 開口部 ８０ ボンディング装置 ８２ コレット ８４ ステージ ８６ 掘り込み環状溝 ８８ ボンディング用キャピラリ
Claims (4)
- 【請求項１】 ダイパッド部と、その周縁部から外方に
延在するリード部及びステー部とを備えた樹脂封止型半
導体装置用のリードフレームにおいて、 ダイパッド部の裏面の少なくとも中央領域にハーフエッ
チング又はスタンピングを施して、ダイパッドの中央領
域の肉厚をリード部及びステー部よりも薄くしたことを
特徴とするリードフレーム。 - 【請求項２】 請求項１のリードフレームにおいて、ダ
イパッド部を貫通した開口部をダイパッド部の中央領域
に設けたことを特徴とするリードフレーム。 - 【請求項３】 請求項１又は２に記載のリードフレーム
のダイパッド部の表面に半導体チップを搭載し、樹脂封
止してなることを特徴とする半導体装置。 - 【請求項４】 リードフレームを載置するステージを備
える、半導体装置の製造装置において、 リードフレームのダイパッド部の周縁部と同じ平面形状
の環状溝が前記ステージに設けてあることを特徴とする
半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022108A JPH07211852A (ja) | 1994-01-21 | 1994-01-21 | リードフレーム、それを用いた半導体装置及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6022108A JPH07211852A (ja) | 1994-01-21 | 1994-01-21 | リードフレーム、それを用いた半導体装置及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211852A true JPH07211852A (ja) | 1995-08-11 |
Family
ID=12073698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6022108A Pending JPH07211852A (ja) | 1994-01-21 | 1994-01-21 | リードフレーム、それを用いた半導体装置及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211852A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| JP2002198482A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002353403A (ja) * | 2001-03-05 | 2002-12-06 | Samsung Electronics Co Ltd | 超薄型半導体パッケージ及びその製造方法 |
| KR100864781B1 (ko) * | 1999-06-30 | 2008-10-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| JP2008270661A (ja) * | 2007-04-24 | 2008-11-06 | Mitsui High Tec Inc | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
| JP2009194373A (ja) * | 2008-01-15 | 2009-08-27 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
| JP2012074495A (ja) * | 2010-09-28 | 2012-04-12 | Dainippon Printing Co Ltd | 半導体装置 |
| CN104037149A (zh) * | 2013-03-05 | 2014-09-10 | 飞思卡尔半导体公司 | 引线框和基板半导体封装 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
-
1994
- 1994-01-21 JP JP6022108A patent/JPH07211852A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777312B2 (en) | 1999-06-30 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| KR100864781B1 (ko) * | 1999-06-30 | 2008-10-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| US9484288B2 (en) | 1999-06-30 | 2016-11-01 | Renesas Technology Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US8637965B2 (en) | 1999-06-30 | 2014-01-28 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US7804159B2 (en) * | 1999-06-30 | 2010-09-28 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US7821119B2 (en) | 1999-06-30 | 2010-10-26 | Renesas Electronics Corporation | Semiconductor device |
| US8115298B2 (en) | 1999-06-30 | 2012-02-14 | Renesas Electronics Corporation | Semiconductor device |
| US8969138B2 (en) | 1999-06-30 | 2015-03-03 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| JP2002198482A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002353403A (ja) * | 2001-03-05 | 2002-12-06 | Samsung Electronics Co Ltd | 超薄型半導体パッケージ及びその製造方法 |
| JP4549608B2 (ja) * | 2001-03-05 | 2010-09-22 | 三星電子株式会社 | 超薄型半導体パッケージ及びその製造方法 |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
| JP2008270661A (ja) * | 2007-04-24 | 2008-11-06 | Mitsui High Tec Inc | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 |
| JP2009194373A (ja) * | 2008-01-15 | 2009-08-27 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
| JP2012074495A (ja) * | 2010-09-28 | 2012-04-12 | Dainippon Printing Co Ltd | 半導体装置 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
| CN104037149A (zh) * | 2013-03-05 | 2014-09-10 | 飞思卡尔半导体公司 | 引线框和基板半导体封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3285815B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| WO2001003186A1 (en) | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002076040A (ja) | 半導体装置及びその製造方法 | |
| JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JPH02246359A (ja) | 半導体装置 | |
| JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP4206410B2 (ja) | 半導体装置の製造方法 | |
| JP2002026168A (ja) | 半導体装置およびその製造方法 | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2004200719A (ja) | 半導体装置 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| JP2771475B2 (ja) | 半導体装置 |