JP4434778B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4434778B2
JP4434778B2 JP2004048992A JP2004048992A JP4434778B2 JP 4434778 B2 JP4434778 B2 JP 4434778B2 JP 2004048992 A JP2004048992 A JP 2004048992A JP 2004048992 A JP2004048992 A JP 2004048992A JP 4434778 B2 JP4434778 B2 JP 4434778B2
Authority
JP
Japan
Prior art keywords
spacer
semiconductor chip
semiconductor device
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004048992A
Other languages
English (en)
Other versions
JP2005243754A (ja
Inventor
晃 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004048992A priority Critical patent/JP4434778B2/ja
Priority to US11/063,852 priority patent/US7323786B2/en
Publication of JP2005243754A publication Critical patent/JP2005243754A/ja
Priority to US11/934,976 priority patent/US7888805B2/en
Application granted granted Critical
Publication of JP4434778B2 publication Critical patent/JP4434778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数の半導体チップを積層してパッケージングした半導体装置に関する。
各種携帯電話装置や情報携帯端末機器の小型化が進み、これらに用いられる半導体装置も小型化が要求されている。小型化の要求を満足させる１つの手段として、１つのパッケージ内に複数の半導体チップを積層する技術が提案されている（例えば、特許文献１、特許文献２）。図５に、かかる技術を利用した半導体装置の構成例を示す。
図５に示されるように、基板（インターポーザ）２上に半導体チップ３ａが接着剤により固定され、その上にスペーサ４を介して半導体チップ３ｂが固定されている。スペーサ４は、下側の半導体チップ３ａの電極にワイヤを接続する空間を確保する目的で設けられている。スペーサ４と各半導体チップ３ａ、３ｂとの間は、例えば接着剤により固定されている。半導体チップ３ａの電極は基板２の電極とワイヤ５ａにより接続されており、また、半導体チップ３ｂの電極は基板２の電極とワイヤ５ｂにより接続されている。そして、これらの半導体チップ３ａ、３ｂ、スペーサ４等は、封止用樹脂６によってパッケージングされている。
特開２００２−２６１２３３号公報 特開２００２−５７２７２号公報
図５に示されるような従来の半導体装置においては、スペーサ４は下側の半導体チップ３ａの電極にワイヤを接続する空間を確保する必要性から、半導体チップ３ａが設けられた周辺領域から一定距離だけ内側にその外周が位置しなければならない。従って、当該スペーサ４上に固定される上側の半導体チップ３ｂがスペーサ４よりも十分大きいような場合に、スペーサ４はこの半導体チップ３ｂの中央付近の狭い領域において支持することになるため、半導体チップ３ｂに撓みを生じさせる場合があり、ボンディング不良や半導体チップ３ｂの特性劣化を招くという問題があった。
他方、図６に示されるように、封止用樹脂６は一方向から注入されることが一般的であり、図の矢印に従って封止用樹脂６が流れる。従って、注入側と反対側に位置するスペーサ４の近傍領域７においては、封止用樹脂６の密度が低くなってしまい、ボイドが発生する場合がある。このとき、従来の半導体装置では、スペーサ４は下側の半導体チップ３ａの電極にワイヤを接続する空間を確保する必要性から、一定以上の厚さを有している必要があるため、比較的厚く構成されている。そのため、領域７において発生するボイドも大きくなってしまう。そして、ボイドが大きくなると、半導体装置のパッケージが脆くなり、壊れやすくなるという問題が発生する。
本発明の目的は、かかる問題を解消し、上側の半導体チップの撓みを防止することができる半導体装置を提供することにある。また、本発明の目的は、ボイドの発生を抑制できる半導体装置を提供することにある。
本発明にかかる半導体装置は、複数の半導体チップをスペーサを介して積層してパッケージングした半導体装置であって、前記スペーサは、少なくとも第１のスペーサと前記第１のスペーサの上方に設けられた第２のスペーサとを備え、前記第１のスペーサの主面の面積は、前記第２のスペーサの主面の面積と異なるものである。
ここで、前記第１のスペーサよりも前記第２のスペーサの方が、その主面の面積が大きくなるようにするとよい。逆に、前記第２のスペーサよりも前記第１のスペーサの方が、その主面の面積が大きくなるようにしてもよい。
また、前記第１のスペーサと前記第２のスペーサの厚さの総和は、前記スペーサの下側に位置する半導体チップのワイヤボンディングに必要とされる厚みとするとよい。
さらに、前記第１のスペーサと前記第２のスペーサのいずれか一方は、前記半導体チップの厚さよりも薄くすることが望ましい。
好適な実施の形態における第１のスペーサと前記第２のスペーサは、略同じ厚さを有する。
また、前記第２のスペーサは、前記第２のスペーサよりも上方に設けられた半導体チップ以上の主面の面積を有することが望ましい。
特に、前記第２のスペーサの少なくとも一面の全領域に渡って電磁波遮断膜が形成されていることが好ましい。好適な実施の形態における電磁波遮断膜は、アルミ膜である。
本発明によれば、上側の半導体チップの撓みを防止することができる半導体装置を提供することができる。また、本発明によれば、ボイドの発生を抑制できる半導体装置を提供することができる。
発明の実施の形態１．
図１は、本発明の実施の形態１による半導体装置の構成を示す一部破断断面図である。図に示されるように、基板（インターポーザ）２上に半導体チップ３ａが接着剤や銀ペースト等により固定されている。接着剤は、例えばシール型の接着剤が用いられる。この半導体チップ３ａには、メモリＩＣ、ロジックＩＣ等様々な種類のＩＣが含まれ、主にシリコンやガリウムヒ素によりなる。以下の半導体チップ３ｂ、３ｃも同様である。
半導体チップ３ａの上面には、スペーサ４ａが接着剤等により固定されている。さらに、本発明の実施の形態１では、スペーサ４ａの上面に接着剤等によりスペーサ４ｂが固定されている。スペーサ４ｂの主面の面積は、スペーサ４ａよりも大きい。スペーサ４ａ、４ｂは、例えば、シリコンウエハの一部をダイシングすることにより形成されたシリコンチップにより構成される。スペーサ４ａとスペーサ４ｂは、連続して積層されている。
スペーサ４ａは、主に半導体チップ３ａの電極にワイヤ５ａを接続する空間を確保する目的で設けられている。そのため、スペーサ４ａの主面の面積は、半導体チップ３ａの主面の面積よりも狭い。そして、半導体チップ３ａの周辺領域に設けられた電極がスペーサ４ａを固定した状態において露出している。スペーサ４ｂは、主に半導体チップ３ｂに撓みが生じることを防止するために設けられている。さらに半導体チップ３ｂの撓みを効果的に防止するために、スペーサ４ｂ自体に硬度の高い材料を用いたり、スペーサ４ｂの主面上にタングステン等の金属膜を形成したりしてもよい。
スペーサ４ｂの上面に接着剤等により半導体チップ３ｂが固定されている。この例では、さらに半導体チップ３ｂの上面に接着剤等により半導体チップ３ｃが固定されている。半導体チップ３ｂの主面の面積よりも半導体チップ３ｃの方が小さく、半導体チップ３ｂの電極は露出しているため、半導体チップ３ｂと半導体チップ３ｃの間にはスペーサは設けられていない。
半導体チップ３ａの電極は基板２の電極とワイヤ５ａにより接続されており、また、導体チップ３ｂの電極は基板２の電極とワイヤ５ｂにより接続されている。半導体チップ３ｃの電極は基板２の電極とワイヤ５ｃにより接続されている。そして、これらの半導体チップ３ａ、３ｂ、３ｃ、スペーサ４等は、封止用樹脂６によってパッケージングされている。封止用樹脂６は、例えば、熱硬化性樹脂により構成される。
ここで、本発明の実施の形態１にかかる半導体装置の製造方法について簡単に説明する。まず、基板２の上に接着剤を塗布し、この上に１段目の半導体チップ３ａを載置する。接着剤が硬化すると半導体チップ３ａが基板２の上面に固定される。そして、半導体チップ３ａの表面縁部に形成された電極と基板２側に形成された電極とを例えば金線などのワイヤ５ａで接続する。
次いで、半導体チップ３ａの上面に接着剤を塗布する。接着剤は、電極が形成された表面縁部より内方側の表面に塗布され、ここにスペーサ４ａを載置する。接着剤が硬化するとスペーサ４ａが半導体チップ３ａの上面に固定される。
スペーサ４ａの上面に接着剤を塗布し、スペーサ４ｂを載置する。接着剤が硬化すると、スペーサ４ｂがスペーサ４ａ上に固定される。
次に、スペーサ４ｂの上面に接着剤を塗布し、この上に２段目の半導体チップ３ｂを載置する。接着剤が硬化すると半導体チップ３ｂがスペーサ４ｂの上面に固定される。そして、半導体チップ３ｂの表面縁部に形成された電極と基板２側に形成された電極とを例えば金線などのワイヤ５ｂで接続する。
さらに、半導体チップ３ｂの上面に接着剤を塗布し、この上に３段目の半導体チップ３ｃを載置する。接着剤が硬化すると半導体チップ３ｃが半導体チップ３ｂの上面に固定される。
最後に封止用樹脂（熱硬化性樹脂）６を注入して熱で硬化させてパッケージングして完成する。
以上説明したように、本発明の実施の形態１においては、主面の面積が異なるスペーサを２枚組み合わせて構成したため、スペーサの上面に固定される半導体チップの撓みを抑制できる。特に、スペーサは、上側のスペーサを下側のスペーサよりもその主面の面積が大きくなるようにすると、下側にある半導体チップのワイヤボンディングのための空間を確保しつつ、効果的に上面に固定される半導体チップの撓みを抑制することができる。
発明の実施の形態２．
本発明の実施の形態２においては、発明の実施の形態１と同様に、主面の面積が異なるスペーサを２枚組み合わせて構成しているが、特に、これらのスペーサの厚みに特徴を有する。スペーサ以外の構成については、基本的に発明の実施の形態１において説明した構成と同じであり、説明を省略する。
具体的には、組み合わせられたスペーサの全厚みが、下側にある半導体チップ３ａのワイヤボンディングのための空間を確保する上で必要とされる最低限度の厚みを有するように設定されており、１つ１つのスペーサ４ａ、４ｂの厚みは、例えばスペーサの全厚みの半分の厚さを有し、当該最低限度の厚みよりも薄い厚みを有する。従って、発明が解決しようとする課題の欄において説明したようなボイドが発生したとしても、そのボイドの直径は最大でも主面の面積が小さい側のスペーサ（ここでは、スペーサ４ａ）の厚さ程度に抑えることができるため、ボイドの影響を少なくすることができる。
図２に示すスペーサ４は、下側のスペーサ４ａよりも上側のスペーサ４ｂの方が、その主面の面積が大きく形成されている。このため、発明の実施の形態１と同様に、本発明の実施の形態２にかかる半導体装置においても、下側にある半導体チップのワイヤボンディングのための空間を確保しつつ、効果的に上面に固定される半導体チップの撓みを防止することができるという効果を奏する。
発明の実施の形態３．
本発明の実施の形態３においては、発明の実施の形態１、２と同様に、主面の面積が異なるスペーサを２枚組み合わせて構成しているが、特に、これらのスペーサの厚みに特徴を有する。スペーサ以外の構成については、基本的に発明の実施の形態１において説明した構成と同じであり、説明を省略する。この例では、発明の実施の形態２と異なり、図３に示されるように、スペーサ４ａよりもスペーサ４ｂの方がその主面の面積が小さい。
具体的には、組み合わせられたスペーサの全厚みが、下側にある半導体チップ３ａのワイヤボンディングのための空間を確保する上で必要とされる最低限度の厚みを有するように設定されており、１つ１つのスペーサ４ａ、４ｂの厚みは、例えばスペーサの全厚みの半分の厚さを有し、当該最低限度の厚みよりも薄い厚みを有する。従って、発明が解決しようとする課題の欄において説明したようなボイドが発生したとしても、主面の面積が小さい側のスペーサ（ここでは、スペーサ４ｂ）の厚さが最大直径のボイドしか発生しないため、ボイドの影響を抑制することができる。
図３に示されるように、スペーサ４ｂよりもスペーサ４ａの方がその主面の面積を大きくすると、半導体チップ３ｂや上側のスペーサ４ｂによって半導体チップ３ａに加えられる応力を緩和することが可能となるため、半導体チップ３ａの性能劣化を防止できる。
発明の実施の形態４．
本発明の実施の形態４においては、発明の実施の形態１、２と同様に、主面の面積が異なるスペーサを２枚組み合わせて構成しているが、特に、これらのスペーサのうち、上側にあるスペーサ４ｂの主面の面積が、上側にある半導体チップ３ｂの主面の面積以上であることを特徴とする。
従って、下側にある半導体チップ３ａによって発生した電磁波ノイズが上側にある半導体チップ３ｂに伝達されることをスペーサ４ｂにより抑制することができる。特に、本発明の実施の形態４においては、図４に示されるようにスペーサ４ｂの一面（この例では上面）の全領域に亘って電磁波遮断膜としてアルミ膜、タングステン膜、窒化チタン膜等の金属膜が形成されているため、より効果的にノイズの伝達を抑制できる。尚、ノイズの伝達に関しては、上側にある半導体チップ３ｂから下側にある半導体チップ３ａに対して伝達される場合もあり、この場合も当該スペーサ４ｂによって効果的にノイズの伝達を抑制できる。即ち、スペーサ４ｂはノイズをシールドできる。
図４に示すスペーサ４は、下側のスペーサ４ａよりも上側のスペーサ４ｂの方が、その主面の面積が大きく形成されている。このため、発明の実施の形態１と同様に、本発明の実施の形態４にかかる半導体装置においても、下側にある半導体チップのワイヤボンディングのための空間を確保しつつ、効果的に上面に固定される半導体チップの撓みを防止することができるという効果を奏する。
その他の実施の形態．
上述した各発明の実施の形態では、スペーサ４は、２つのスペーサ４ａ、４ｂにより構成した例を説明したが、これに限らず、スペーサ４は、３つ以上のスペーサにより構成するようにしても同様の効果を奏する。この場合に、発明の実施の形態１に関しては、上側の半導体チップ３ｂに近い側、即ち上側にいくに従って、段階的にスペーサの主面の面積が大きくなるようにするとよい。また、発明の実施の形態２に関しては、スペーサの主面の面積が交互に大小を繰り返すように構成すると、発生するボイドの大きさをより小さくすることが可能となる。例えば、一番下のスペーサ４ａよりも次のスペーサ４ｂの方が大きくなるように、その次のスペーサ４ｃはスペーサ４ｂよりも小さくなるようにし、さらに、その次のスペーサ４ｄはスペーサ４ｃよりも大きくなるようにする。
尚、複数の半導体チップ３を予め１パッケージとして設計し、不要な半導体チップ３は、ダミースペーサに置き換えるとよい。この場合のダミースペーサは、一面にアルミ膜が形成されたシリコンとすることが好ましい。
本発明の実施の形態１による半導体装置の構成を示す一部破断断面図である。 本発明の実施の形態２による半導体装置の構成を示す一部破断断面図である。 本発明の実施の形態３による半導体装置の構成を示す一部破断断面図である。 本発明の実施の形態４による半導体装置の構成を示す一部破断断面図である。 従来の半導体装置の構成を示す一部破断断面図である。 従来の課題を説明するための上面図である。
符号の説明
１ 半導体装置
２ 基板
３ 半導体チップ
４ スペーサ
５ ワイヤ
６ 封止用樹脂

Claims (12)

  1. 複数の半導体チップをスペーサを介して積層してパッケージングした半導体装置であって、前記スペーサは、少なくとも第１のスペーサと前記第１のスペーサの上方に設けられた第２のスペーサとを備え、
    前記第２のスペーサは、前記第２のスペーサよりも上方に設けられた半導体チップ以上の主面の面積を有し、前記第２のスペーサの少なくとも一面の全領域に渡って電磁波遮断膜が形成されていることを特徴とする半導体装置。
  2. 前記第１のスペーサと前記第２のスペーサの厚さの総和は、前記スペーサの下側に位置する半導体チップのワイヤボンディングに必要とされる厚みであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１のスペーサと前記第２のスペーサのいずれか一方は、前記半導体チップの厚さよりも薄いことを特徴とする請求項１記載の半導体装置。
  4. 前記第１のスペーサと前記第２のスペーサは、略同じ厚さを有することを特徴とする請求項２又は３記載の半導体装置。
  5. 前記電磁波遮断膜は、アルミ膜であることを特徴とする請求項１記載の半導体装置。
  6. 前記電磁波遮断膜は、金属膜であることを特徴とする請求項１記載の半導体装置。
  7. 第１の半導体チップと、
    前記第１の半導体チップの上面に接して設けられた第１の接着層と、
    前記第１の接着層の上面に接して設けられた第１のスペーサと、
    前記第１のスペーサの上に設けられた第２のスペーサと、
    前記第２のスペーサの上面に接して設けられた第２の接着層と、
    前記第２の接着層の上面に接して設けられた第２の半導体チップと、
    から成る積層構造を有し、
    前記第２のスペーサの下面の面積が、前記第１のスペーサの上面の面積よりも大きいことを特徴とする半導体装置。
  8. 前記第１のスペーサと前記第２のスペーサが略同じ厚みであることを特徴とする請求項７記載の半導体装置。
  9. 前記第１のスペーサと前記第２のスペーサの厚さの総和は、前記第１の半導体チップのワイヤボンディングに必要とされる厚みであることを特徴とする請求項８記載の半導体装置。
  10. 前記第１のスペーサ及び前記第２のスペーサがシリコンから成ることを特徴とする請求項７乃至９のいずれか１項に記載の半導体装置。
  11. 基板の上面に設けられた第１の半導体チップと、
    前記第１の半導体チップの上面に第１の接着層を介して設けられ、前記第１の半導体チップよりもその主面の面積が小さい第１のスペーサと、
    第２の半導体チップと、
    前記第２の半導体チップの下面に第２の接着層を介して設けられた第２のスペーサと、
    を有し、
    前記第１の半導体チップと前記第２の半導体チップは少なくとも前記第１のスペーサと前記第２のスペーサを介して積層され、前記第１のスペーサよりも前記第２のスペーサの方がその主面の面積が大きいことを特徴とする半導体装置。
  12. 前記第１のスペーサ及び前記第２のスペーサがシリコンウエハから成ることを特徴とする請求項１１記載の半導体装置。
JP2004048992A 2004-02-25 2004-02-25 半導体装置 Expired - Fee Related JP4434778B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004048992A JP4434778B2 (ja) 2004-02-25 2004-02-25 半導体装置
US11/063,852 US7323786B2 (en) 2004-02-25 2005-02-24 Semiconductor device package of stacked semiconductor chips with spacers provided therein
US11/934,976 US7888805B2 (en) 2004-02-25 2007-11-05 Semiconductor device package of stacked semiconductor chips with spacers provided therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048992A JP4434778B2 (ja) 2004-02-25 2004-02-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2005243754A JP2005243754A (ja) 2005-09-08
JP4434778B2 true JP4434778B2 (ja) 2010-03-17

Family

ID=34858226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048992A Expired - Fee Related JP4434778B2 (ja) 2004-02-25 2004-02-25 半導体装置

Country Status (2)

Country Link
US (2) US7323786B2 (ja)
JP (1) JP4434778B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000547A (en) * 1975-07-25 1977-01-04 Eisenpresser Marvin L Snap fastener
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
FR2910715B1 (fr) * 2006-12-21 2009-06-26 St Microelectronics Sa Procede et appareillage pour realiser des micro-lentilles optiques sur un dispositif semi-conducteur
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
KR20090022433A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
US8533853B2 (en) * 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
JP6418605B2 (ja) * 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
DE112018006518T5 (de) 2017-12-20 2020-09-03 Sony Semiconductor Solutions Corporation Halbleitervorrichtung
JP7034706B2 (ja) * 2017-12-27 2022-03-14 キオクシア株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943165B2 (ja) 1996-07-26 2007-07-11 ハネウェル・インターナショナル・インコーポレーテッド チップ・スタックおよびコンデンサ取付の配置
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2002057272A (ja) 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
SG120073A1 (en) * 2002-07-18 2006-03-28 United Test & Assembly Ct Ltd Multiple chip semiconductor packages
US7409572B1 (en) * 2003-12-05 2008-08-05 Lsi Corporation Low power memory controller with leaded double data rate DRAM package arranged on a two layer printed circuit board

Also Published As

Publication number Publication date
US20080087989A1 (en) 2008-04-17
US7888805B2 (en) 2011-02-15
US20050184378A1 (en) 2005-08-25
JP2005243754A (ja) 2005-09-08
US7323786B2 (en) 2008-01-29

Similar Documents

Publication Publication Date Title
US7888805B2 (en) Semiconductor device package of stacked semiconductor chips with spacers provided therein
JP4921937B2 (ja) 半導体集積回路
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
KR20100046760A (ko) 반도체 패키지
JP2012015185A (ja) 半導体記憶装置
JP2002261233A (ja) 半導体装置及びその製造方法
JP7006812B2 (ja) 半導体装置
JP2006216776A (ja) 樹脂封止型半導体装置
JP2007150208A (ja) 半導体装置
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
KR20150109554A (ko) 반도체 칩 및 이를 갖는 반도체 패키지
JPH09289269A (ja) 半導体装置
JP3693057B2 (ja) 半導体装置の製造方法
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008187076A (ja) 回路装置およびその製造方法
US20100052190A1 (en) Semiconductor device
US6762499B2 (en) Semiconductor integrated device
JP2006324265A (ja) 半導体装置
JP6560496B2 (ja) 半導体装置
JP2008085032A (ja) 半導体装置
WO2021048937A1 (ja) 半導体装置および半導体装置の製造方法
JP2006278975A (ja) 半導体装置
JP2004140169A (ja) パッケージ型半導体装置
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
US20090057916A1 (en) Semiconductor package and apparatus using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees