DE112018006518T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112018006518T5
DE112018006518T5 DE112018006518.9T DE112018006518T DE112018006518T5 DE 112018006518 T5 DE112018006518 T5 DE 112018006518T5 DE 112018006518 T DE112018006518 T DE 112018006518T DE 112018006518 T5 DE112018006518 T5 DE 112018006518T5
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor
spacer
semiconductor chip
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006518.9T
Other languages
English (en)
Inventor
Naruhiro YOSHIDA
Takuya Kimoto
Seiichiro Fukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112018006518T5 publication Critical patent/DE112018006518T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung mit mehreren Halbleiterchips, die über Spacer vertikal angeordnet sind, wobei eine Abschirmungsschicht mit einer Dicke zum ausreichenden Absorbieren von durch eine Erzeugungsquelle in den Halbleiterchips erzeugter elektromagnetischer Feldstrahlung zwischen den Halbleiterchips angeordnet ist.

Description

  • [Technisches Gebiet]
  • Die vorliegende Technologie betrifft eine Halbleitervorrichtung, die zum Beispiel auf einen Tuner anwendbar ist, der Fernsehausstrahlung empfängt.
  • [Stand der Technik]
  • Bei einer Halbleitervorrichtung, in der mehrere Halbleiterchips in einem Package montiert sind, wird eine Konfiguration verwendet, in der die mehreren Halbleiterchips in dem Zustand angeordnet sind, in dem sie horizontal ausgerichtet sind. Bei solch einer herkömmlichen Halbleitervorrichtung gibt es insofern ein Problem, als eine Fläche der Halbleitervorrichtung groß ist. Darüber hinaus besteht bei einer Halbleitervorrichtung, in der mehrere Halbleiterchips in dem Zustand angeordnet sind, in dem sie in der Vertikalrichtung gestapelt sind, insofern ein Problem, als eine Beeinträchtigung der Eigenschaften der Halbleiterchips unter einem Einfluss von elektromagnetischen Feldstörungen zwischen den Halbleiterchips, die sich in der engen Anordnung der oberen und unteren Halbleiterchips befinden, verursacht wird.
  • Im Fall einer Tunervorrichtung, die für den Empfang von Fernsehausstrahlung (terrestrischer Ausstrahlung, Satellitenausstrahlung, Kabelfernsehen usw.) verwendet wird, beinhaltet eine PLL-Schaltung einen LC-Resonanzschwingkreis. Für Empfangsdiversität werden zum Beispiel zwei Tunerabschnitte verwendet. In dem Fall, dass zwei vertikal gestapelte Halbleiterchips jeweilige Tunerabschnitte bilden, sind die Positionen, an denen sich eine Spule eines LC-Resonanzschwingkreises auf jedem Halbleiterchip befindet, gleich. Daher schneidet ein von der Spule des Oszillators auf einer Seite erzeugter magnetischer Fluss die Spule auf der anderen Seite, was insofern zu einem Problem führt, als die Schwingungsfrequenz des Oszillators auf der anderen Seite schwankt.
  • Darüber hinaus wird in der nachfolgend beschriebenen PTL 1 eine Technologie, in der zwei oder mehr Schichten von Spacern mit unterschiedlicher Fläche zwischen Halbleiterchips angeordnet sind, als eine Technologie zum Vermeiden einer Biegung in einem gestapelten Halbleiterpackage vorgeschlagen.
  • [Liste der Anführungen]
  • [Patentliteratur]
  • [PTL 1]
    JP 2005-243754A
  • [Kurzfassung]
  • [Technische Probleme]
  • Die in PTL 1 beschriebene Technologie ist in erster Linie zur Verhinderung von Biegen und Unterdrückung von Hohlräumen bestimmt und betrifft nicht das Hemmen von elektromagnetischer Kopplung zwischen den vorstehend erwähnten oberen und unteren Halbleiterchips. PTL 1 hat insofern ein Problem, als in dem Fall, dass zum Beispiel ein metallischer Film eine geringe Dicke aufweist oder die Frequenz einer Rauschquelle gering ist, ein ausreichender Absorptionsverlust von Rauschen in dem metallischen Film möglicherweise nicht erhalten werden kann, und eine ausreichende Rauschhemmwirkung möglicherweise nicht erzielt werden kann. Darüber hinaus ist der metallische Film nicht elektrisch geerdet, und die Abschirmwirkung ist einschränkend.
  • Demgemäß besteht eine Aufgabe der vorliegenden Technologie in der Bereitstellung einer Halbleitervorrichtung, in der Halbleiterchips vertikal gestapelt sind und die nicht durch gegenseitige elektromagnetische Feldstörungen beeinflusst wird.
  • [Lösung der Probleme]
  • Zum Lösen der vorstehend erwähnten Probleme stellt die vorliegende Technologie eine Halbleitervorrichtung bereit, die mehrere Halbleiterchips aufweist, welche in vertikaler Form durch einen Spacer angeordnet sind, wobei
    eine Abschirmungsschicht mit einer solchen Dicke, dass eine von einer Erzeugungsquelle des Halbleiterchips erzeugte elektromagnetische Feldstrahlung ausreichend absorbiert werden kann, zwischen den Halbleiterchips angeordnet ist.
  • [Vorteilhafte Wirkung der Erfindung]
  • Gemäß mindestens einer Ausführungsform können trotz einer einfachen Struktur elektromagnetische Feldstörungen zwischen oberen und unteren Halbleiterchips reduziert werden, und ist es möglich, eine kleine Halbleitervorrichtung bereitzustellen, in der zwei oder mehr Halbleiterchips gestapelt sind. Es sei darauf hingewiesen, dass die hier beschriebene Wirkung nicht zwangsweise einschränkend ist und die Wirkung eine beliebige der bei der vorliegenden Technologie beschriebenen Wirkungen oder eine sich von ihnen unterscheidende Wirkung sein kann. Darüber hinaus soll der Inhalt der vorliegenden Technologie nicht als durch die in der folgenden Beschreibung als Beispiele erwähnten Wirkungen eingeschränkt ausgelegt werden.
  • Figurenliste
    • [1] 1 ist eine Schnittansicht einer ersten Ausführungsform der vorliegenden Technologie.
    • [2] 2 ist eine Prinzipskizze, die zur Erläuterung einer Funktion einer Abschirmungsschicht verwendet wird.
    • [3] 3 ist eine Schnittansicht einer zweiten Ausführungsform der vorliegenden Technologie.
    • [4] 4 ist eine Schnittansicht einer dritten Ausführungsform der vorliegenden Technologie.
    • [5] 5 ist eine Schnittansicht einer vierten Ausführungsform der vorliegenden Technologie.
    • [6] 6 ist ein Blockdiagramm eines Anwendungsbeispiels der vorliegenden Technologie.
    • [7] 7 ist eine Schnittansicht die zur Erläuterung einer herkömmlichen Halbleitervorrichtung verwendet wird.
    • [8] 8 ist eine Prinzipskizze, die zur Erläuterung von Problemen bei der herkömmlichen Halbleitervorrichtung verwendet wird.
    • [9] 9 ist eine Schnittansicht, die ein anderes Beispiel für die herkömmliche Halbleitervorrichtung zeigt.
  • [Beschreibung der Ausführungsformen]
  • Die nachfolgend beschriebenen Ausführungsformen sind spezielle bevorzugte Beispiele für die vorliegende Technologie, und sie sind mit verschiedenen technisch bevorzugten Einschränkungen behaftet. Der Schutzumfang der vorliegenden Technologie ist jedoch nicht auf diese Ausführungsformen beschränkt, es sei denn es wird in der folgenden Beschreibung angegeben, dass die vorliegende Technologie eingeschränkt ist.
  • Es sei darauf hingewiesen, dass die Beschreibung der vorliegenden Technologie in der folgenden Reihenfolge erfolgt.
    • <1. Beschreibung des Problems>
    • <2. Erste Ausführungsform der vorliegenden Technologie>
    • <3. Zweite Ausführungsform der vorliegenden Technologie>
    • <4. Dritte Ausführungsform der vorliegenden Technologie>
    • <5. Vierte Ausführungsform der vorliegenden Technologie>
    • <6. Anwendungsbeispiel>
    • <7. Modifikation>
  • <Beschreibung des Problems>
  • Vor der Beschreibung der vorliegenden Technologie werden Probleme bei der herkömmlichen Halbleitervorrichtung beschrieben. Eine in 7 gezeigte herkömmliche Halbleitervorrichtung 11a weist zwei Halbleiterchips 13a und 13b mit der gleichen Konfiguration auf, die auf einem gemeinsamen Substrat 12 angeordnet sind. Die Halbleiterchips 13a und 13b weisen verschiedene Schaltungen (integrierte Schaltungen ICs), wie zum Beispiel einen Oszillator, einen Verstärker, einen Speicher und eine Logik auf. Wie in 7 veranschaulicht ist, hat eine Konfiguration, in der die Halbleiterchips 13a und 13b auf einer planaren Basis angeordnet sind, insofern ein Problem, als eine Form (Fläche) der Halbleitervorrichtung 11A groß ist.
  • Eine herkömmliche Halbleitervorrichtung 11B, in der die Halbleiterchips 13a und 13b in dem Zustand angeordnet sind, in dem sie in der Vertikalrichtung gestapelt sind, wie in 8 gezeigt ist, ist bekannt. Der Halbleiterchip 13a ist auf einem Substrat 12 angeordnet, und ein Spacer 15 ist durch einen Klebstoff 14a auf den Halbleiterchip 13a geklebt. Der Halbleiterchip 13b ist durch einen Klebstoff 14b auf den Spacer 15 geklebt. Der Halbleiterchip 13a und das Substrat 12 sind durch Drähte 16a miteinander verbunden, und der Halbleiterchip 13b und das Substrat 12 sind durch Drähte 16b miteinander verbunden.
  • 9 zeigt eine Prinzipskizze einer gegenseitigen Interferenz aufgrund von durch die Schaltung erzeugter Magnetfeldstrahlung. Eine Position einer Induktivität 21a eines LC-Resonanzoszillators, der in dem Halbleiterchip 13a enthalten ist, und eine Position einer Induktivität 21b eines LC-Resonanzoszillators, der in dem Halbleiterchip 13b enthalten ist, fallen im Wesentlichen zusammen. Ein Wechselstrom 22a strömt durch die Induktivität 21a, und ein magnetischer Fluss 23 wird durch den Wechselstrom 22a erzeugt. Ein Wechselstrom 22b kann dadurch erzeugt werden, dass der magnetische Fluss 23 durch die Induktivität 21b geleitet wird, was den Betrieb des Oszillators des Halbleiterchips 13b beeinträchtigen kann. Die vorliegende Technologie löst solch ein Problem.
  • <Erste Ausführungsform der vorliegenden Technologie>
  • 1 ist eine Schnittansicht einer Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform. Ein Halbleiterchip 3a ist durch einen Klebstoff, eine Silberpaste oder dergleichen auf einem Substrat 2 fixiert. Der Halbleiter 3a beinhaltet verschiedene Schaltungen, wie zum Beispiel einen Oszillator, einen Verstärker, einen Speicher und eine Logik, und bildet zum Beispiel einen Tunerabschnitt einer Fernsehempfangsvorrichtung. Dies gilt auch für einen Halbleiterchip 3b. Es sei darauf hingewiesen, dass die jeweiligen Halbleiterchips 3a und 3b nicht auf die Konfiguration beschränkt sind, in der sie mehrere ICs oder Chipteile beinhalten, und es kann auch eine Konfiguration, in der diese Funktionen auf einem einzigen Chip enthalten sind (SoC - System On a Chip) verwendet werden.
  • Ein Spacer 5 ist durch einen Klebstoff 4a auf einer oberen Fläche des Halbleiterchips 3a fixiert. Der Spacer 5 beinhaltet zum Beispiel einen durch Zertrennen eines Silicium-Wafers erhaltenen Chip. Ein erster Zweck der Bereitstellung des Spacers 5 besteht darin, einen Raum zum Verbinden eines Drahts 6a des Substrats 2 mit dem Halbleiterchip 3a sicherzustellen. Daher ist eine Fläche des Spacers 5 kleiner ausgebildet als die des Halbleiterchips 3a.
  • Ein zweiter Zweck der Anordnung des Spacers 5 besteht darin, eine Isoliereigenschaft sicherzustellen, so dass in dem Fall, dass zum Beispiel der Halbleiterchip 3a eine analoge Schaltung oder eine Hochgeschwindigkeitslogikschaltung, wie zum Beispiel einen Oszillator oder einen Verstärker, hat und ein Substrat mit vergleichsweise geringem Widerstand für den Halbleiterchip 3b verwendet wird, die Konfiguration den Betrieb der Schaltung (zum Beispiel einer LC-Schaltung) des Halbleiterchips 3a nicht beeinflusst. Daher sollte der Spacer 5 einen ausreichend höheren Widerstand als das Substrat des Halbleiterchips 3a und eine ausreichende Dicke aufweisen. Bei der ersten Ausführungsform wird ein Siliciumchip mit einem spezifischen Widerstand von 100 Ω · cm und einer Dicke von 200 µm als der Spacer 5 verwendet. Darüber hinaus können auch Siliciumnitrid (Si3N4) mit einem spezifischen Widerstand von über 1014 Ω. cm, Siliciumcarbid (SiC) mit einem spezifischen Widerstand von 105 Q . cm, Aluminiumoxid (Al2O3) mit einem spezifischen Widerstand von über 1014 Q . cm, Zirconiumoxid (ZrO2) mit einem spezifischen Widerstand von über 1013 Ω . cm und Aluminiumnitrid (Aln) mit einem spezifischen Widerstand von über 1014 Q . cm ähnlich wie das oben genannte Silicium auch für den Spacer verwendet werden.
  • Eine Abschirmungsschicht 7 ist auf einer oberen Fläche des Spacers 5 gebildet. Ein Halbleiterchip 3b ist durch einen Klebstoff 4b auf einer oberen Fläche der Abschirmungsschicht 7 fixiert. Zweck der Abschirmungsschicht 7 ist die Abschirmung eines durch eine Induktivität des Halbleiterchips 3a erzeugten magnetischen Flusses. Die Klebstoffe 4a und 4b sollten ähnlich wie der Spacer 5 ein Isoliermaterial beinhalten. Die Klebstoffe 4a und 4b können zum Beispiel ein dünnes Band mit einer druckempfindlichen Klebstoffeigenschaft auf seinen beiden Seiten sein. Insbesondere wurde ein Klebstoff auf Epoxidbasis als die Klebstoffe 4a und 4b verwendet. Ähnlich wie der oben genannte Klebstoff können auch ein Klebstoff auf Silikonbasis, ein Phenolklebstoff und ein Cyanacrylatklebstoff verwendet werden.
  • Als ein Beispiel ist die Abschirmungsschicht 7 ein durch Sputtern von Aluminium auf den Spacer 5 gebildeter Aluminiumfilm. Eine ähnliche Wirkung kann mit einem Metall erzielt werden, mit dem eine hohe Leitfähigkeit in der gleichen Größenordnung wie die von Aluminium erhalten werden kann. Die Abschirmungsschicht 7 ist nicht zwangsweise geerdet. Außer einem Reflexionsverlust eines elektromagnetischen Felds aufgrund einer Differenz der Impedanz zwischen einem peripheren dielektrischen Material (bei der vorliegenden Ausführungsform Silicium des Spacers 5) und dem Abschirmungsmaterial (bei der vorliegenden Ausführungsform die Abschirmungsschicht 7 aus Aluminium) kann insbesondere in dem Fall, dass die Frequenz des elektromagnetischen Felds ein hohes Frequenzband von mehreren Gigahertz ist, ein Absorptionsverlust in der Abschirmungsschicht 7 selbst dort erwartet werden, wo die Dicke der Abschirmungsschicht 7 mehrere µm beträgt. Ferner kann durch Sputtern jeweils von Kupfer (Cu), Nickel (Ni), Gold (Au) und Silber (Ag) ein dünner metallischer Film auf dem Spacer 5 erzeugt werden. Mit dem oben genannten durch ein Vakuumabscheidungsverfahren gebildeten metallischen Material kann ein dünner Film erzeugt und eine ähnliche Wirkung erzielt werden.
  • Es ist bekannt, dass ein Wirbelstrom, der ein Magnetfeld in die entgegengesetzte Richtung erzeugt, in der zum Abschirmen eines Magnetfelds eingesetzten Abschirmungsschicht 7 fließt, wie in 2 gezeigt ist, und ein Absorptionsverlust erzeugt wird. Durch diese Absorption der elektromagnetischen Welle kann die Energie der elektromagnetischen Welle abgeschwächt werden. Bei abgeschwächter elektromagnetischer Welle werden Einflüsse auf ein elektronisches Gerät und elektronische Vorrichtungen vermieden. Der Absorptionsverlust wird durch die folgende Formel dargestellt.
    20 log { e ∧ t/ δ } [ dB ]
    Figure DE112018006518T5_0001
  • Hier ist δ eine Eindringtiefe und wird durch das Material der Abschirmungsschicht 7 und die Frequenz des elektromagnetischen Felds bestimmt und wird durch die folgende Formel dargestellt. δ = √ ( π × Frequenz × Leitfähigkeit × Permabilität ) [ m ]
    Figure DE112018006518T5_0002
    t ist die Dicke der Abschirmungsschicht 7.
  • In einem Beispiel, in dem Aluminium als die Abschirmungsschicht 7 verwendet wird, beträgt die Eindringtiefe δ, wenn die Frequenz des elektromagnetischen Felds 1 GHz ist, 2,6 µm. Ferner beträgt, wenn die Dicke der Abschirmungsschicht t = 2,6 µm, der berechnete Wert des Absorptionsverlusts 8,7 dB.
  • In dem Fall, dass die Halbleiterchips 3a und 3b zum Beispiel beide Tunerabschnitte für den Empfang der Fernsehausstrahlung sind, können Signale mit ähnlichen Frequenzen der Fernsehantennen durch die beiden Halbleiterchips 3a und 3b empfangen werden, so dass elektromagnetische Felder mit ähnlichen Frequenzen von dem Halbleiterchip 3a abgestrahlt werden.
  • Es sind PLL-Schaltungen (PLL - Phase Locked Loop, Phasenregelschleife) in den Halbleiterchips 3a und 3b enthalten, in denen eine für externe elektromagnetische Felder und dergleichen empfindliche Spule enthalten sind. In diesem Fall wird bevorzugt, den Spacer 5, die Abschirmungsschicht 7 und dergleichen auf eine solche Weise zu konzipieren, dass die Gesamtsumme des Reflexionsverlusts und des Absorptionsverlusts in dem Bereich von 50 dB liegt. Wenn die Dicke der Abschirmungsschicht 7 so eingestellt ist, dass sie größer als die Dicke t (2,6 µm) der für den berechneten Wert (8,7 dB) des oben genannten Absorptionsverlusts verwendeten Abschirmung ist, kann das von der Induktivität des Halbleiterchips 3a abgestrahlte elektromagnetische Feld stärker absorbiert werden. Eine ähnliche Wirkung wie die von Aluminium kann auch mit Kupfer (Cu), Nickel (Ni) und Silber (Ag) erzielt werden.
  • Die erste Ausführungsform der vorliegenden Technologie, wie oben erwähnt, ermöglicht es, den von der in dem Halbleiterchip 3a vorgesehenen Induktivität erzeugten magnetischen Fluss daran zu hindern, durch die in dem Halbleiterchip 3b vorgesehene Induktivität zu passieren, und zu verhindern, dass abträgliche Einflüsse auf den Betrieb des Oszillators des Halbleiterchips 3b ausgeübt werden.
  • <Zweite Ausführungsform der vorliegenden Technologie>
  • 3 ist eine Schnittansicht, die eine Halbleitervorrichtung 20 gemäß einer zweiten Ausführungsform der vorliegenden Technologie zeigt. Bei der zweiten Ausführungsform ist der Spacer 5 nicht mit einer Abschirmungsschicht versehen, und es wird ein leitfähiges Material als der Klebstoff 4b verwendet. Bei dieser Konfiguration wird eine ähnliche Wirkung wie die der ersten Ausführungsform erzielt. Wenn die Konfigurationen außer die der Nichtbildung der Abschirmungsschicht 7a und der charakteristischen Eigenschaften des Klebstoffs 4b so eingestellt sind, dass sie jenen bei der oben genannten ersten Ausführungsform entsprechen, kann eine Wirkung zum Abschwächen des von der Induktivität des Halbleiterchips abgestrahlten elektromagnetischen Felds erzielt werden. Insbesondere ist der leitfähige Klebstoff, der für elektronische und elektrische Verwendungen verwendet wird, ein organischesanorganisches Mischmaterial, in dem leitfähige Partikel, wie zum Beispiel Metallpartikel wie beispielsweise jene von Aluminium (Al), Kupfer (Cu), Silber (Ag) und Gold (Au) und metallbeschichtete Harzpartikel gleichmäßig in einem organischen Bindemittel, wie zum Beispiel einem Epoxidharz, dispergiert sind.
  • <Dritte Ausführungsform der vorliegenden Technologie>
  • 4 ist eine Schnittansicht, die eine Halbleitervorrichtung 30 gemäß einer dritten Ausführungsform der vorliegenden Technologie zeigt. Bei der dritten Ausführungsform ist eine Ausführungsform, bei der das Gebiet der Abschirmungsschicht 7 auf einer oberen Fläche des Spacers 5 gebildet ist, begrenzt. In dem Fall, dass eine Aluminiumschicht mit einer breiten Fläche als eine Abschirmungsschicht gebildet ist, kann es zu Rissbildung in der Aluminiumschicht, was als Aluminiumrutschen bezeichnet wird, kommen. Um das Aluminiumrutschen der Aluminiumschicht zu vermeiden, kann das Abschirmungsgebiet der Abschirmungsschicht 7 minimiert werden, wodurch eine Wirkung zum Abschwächen des von der Induktivität des Halbleiterchips abgestrahlten elektromagnetischen Felds erzielt wird.
  • Insbesondere ist die Abschirmungsschicht 7 so gebildet, dass sie auf solch ein Gebiet (Fläche und Position) beschränkt ist, das in der Lage ist, Interferenzquellenschaltungen (zum Beispiel einen LC-Resonanzoszillator) der Halbleiterchips 3a und 3b zu bedecken. Da Abstrahlungsrauschen isotrop diffundiert, sollte der Abdeckungsbereich der Abschirmungsschicht 7 einen Bereich eines Gebiets direkt über den Interferenzquellenschaltungen bis zu einem Gebiet abdecken, das durch Hinzufügen der Dicke des Spacers erreicht wird. Wenn andere Konfigurationen als der Abdeckungsbereich der Abschirmungsschicht 7 so eingestellt sind, dass sie im Grunde jenen bei der ersten Ausführungsform ähneln, wird dadurch eine Wirkung zum Abschwächen des von der Induktivität des Halbleiterchips abgestrahlten elektromagnetischen Felds erzielt.
  • <Vierte Ausführungsform der vorliegenden Technologie>
  • 5 ist eine Schnittansicht einer Halbleitervorrichtung 40 gemäß einer vierten Ausführungsform der vorliegenden Technologie. Bei der vierten Ausführungsform ist der Halbleiterchip 3a auf der unteren Seite durch Flipchip-Montage montiert, und eine Drahtverbindung zwischen dem Substrat 2 und dem Halbleiterchip 3a ist weggelassen. Die Flipchip-Montage ist eines der Verfahren zum Montieren eines Chips auf ein Montagesubstrat, bei dem zum Zeitpunkt der elektrischen Verbindung zwischen der Chipfläche und dem Substrat eine Verbindung durch Drähte, wie Drahtbonden, nicht verwendet wird, sondern eine Verbindung durch vorsprungartige Anschlüsse, die als Hügel bezeichnet werden, die in einer Array angeordnet werden, durchgeführt wird, was den Vorteil mit sich bringt, dass die Montagefläche im Vergleich zum Drahtbonden reduziert werden kann. Wenn andere Konfigurationen als das Montageverfahren des Halbleiterchips 3a so eingestellt sind, dass sie jenen bei der ersten Ausführungsform ähneln, wird dadurch eine Wirkung zum Abschwächen des von der Induktivität des Halbleiterchips abgestrahlten elektromagnetischen Felds erzielt.
  • <Anwendungsbeispiel>
  • Die oben als die erste bis vierte Ausführungsform beschriebenen Halbleitervorrichtungen sind zum Beispiel als ein Tunerabschnitt einer Empfangsvorrichtung zum Empfangen von digitaler terrestrischer Fernsehausstrahlung oder digitaler Satellitenausstrahlung anwendbar. Als eine Konfiguration eines Tunerabschnitts gibt es die Empfangsdiversitätstechnologie als eine effektive Gegenmaßnahme gegen Phasenverschiebung. Eine elektromagnetische Welle in einer Kommunikation unterliegt Reflexion, Beugung und Streuung, indem sie durch Hindernisse und Reflektoren, wie zum Beispiel Gebäude, Bäume und Bodenwellen, beeinflusst wird. Infolgedessen stören eine Vielzahl von elektromagnetischen Wellen, die verschiedene Routen durchlaufen haben, einander, wodurch die Stärke der elektromagnetischen Welle stark variiert wird. Dies wird als Phasenverschiebung bezeichnet. Die Diversität ist eine Technologie, bei der hinsichtlich des gleichen durch mehrere Antennen empfangenen drahtlosen Signals bevorzugt das Signal der Antenne, das einen hervorragenden elektromagnetischen Wellenstatus hat, verwendet wird, oder die empfangenen Signale werden synthetisiert, um Rauschen zu entfernen, wodurch eine Verbesserung der Qualität und Zuverlässigkeit der Kommunikation realisiert wird. Da eine elektromagnetische Welle bei Aufprall auf ein Objekt reflektiert wird, wenn ein Kommunikator zum Beispiel nahe einem großen Gebäude verwendet wird, gibt es eine elektromagnetische Welle, die den Kommunikator direkt erreicht, und eine elektromagnetische Welle, die den Kommunikator nach Reflexion am Gebäude erreicht, es wird zwischen den beiden elektromagnetischen Wellen eine Differenz der Ankunftszeit erzeugt (Multipass), und die beiden elektromagnetischen Wellen stören einander, wodurch die Qualität der Kommunikation gemindert wird. Um dies zu verhindern wird eine Technologie der Verwendung von zwei oder mehr Antennen zum Empfangen der mehreren elektromagnetischen Wellen und Auswählen der stärksten elektromagnetischen Welle oder Synthetisieren der elektromagnetischen Wellen Diversität genannt. Die Empfangsdiversität ist eine Technologie, bei der Ausgaben mehrerer Empfangssysteme durch Anordnen mehrerer Antennen an räumlich beabstandeten Stellen oder durch Ändern der Richtung oder Polarisation synthetisiert oder umgeschaltet werden, um dadurch Pegelschwankungen der empfangenen elektromagnetischen Welle zu minimieren. Beispiele für ein synthetisches Verfahren zur Ausgabe in dem Empfangsdiversitätssystem beinhalten in erster Linie ein synthetisches Empfangsverfahren mit maximalem Verhältnis, ein Auswahlsyntheseempfangsverfahren und ein kombiniertes Empfangsverfahren mit gleicher Verstärkung.
  • Bei einer Empfangsdiversitätstechnologie sind, wie in 6 gezeigt ist, zwei Antennen AT1 und AT2 vorgesehen, und Ausgaben der Antennen werden Tunerabschnitten TU1 und TU2 zugeführt. Der Tunerabschnitt TU1 weist einen HF-Verstärker 31 zum Verstärken der Ausgabe der Antenne AT1, einen Mischer 32, einen Oszillator 33 und einen A/D-Umsetzer 34 auf. Ein Empfangskanal wird durch den Mischer 32 und den Oszillator 33 ausgewählt.
  • Analog dazu weist der Tunerabschnitt TU2 einen HF-Verstärker 41, einen Mischer 42, einen Oszillator 43 und einen A/D-Umsetzer 44 auf. Die Tunerabschnitte TU1 und TU2 sind als Halbleitervorrichtungen gemäß der oben erwähnten vorliegenden Technologie konfiguriert. Die Oszillatoren 33 und 43 weisen die Konfiguration eines LC-Oszillators auf und haben Spulen. Darüber hinaus bilden die Oszillatoren 33 und 43 PLL. Durch Verwendung der Halbleitervorrichtung der vorliegenden Ausführungsform, wie vorstehend erwähnt, wird eine Wirkung zum Abschwächen des von der Induktivität des Halbleiterchips abgestrahlten elektromagnetischen Felds erzielt.
  • Ausgaben der Tunerabschnitte TU1 und TU2 werden einem Demodulations- und synthetischen Diversitätsabschnitt 45 zugeführt, Verarbeitung der OFDM-Demodulation und dergleichen werden durchgeführt, und es wird ein Transportstrom gebildet. Ferner werden in dem Demodulations- und synthetischen Diversitätsabschnitt 45 die Ausgaben der beiden Tunerabschnitte jeweils demoduliert und danach synthetisiert. Zum Beispiel ist ein Wähler zum Auswählen der Ausgaben der beiden Antennen AT1 und AT2 vorgesehen, und die Ausgabe der Antenne auf einer Seite wird durch ein in dem Demodulations- und synthetischen Diversitätsabschnitt 45 erzeugtes Antennensteuersignal ausgewählt. Außer der Auswahlverarbeitung kann auch eine Verarbeitung für eine Synthese der Ausgaben der beiden Antennen AT1 und AT2 mit maximalem Verhältnis durchgeführt werden.
  • <Modifikation>
  • Obgleich die Ausführungsformen der vorliegenden Technologie oben konkret beschrieben wurden, ist die vorliegende Technologie nicht auf die oben beschriebenen Ausführungsformen beschränkt, und es sind basierend auf dem technischen Gedanken der vorliegenden Technologie verschiedene Modifikationen möglich. Darüber hinaus können die Konfigurationen, Verfahren, Schritte, Formen, Materialien, numerischen Werte und dergleichen bei den oben beschriebenen Ausführungsformen miteinander kombiniert werden, sofern sie nicht von dem Wesen der vorliegenden Technologie abweichen.
  • Zum Beispiel ist bei den oben beschriebenen Ausführungsformen ein Beispiel, in dem ein Siliciumchip als der Spacer 5 verwendet wurde, beschrieben worden; dies ist nicht einschränkend, und es kann auch durch eine Konfiguration, bei der der Spacer 5 ein Material mit einem hohen Widerstand und einer niedrigen Dielektrizitätskonstante beinhaltet, zum Beispiel ein Glas-Epoxid-Substrat (FR-4-Substrat), eine ähnliche Wirkung erzielt werden. FR-4 ist eine Abkürzung für Flammschutzmittel Typ 4 und bedeutet ein blankes Material, das durch Imprägnierung eines Glasfasertuchs mit einem Epoxidharz, gefolgt von einer Wärmeaushärtungsbehandlung zum Erhalt eines plattenförmigen Körpers, gebildet wird, und das sowohl eine flammenhemmende Eigenschaft als auch eine geringe Leitfähigkeit besitzt. Ein durch Verwendung einer Platte aus FR4 und daran Anhaften einer Kupferfolie erhaltenes Substrat als ein Basismaterial ist ein „Glas-Epoxid-Substrat“, das oftmals als ein Material für Leiterplatten verwendet wird. Darüber hinaus ist ein Arbeitsbeispiel, in dem Aluminium als die Abschirmungsschicht 7 verwendet wurde, beschrieben worden, dies ist nicht einschränkend, und es kann eine ähnliche Wirkung auch durch Verwendung eines Materials, das eine Leitfähigkeit im Bereich der von Aluminium erhalten kann, wie zum Beispiel Gold und Kupfer, erzielt werden.
  • Es wird darauf hingewiesen, dass die vorliegende Technologie die folgenden Konfigurationen annehmen kann.
    1. (1) Eine Halbleitervorrichtung, beinhaltend:
      • mehrere Halbleiterchips, die in einer vertikalen Form durch einen Spacer angeordnet sind, wobei
      • eine Abschirmungsschicht mit einer solchen Dicke, dass eine von einer Erzeugungsquelle des Halbleiterchips erzeugte elektromagnetische Feldstrahlung, die ausreichend absorbiert werden kann, zwischen den Halbleiterchips angeordnet ist.
    2. (2) Die Halbleitervorrichtung nach (1), wobei die Abschirmungsschicht ein Gebiet aufweist, das der Verteilung der elektromagnetischen Feldstrahlung aufgrund des Layouts der Erzeugungsquelle und des Spacers entspricht.
    3. (3) Die Halbleitervorrichtung nach (2), wobei die Abschirmungsschicht in einem solchen Gebiet und an einer solchen Stelle gebildet ist, dass sie die Erzeugungsquelle des Halbleiterchips abdecken kann, und ein Abdeckungsbereich der Abschirmungsschicht einen Bereich eines Gebiets direkt über der Erzeugungsquelle bis zu einem durch Hinzufügen einer Dicke des Spacers erreichten Gebiet abdeckt.
    4. (4) Die Halbleitervorrichtung nach (1), wobei der Spacer eines von Silicium, Aluminiumoxid, Zirconiumoxid und Aluminiumnitrid beinhaltet.
    5. (5) Die Halbleitervorrichtung nach (1) bis (4), wobei die Abschirmungsschicht ein dünner Metallfilm ist.
    6. (6) Die Halbleitervorrichtung nach (5), wobei der dünne Metallfilm der Abschirmungsschicht eines von Aluminium, Kupfer, Nickel und Silber beinhaltet.
    7. (7) Die Halbleitervorrichtung nach einem von (1) bis (6), wobei die Erzeugungsquelle einen LC-Resonator aufweist, der eine Induktivität und einen Kondensator beinhaltet.
    8. (8) Die Halbleitervorrichtung nach einem von (1) bis (7), wobei der Halbleiterchip einen Oszillator aufweist, in dem der LC-Resonator verwendet wird.
    9. (9) Die Halbleitervorrichtung nach einem von (1) bis (10), wobei der Halbleiterchip einen Empfangstuner für Fernsehausstrahlung bildet.
  • Bezugszeichenliste
    • 10, 20, 30, 40
    Halbleitervorrichtung
    2
    Substrat,
    3a, 3b
    Halbleiterchip
    4a, 4b
    Klebstoff
    5
    Spacer,
    6a, 6b
    Draht
    7
    Abschirmungsschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005243754 A [0005]

Claims (9)

  1. Halbleitervorrichtung, umfassend: mehrere Halbleiterchips, die in einer vertikalen Form durch einen Spacer angeordnet sind, wobei eine Abschirmungsschicht mit einer solchen Dicke, dass eine von einer Erzeugungsquelle des Halbleiterchips erzeugte elektromagnetische Feldstrahlung, die ausreichend absorbiert werden kann, zwischen den Halbleiterchips angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Abschirmungsschicht ein Gebiet aufweist, das der Verteilung der elektromagnetischen Feldstrahlung aufgrund des Layouts der Erzeugungsquelle und des Spacers entspricht.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Abschirmungsschicht in einem solchen Gebiet und an einer solchen Stelle gebildet ist, dass sie die Erzeugungsquelle des Halbleiterchips abdecken kann, und ein Abdeckungsbereich der Abschirmungsschicht einen Bereich eines Gebiets direkt über der Erzeugungsquelle bis zu einem durch Hinzufügen einer Dicke des Spacers erreichten Gebiet abdeckt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Spacer eines von Silicium, Aluminiumoxid, Zirconiumoxid und Aluminiumnitrid beinhaltet.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die Abschirmungsschicht ein dünner Metallfilm ist.
  6. Halbleitervorrichtung nach Anspruch 4, wobei der dünne Metallfilm der Abschirmungsschicht eines von Aluminium, Kupfer, Nickel und Silber beinhaltet.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die Erzeugungsquelle einen LC-Resonator aufweist, der eine Induktivität und einen Kondensator beinhaltet.
  8. Halbleitervorrichtung nach Anspruch 7, wobei der Halbleiterchip einen Oszillator aufweist, in dem der LC-Resonator verwendet wird.
  9. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip einen Empfangstuner für Fernsehausstrahlung bildet.
DE112018006518.9T 2017-12-20 2018-10-05 Halbleitervorrichtung Pending DE112018006518T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017244239 2017-12-20
JP2017-244239 2017-12-20
PCT/JP2018/037389 WO2019123777A1 (ja) 2017-12-20 2018-10-05 半導体装置

Publications (1)

Publication Number Publication Date
DE112018006518T5 true DE112018006518T5 (de) 2020-09-03

Family

ID=66994053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006518.9T Pending DE112018006518T5 (de) 2017-12-20 2018-10-05 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11594519B2 (de)
JP (2) JP7179019B2 (de)
CN (1) CN111480225A (de)
DE (1) DE112018006518T5 (de)
WO (1) WO2019123777A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037885B2 (en) * 2019-08-12 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging device comprising a shield structure
CN111082190B (zh) * 2019-11-15 2022-07-19 天津大学 一种双工器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135669A (ja) 2000-10-26 2002-05-10 Alps Electric Co Ltd デジタル放送受信チューナ
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2005039596A (ja) * 2003-07-16 2005-02-10 Sony Corp 集積化発振回路
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP4159960B2 (ja) 2003-09-30 2008-10-01 シャープ株式会社 チューナｉｃパッケージおよびデジタル放送受信機用サブアセンブリ
JP4161911B2 (ja) 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
JP4434778B2 (ja) 2004-02-25 2010-03-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005277356A (ja) 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US7892858B2 (en) 2008-03-05 2011-02-22 Stats Chippac, Ltd. Semiconductor package with stacked semiconductor die each having IPD and method of reducing mutual inductive coupling by providing selectable vertical and lateral separation between IPD
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
JP2012122058A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置
JP2015109551A (ja) 2013-12-04 2015-06-11 ソニー株式会社 チューナ装置
JP6262573B2 (ja) * 2014-03-07 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9520356B1 (en) * 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
JP6930427B2 (ja) * 2016-01-14 2021-09-01 ソニーグループ株式会社 半導体装置
US10171053B2 (en) * 2016-05-05 2019-01-01 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with an injection-locked oscillator driver stage

Also Published As

Publication number Publication date
JPWO2019123777A1 (ja) 2021-01-21
JP7179019B2 (ja) 2022-11-28
JP7357136B2 (ja) 2023-10-05
US20200388593A1 (en) 2020-12-10
JP2023015234A (ja) 2023-01-31
CN111480225A (zh) 2020-07-31
US11594519B2 (en) 2023-02-28
WO2019123777A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
DE102017202578B4 (de) Halbleitervorrichtung, die eine Antenne enthält, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10118742B4 (de) Mikrowellen-Millimeterwellen-Modul mit integrierter Antenne
DE60218101T2 (de) Hochfrequenzschaltungsmodul
DE69829431T2 (de) Antenne mit zirkularer Polarization
DE60320280T2 (de) Antenne mit eingebautem filter
DE60009874T2 (de) V-Schlitz-Antenne für zirkulare Polarisation
DE112009003563B4 (de) Hochfrequenzkoppler und kommunikationsvorrichtung
DE69726523T2 (de) Antenne
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE102017200124A1 (de) Wafer Level Packages mit integrierter oder eingebetteter Antenne
DE112017001710T5 (de) Mikrowellenantenneneinrichtung, Verpackungs- und Herstellungsverfahren
DE112012000285T5 (de) Laminierte Antennenstrukturen für Package-Anwendungen
DE112008000578T5 (de) Antenne und Funkkommunikationsvorrichtung
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102010056573A1 (de) Antennenmodul
DE10361634A1 (de) Leistungsfähige kostengünstige Monopolantenne für Funkanwendungen
DE102011079105A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012214397A1 (de) Duplexer mit Abschirmbonddrähten zwischen Filtern
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE112018005303B4 (de) Antenne und fensterscheibe für ein fahrzeug
DE112018006518T5 (de) Halbleitervorrichtung
DE212018000050U1 (de) Ultra-Breitbandantenne
DE212019000431U1 (de) Kommunikationsgerät
DE102013111569A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102013201222A1 (de) Antennenvorrichtung