JP2015109551A - チューナ装置 - Google Patents
チューナ装置 Download PDFInfo
- Publication number
- JP2015109551A JP2015109551A JP2013251261A JP2013251261A JP2015109551A JP 2015109551 A JP2015109551 A JP 2015109551A JP 2013251261 A JP2013251261 A JP 2013251261A JP 2013251261 A JP2013251261 A JP 2013251261A JP 2015109551 A JP2015109551 A JP 2015109551A
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- connector
- pin
- pins
- tuner device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/08—Constructional details, e.g. cabinet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/64—Constructional details of receivers, e.g. cabinets or dust covers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Structure Of Receivers (AREA)
Abstract
【課題】チューナ装置を収納するシールドケースによる不要な共振を防止して、チューナ装置を小型化する。【解決手段】筐体の縦、横、奥行き、斜めおよび任意の寸法のいずれも、収納するチューナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いものとされる。さらに、チューナICのと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つようにされる。【選択図】図6
Description
本開示は、例えばテレビジョン放送受信用のチューナ装置に関する。
近年、テレビジョン受信装置などに使用されるチューナ装置に対して、回路の小型化、チップ面積縮小などの要求が高い。ノート型パーソナルコンピュータ、携帯電話器、スマートホン等の携帯型電子端末機器にチューナ装置を搭載する場合には、小型化であることが強く要請される。
多くのチューナ装置は、ミキサーなどの機能ブロックを搭載し、付随して電圧制御発振器などで構成される局部発振器をIC(Integrated Circuit)(チューナモジュール、チューナIC等と呼ばれるが、以下では、チューナICと称する)として構成する。小型化、チップ面積縮小を達成するため、より高い周波数で発振器を発振させ、分周回路などで分周することで広範囲の局部発振周波数を得るようにしている。
チューナ装置は、チューナICを取り付けた基板を導電性金属の筐体(シールドケース)内に収納し、F型コネクタやIEC(International Electrotechnical Commission) コネクタが筐体に取り付けられた構成とされている(例えば特許文献1参照)。
筐体が導電性金属で構成されているために、チューナ装置から発生する不要輻射によって電気的に筐体が共振し、アンテナを構成し、筐体から不要電波が放射されるおそれがある。筐体の共振は、筐体を構成する導体の両端が短絡または開放とされている長さ(寸法)がλ/2とほぼ等しい場合に発生する。例えば周波数が1GHz以下であれば、波長λが30cm以上の大きな値となるので、チューナICの筐体に関しては、共振のことを考慮する必要性が少ない。
しかしながら、上述したように、チューナ装置内部の発振器の周波数が数GHz例えば8GHzとなると、λ/2=1.875cmとなり、チューナ装置の筐体を小型化した場合に、筐体が共振し、不要輻射が発生するおそれがある。
したがって、本開示の目的は、筐体の共振を回避し、小型のチューナ装置を提供することにある。
本開示は、筐体の縦、横、高さ、斜めおよび任意の寸法のいずれも、収納するチュ
ーナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いチューナ装置である。
好ましくは、チューナICが局部発振器を含み、数GHz〜10GHzの高周波信号を扱うものである。
さらに、チューナICと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、
ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つようにされる。
ーナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いチューナ装置である。
好ましくは、チューナICが局部発振器を含み、数GHz〜10GHzの高周波信号を扱うものである。
さらに、チューナICと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、
ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つようにされる。
少なくとも一つの実施形態によれば、 チューナ装置の共振を回避することができ、不要輻射が発生することを防止できる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であっても良い。
以下に説明する実施の形態は、本開示の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本開示の範囲は、以下の説明において、特に本開示を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。
以下の説明は、下記の順序にしたがってなされる。
<1.従来のチューナ装置>
<2.一実施の形態>
<3.変形例>
以下の説明は、下記の順序にしたがってなされる。
<1.従来のチューナ装置>
<2.一実施の形態>
<3.変形例>
<1.従来のチューナ装置>
従来のチューナ装置の回路構成を図1に示す。チューナ装置に対してアンテナ1からの信号が同調回路2に供給され、同調回路2において妨害波信号が除去される。同調回路2の出力信号が高周波増幅回路3において所望のレベルまで増幅される。
従来のチューナ装置の回路構成を図1に示す。チューナ装置に対してアンテナ1からの信号が同調回路2に供給され、同調回路2において妨害波信号が除去される。同調回路2の出力信号が高周波増幅回路3において所望のレベルまで増幅される。
高周波増幅回路3の出力信号が混合回路4に供給され、局部発振回路5からの局部発振信号と混合されて周波数変換がなされる。周波数変換によって後段の復調器などに依存する所望周波数に希望波信号を変換する。さらに、増幅回路6によって所望のレベルまで希望波信号が増幅されて、同調回路7によって妨害波信号が除去される。
局部発振回路5は、制御回路8によって制御されるPLL(Phase Locked Loop )回路の構成とされる。制御回路8は、外部のコントロールユニット10により制御される。制御回路8に対してメモリ9が接続されている。メモリ9には、制御に必要な情報が格納される。
近年のチューナの小型化、低コスト化要求からチューナの機能のより多くをチューナIC内部に取り込む努力が継続されてきている。例えば従来のMO(Mixer Oscillator)PLL−ICと呼ばれるチューナICでは、混合回路4、増幅回路6、局部発振回路5の一部、制御回路8程度がチューナICに内蔵されていた。近年のチューナICの主力となっているシリコンチューナIC11においては、図1において一点鎖線で示すように、コントロールユニット10以外の全ての機能を内蔵している。
図2Aは、MOPLL−ICにおける局部発振器の回路例を示し、図2Bは、そのVCOカーブ(制御電圧Vcに対する発振周波数fの変化のカーブ)である。制御電圧Vcが端子20に供給され、電圧制御同調用容量21の容量値が制御電圧Vcによって制御される。電圧制御同調用容量21と同調用インダクタ22によってLC共振器が構成される。LC共振器と発振器用素子23によって局部発振器が構成される。また、従来のMOPLLにおいては、多くの場合、局部発振周波数は源発発振周波数と一致していた。
電圧制御同調用容量21は、ディスクリート部品であるバリキャップなどで構成され、端子20に供給される制御電圧は0〜32V程度である。端子120への制御電圧Vcと発振器の周波数の関係を示したVCOカーブは、図2Bに示すように、1本の線で引けることが通例であり、所要周波数範囲をカバーするようになされていた。
しかしながら、シリコンチューナICの場合、それまではICの外部部品であった電圧制御同調用容量21や、同調用インダクタ22もIC内蔵を図るようになされる。その場合、容量値、容量変化幅、インダクタ値がディスクリート部品のように大きな素子を内蔵することが難しい。この問題をクリアする工夫がなされた回路構成が図3Aに示されている。
図2Aの構成と同様に、端子30からの制御電圧Vcによって容量値が制御される電圧制御同調用容量31と同調用インダクタ32によってLC共振器が構成され、LC共振器に対して発振器制御素子33が接続される。さらに、電圧制御同調用容量31に対して、スイッチ制御同調容量341 〜34N のそれぞれとスイッチ351 〜35N のそれぞれとからなる直列回路が並列に接続されている。
スイッチ351 〜35N のオン/オフを制御することによって、同調容量の値を変化させることができる。スイッチ制御同調用容量341 〜34N を所望周波数に合わせて切り替えるので、制御電圧Vcによってその容量が制御される電圧制御同調用容量31の容量変化幅の減少を補うことができる。さらに、同調用インダクタ32のインダクタ値の減少によって、高い周波数、例えば数GHz〜10GHz程度に源発発振周波数を設定し、その後、発振周波数を分周して所望の局発周波数にすることによってシリコンチューナ化を達成している。
図3Bに示すように、VCOカーブとして、同じ制御電圧Vcの変化幅であっても、発振周波数fが段階的に異なるサブバンドを形成することができる。電圧制御同調用容量31を可変することによって、制御電圧Vcに対して連続的な周波数変化をするサブバンドが設定され、スイッチ制御同調用容量341 〜34N を切り替えることによって、サブバンドが切り替えられる。これらの制御によって所望の可変範囲が確保される。
この結果、シリコンチューナ化することで、それまで使用することのなかった数GHz〜10GHzの高周波信号を扱うこととなり、例えば外来妨害波の中にこの周波数付近のものが存在する場合、信号受信感度の劣化などを引き起こすなどの課題がある。
筐体にFコネクタやIECコネクタを有する従来のCANチューナなどにおいて、キャビティ空間を形成しやすい構造にチューナICが内蔵される。そうでない場合でも最終商品に内蔵される。すなわち、何らかの筐体内にチューナICが内蔵されるか、キャビティ空間とみなすことができる空間に内蔵される。
この場合、外来の妨害波によるキャビティ共振の抑制や、チューナ装置内の信号成分の不要輻射によるキャビティ共振などを抑制することが望まれる。この観点から、形成されるキャビティ空間の任意の方位の寸法が、外部からの妨害波やチューナ装置内部での信号周波数の半波長λ/2[m]以下の寸法であることが望ましい。しかしながら、上述したように、チューナICに搭載される発振器の源発発振周波数の高周波化により、キャビティ空間の小型化、それに伴うチューナ装置の小型化を達成することが難しくなる問題があった。
図4に従来の一般的なチューナ装置の外観を示す。二点鎖線で示す金属製のシールドケース41と、シールドケース41に対して取り付けられるFコネクタ、IECコネクタ等のコネクタ42とによって、メカ筐体43が構成される。
チューナIC44とピンコネクタ45とがマウントされたプリント基板48がメカ筐体43内に収納されている。ピンコネクタ45は、メカ筐体43の内部から外部に突出する複数のピンからなるピン群46と、ピン群46を保持するピンコネクタモールド47からなる。
図5Aに示すように、金属製のシールドケース41は、縦、横、高さがそれぞれ寸法a、寸法b、寸法hである直方体のキャビティ空間を構成し、例えば左右の面49と面50とを短絡面としてλ/2共振器とみなすことができる。図5Bにλ/2共振器における共振時の電界を示す。面49と面50とは、それぞれ短絡面51および短絡面52として振る舞う。寸法bをその波長の半分とする周波数成分にとって短絡面は節となり、また、短絡面51、52の半分の寸法b/2の箇所は振動の腹となるような電界分布53のような共振を起こす。この共振周波数にあたる妨害波などがューナー装置に注入されると、共振を起こし、例えばチューナIC44で使用される周波数などに近い場合は、受信障害などが引き起こされる問題があった。
<2.一実施の形態>
「シールドケースのサイズ」
本開示の一実施の形態では、図6に示すように、シールドケース41の寸法a、b、c、hを設定する。寸法cは、最も離れている頂点同士の距離(斜め寸法と称する)である。チューナICとして、内蔵する発振器の源発発振周波数の最高周波数が8GHzの場合、8GHzのλ/2は1.875cmとなる。この場合空気の比誘電率は1.00059なのでほぼ1として計算した。
「シールドケースのサイズ」
本開示の一実施の形態では、図6に示すように、シールドケース41の寸法a、b、c、hを設定する。寸法cは、最も離れている頂点同士の距離(斜め寸法と称する)である。チューナICとして、内蔵する発振器の源発発振周波数の最高周波数が8GHzの場合、8GHzのλ/2は1.875cmとなる。この場合空気の比誘電率は1.00059なのでほぼ1として計算した。
図6の寸法は、チューナICをプリント基板に実装したものを金属製のシールドケース41内に収める形式で設計した場合のシールドケース41内の寸法である。λ/2共振器として見たとき、形成されるシールドケースの縦寸法a、横寸法b、高さ寸法hは、それぞれ1.16cm、1.26cm、0.69cmに設定される。さらに斜め寸法cは、1.84cmに設定される。
実際のλ/2共振器を考える場合、短絡面となりうる金属製シールドケース41の任意の組み合わせを考慮することが望まれる。シールドケース41における最も大きい寸法は、直方体の対角となる斜め寸法cであるが、この寸法cでも1.875cm以下である。したがって、8GHz以下での共振が起きることが抑制され、発振器への干渉なども起きず良好な受信が可能となる。すなわち、シールドケース41のサイズを、シールドケース41内の任意の2点間距離が搭載するチューナICの発振器の源発発振周波数のうち最高周波数の半波長よりも短いサイズ以下にすることである。
「ピンコネクタの改良」
さらに、チューナ装置を小型化するために、ピンコネクタ等に代表されるセット基板との接続用コネクタを改良することが望まれる。例えばテレビジョン受信機に使用される比較的簡素な構成のI2C(Inter-integrated Circuit)通信制御されるスーパーヘテロダイン方式のチューナ装置であれば、以下のような合計6個のピンが必要とされる。
さらに、チューナ装置を小型化するために、ピンコネクタ等に代表されるセット基板との接続用コネクタを改良することが望まれる。例えばテレビジョン受信機に使用される比較的簡素な構成のI2C(Inter-integrated Circuit)通信制御されるスーパーヘテロダイン方式のチューナ装置であれば、以下のような合計6個のピンが必要とされる。
ピンt1(番号1):中間周波数出力差動+側、ピンt2(番号2):中間周波数出力差動−側、ピンt3(番号3):AGC制御電圧端子、ピンt4(番号4):I2C通信用SCL端子、ピンt5(番号5):I2C通信用SDA端子、ピンt6(番号6):電源端子
さらに、ケーブル放送受信用セットトップボックスやレコーダ機器に使用されるものであれば更にループスルー出力用のピンt7が必要となるので合計7ピンが必要となる。
さらに、ケーブル放送受信用セットトップボックスやレコーダ機器に使用されるものであれば更にループスルー出力用のピンt7が必要となるので合計7ピンが必要となる。
このように6乃至7本のピンを必要とする場合、それぞれのピンが規則性を持たずにチューナ装置内の任意の箇所に配置することは望ましくなく、セット基板上での配線のしやすさの都合もあり、一か所に一直線上に配列されることが多い。しかしながら、ピン間の距離は半田付け工程を考慮すると、半田ブリッジなどの製造不良の抑制などの観点から、より離れていることが望ましい。したがって、製造工程が許容する最少ピン間隔にピン数を乗じた長さから決まるピンコネクタ部のサイズによって、チューナ装置のサイズが規定される。
図7Aは、例えば7ピンで構成される一直線に並んだピンコネクタ45を示す。ピンコネクタ45を上面から見たものが図7Bである。ピンコネクタ45は、7本のピンt1〜t7からなるピン群46が一直線上に整列してピンコネクタモールド47に対して取り付けられている。ピン群46において、隣接するピンの間隔がdとされている。間隔dは、製造工程が許容する最少ピン間隔であり、例えばd=2mmとした場合、ピンコネクタ45の長さL1は、2mm×(7−1)+1mm×2=14mmとなる。この場合、両端のピンとピンコネクタモールド47の端面の距離を1mmとした。これがある一方向における小サイズ化の限界値となる。
図8は、ピン群46の配列をジグザク配列とすることによって、ピンコネクタ45をより小型化することができる例を示す。図8Aは、例えば7ピンで構成されるジグザグ状に並んだピンコネクタ45を示す。ピンコネクタ45を上面から見たものが図8Bである。
このような配列によって、製造工程が許容する最少ピン間隔で決まる寸法dが2mmの場合、7ピンの場合でもピンコネクタ45の長さ方向のピン間隔寸法pが1.41mmとすることができる。したがって、寸法L2が1.41mm×(7−1)+1mm×2=10.46mmとすることができ、図7Bに示す寸法L1(14mm)よりも小さくすることが可能となる。
さらに、図8Cに示すように、さらにピン間隔を大きくとることも可能であり、例えばピンt1〜t7の機能が下記のように割り当てられている。
t1:中間周波数出力差動+側、t2:中間周波数出力差動−側、t3:AGC制御電圧端子、t4:I2C通信用SCL端子、t5:I2C通信用SDA端子、t6:電源端子、t7:ループスルー出力
t1:中間周波数出力差動+側、t2:中間周波数出力差動−側、t3:AGC制御電圧端子、t4:I2C通信用SCL端子、t5:I2C通信用SDA端子、t6:電源端子、t7:ループスルー出力
このような場合、中間周波数出力差動−側(ピンt2)と、AGC制御電圧端子(ピンt3)は隣接するピンである。ピンt2に表れる信号レベルは多くの場合0dBm付近と大きく、隣接するピンt3の場合0〜数Vの電圧範囲で100dB程度のゲイン制御を行うので、外来ノイズとの干渉に弱い。したがって、ピンt2とピンt3は、可能な限り離すことが望ましい。
図8Cに示すように、長さ方向のピン間隔寸法pが1.41mmのままで、ピンt2とt3の間隔d’を例えば3mmとすることで、寸法L2を維持したままで各ピンの間隔を大きくとることができる。
図8Cに示すように、長さ方向のピン間隔寸法pが1.41mmのままで、ピンt2とt3の間隔d’を例えば3mmとすることで、寸法L2を維持したままで各ピンの間隔を大きくとることができる。
図9は、チューナ装置とセット(電子機器)との間の接続の態様を示している。チューナ装置のピンコネクタモールド47によって保持され、プリント基板(チューナ基板)48から突出するピン群46がセット基板61の所定箇所と接続される。ピン群46がジグザク配列とされているので、プリント基板48上でピン群46の占める面積Stおよびセット基板上でピン群46の占める面積Ssが一直線の配列と比較して大きくなる。
この問題を解決する一つの構成例を図10Aおよび図10Bを参照して説明する。
プリント基板48におけるピン配列を直線とし、シールドケース41内において、ピン群46をほぼ直角に折り曲げ、ピンコネクタモールド47を介してチューナ装置の外部に導出する。図10Bに示すように、プリント基板48の位置から折り曲げ位置までの長さを隣接するピン同士の間で異ならせる。すなわち、i番目のピンtiのプリント基板48の位置から折り曲げ位置までの長さをxiとすると、i+1番目のピンti+1のプリント基板48の位置から折り曲げ位置までの長さをxi+1(≠xi)とする。
プリント基板48におけるピン配列を直線とし、シールドケース41内において、ピン群46をほぼ直角に折り曲げ、ピンコネクタモールド47を介してチューナ装置の外部に導出する。図10Bに示すように、プリント基板48の位置から折り曲げ位置までの長さを隣接するピン同士の間で異ならせる。すなわち、i番目のピンtiのプリント基板48の位置から折り曲げ位置までの長さをxiとすると、i+1番目のピンti+1のプリント基板48の位置から折り曲げ位置までの長さをxi+1(≠xi)とする。
このようにすると、ピンコネクタモールド47およびセット基板61におけるピン配列をジグザク配列とすることができる。したがって、プリント基板48上でピン群46の占める面積Stを図9の構成と比較して小さくすることができ、ピンコネクタモールド47を小型化でき、チューナ装置の小型化に有利な構成となる。前述したように、隣接するピン同士の間隔を許容限度の値dと等しいかまたはより大とし、ピン群46の配列の長さが長くなることを防止している。この場合、図10Aの構成では、プリント基板48上での隣接するピン同士の間隔が許容限度の値dより小さくなる。しかしながら、ピンとセット基板61との間の半田付けの作業を行う場合のピン同士の間隔をd以上に確保することができる。
チューナ装置の小型化を行う際、搭載するチューナICのパッケージはICのピン数などの制約から小型化を行うことの限度があり、チューナ装置の基板上におけるチューナICが占める面積の割合はチューナ装置が小型化するに従い影響が大きくなる。一方、チューナ装置は、FコネクタやIECコネクタを有することが大半であり、チューナ装置が小型化する際、規格化されたサイズのこれらのコネクタでサイズがチューナ装置のサイズを規定することになる。
すなわち、図11に示すように、Fコネクタ若しくはIECコネクタ等のコネクタ42とほぼ同程度までチューナ装置のシールドケース41を小さくすると、コネクタ芯線55がコネクタ42の中央からそのままチューナ基板48の中央付近に位置することになる。しかしながら、チューナIC44のサイズが基板面積の1/4以上のサイズである場合には、幾何学的に必ずチューナIC44が基板48の中心と重なってしまうので、チューナIC44を迂回するために、芯線55が例えばクランク形状のような形状とされる。さらに、プリント基板48に形成されるスルーホール56を介して導出される。
さらに、図11では、チューナIC44がプリント基板48のシールドケース41の内側の面にマウントされている。これに対して、図12に示すように、チューナIC44をプリント基板48のシールドケース41の外側の面にマウントすることが好ましい。コネクタ芯線55がチューナIC44や基板48上の信号線などと近接する箇所では、不要輻射成分の飛び込み、干渉が生じやすく、受信障害となるおそれがある。図12の構成では、コネクタ芯線55のクランク部が無い方のプリント基板48の面にチューナIC44を実装することによって、コネクタ芯線55とのアイソレーションを確保することができ、相互干渉を抑制することが可能となる。
同様に、アイソレーションを確保するために、図13に示すように、スルーホール56(芯線55)の位置がチューナIC44となるべく離れていることが望ましい。例えばプリント基板48の4隅の近傍であって、チューナIC44の中心に対して最も離間距離が大きい位置にスルーホール56が形成される。
ケーブルテレビ受信やレコーダーなどに搭載されるチューナ装置では、ループスルー出力を有することが特徴である。ループスルー回路で扱う周波数は放送波そのものであり、プリント基板上の信号配線引き回しなどによる高周波信号の減衰を防止する必要がある。図14は、ループスルー出力を有するチューナ装置の一例を示す。
基本的には図1に示す一般的なチューナ装置と同様の構成であるが、Fコネクタ若しくはIECコネクタ42から入力された信号はプリント基板48上の信号配線57を介してループスルー出力を有するチューナIC144若しくはループスルー回路に供給される。そして、チューナIC144若しくはループスルー回路から信号配線157を介してFコネクタ若しくはIECコネクタ等のループスルー出力用コネクタ142から出力される。
かかる構成において、コネクタ42とループスルー出力用コネクタ142とは、同軸ケーブルのねじ込み易さを確保するために、各セットメーカーにより最近接距離に制限があることが多い。その結果、信号配線57および157が延び、高周波信号の減衰などが生じるおそれがあった。
さらに、図15に示すように、入力側のFコネクタ若しくはIECコネクタ(コネクタ42)のシールドケース41と、ループスルー出力用コネクタ142のシールドケース141が別体の場合もある。この場合、チューナ装置が搭載されるセット基板148上の配線257によってループスルー出力が配線されることが多く、配線長による電力損失が発生するなどの問題があった。
かかる点を考慮して、図15においては、ループスルー出力の配線257をより短く配線するようになされている。ループスルー出力を有するチューナIC144からの信号を含む信号線、制御線はピンコネクタモールド147などによって集合体化されたピンコネクタ群146まで基板上の配線で結線される。配線257をより短くするためにピンコネクタ群146の配列順の中で、最もループスルー出力用コネクタ142に近い側にループスルー出力端子を配置する。この配置によって、配線長による電力損失を抑制することが可能となる。
「実施例」
本開示の一実施例を図16および図17に示し、他の実施例を図18に示す。図16の実施例は、IECコネクタ242を有し、図16の実施例は、Fコネクタ342を有する。IECコネクタ242の芯線201がクランク状の形態とされている。内蔵する発振器の源発発振周波数の最高周波数が8GHzであるチューナIC202が基板203を挟んでIECコネクタの芯線201と反対側にマウントされ、図6に示すような寸法の金属製のシールドケース204を筐体としている。
本開示の一実施例を図16および図17に示し、他の実施例を図18に示す。図16の実施例は、IECコネクタ242を有し、図16の実施例は、Fコネクタ342を有する。IECコネクタ242の芯線201がクランク状の形態とされている。内蔵する発振器の源発発振周波数の最高周波数が8GHzであるチューナIC202が基板203を挟んでIECコネクタの芯線201と反対側にマウントされ、図6に示すような寸法の金属製のシールドケース204を筐体としている。
かかるチューナ装置がセット基板61上に実装される。チューナ装置のジグザク配列のピン群205がセット基板61に設けられているスルーホールに挿入される。さらに、ピン群205と平行して突出するばね性を有する取り付け脚部206aおよび206bをチューナ装置が有する。さらに、ピン群205を支持するピンコネクタモールドのIECコネクタ242に近い側に突起207aおよび207bが設けられている。
図17に示すように、セット基板61に設けられている貫通孔208aおよび208bに対して、取り付け脚部206aおよび206bが挿入される。取り付け脚部206aおよび206bに設けられている凸部によって抜け止め効果が生じるようになされている。さらに、突起207aおよび207bが実装後にセット基板61の表面と接するようになされているので、チューナ装置が自重によって回転することが防止される。このようにしてセット基板61上にチューナ装置を確実に取り付けることができる。例えばこの取り付け状態でリフロー装置によって半田付けがなされる。
図18に示す他の実施例も、Fコネクタ342を有する点を除いては、上述した一実施例と同様の構成とされている。対応する部分に対しては、同一の参照符号を付すことにする。ピンt1〜t7の中で、ピンt7がループスルー出力用ピンである。
<3.変形例>
以上、本開示の実施の形態について具体的に説明したが、上述の各実施の形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた構成、方法、工程、形状、材料および数値などはあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値などを用いても良い。例えばデジタルテレビジョン放送用チューナとBS放送用チューナとの両方を有するチューナICを使用する場合に対しても本開示を適用することができる。
以上、本開示の実施の形態について具体的に説明したが、上述の各実施の形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた構成、方法、工程、形状、材料および数値などはあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値などを用いても良い。例えばデジタルテレビジョン放送用チューナとBS放送用チューナとの両方を有するチューナICを使用する場合に対しても本開示を適用することができる。
なお、本開示は、以下のような構成も取ることができる。
(1)
筐体の縦、横、高さ、斜めおよび任意の寸法のいずれも、収納するチューナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いチューナ装置。
(2)
前記チューナICが局部発振器を含み、数GHz〜10GHzの高周波信号を扱うものである(1)に記載のチューナ装置。
(3)
前記チューナICと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、
前記ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つ(1)または(2)に記載のチューナ装置。
(4)
プリント基板上では、複数のピンの配列が直線上とされ、
前記複数のピンが折り曲げられ、
前記ピンの折り曲げ位置までの寸法が互い違いに異なる値とされることによって、導出されるピンの配置がジグザグ配列とされる(1)乃至(3)の何れかに記載のチューナ装置。
(5)
プリント基板の外側の面にチューナICが実装され、
前記チューナICに対してコネクタの芯線がクランク状に折り曲げられて接続される(1)乃至(4)の何れかに記載のチューナ装置。
(6)
ループスルー出力用のコネクタを備え、
前記ループスルー出力用コネクタまでの配線がピンコネクタ配列上で前記ループスルー出力用コネクタに近い位置にループスルー出力用ピンを有する(1)乃至(5)の何れかに記載のチューナ装置。
(7)
前記ピンコネクタのピンとほぼ同一方向に延長し、基板に形成された穴に挿入される取り付け脚部と、コネクタの重みによる回転を阻止するための突起とを有する(1)乃至(6)の何れかに記載のチューナ装置。
(1)
筐体の縦、横、高さ、斜めおよび任意の寸法のいずれも、収納するチューナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いチューナ装置。
(2)
前記チューナICが局部発振器を含み、数GHz〜10GHzの高周波信号を扱うものである(1)に記載のチューナ装置。
(3)
前記チューナICと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、
前記ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つ(1)または(2)に記載のチューナ装置。
(4)
プリント基板上では、複数のピンの配列が直線上とされ、
前記複数のピンが折り曲げられ、
前記ピンの折り曲げ位置までの寸法が互い違いに異なる値とされることによって、導出されるピンの配置がジグザグ配列とされる(1)乃至(3)の何れかに記載のチューナ装置。
(5)
プリント基板の外側の面にチューナICが実装され、
前記チューナICに対してコネクタの芯線がクランク状に折り曲げられて接続される(1)乃至(4)の何れかに記載のチューナ装置。
(6)
ループスルー出力用のコネクタを備え、
前記ループスルー出力用コネクタまでの配線がピンコネクタ配列上で前記ループスルー出力用コネクタに近い位置にループスルー出力用ピンを有する(1)乃至(5)の何れかに記載のチューナ装置。
(7)
前記ピンコネクタのピンとほぼ同一方向に延長し、基板に形成された穴に挿入される取り付け脚部と、コネクタの重みによる回転を阻止するための突起とを有する(1)乃至(6)の何れかに記載のチューナ装置。
5・・・局部発振器
11,44・・・チューナIC
41・・・シールドケース
42・・・コネクタ
46・・・ピン群
47・・・ピンコネクタモールド
48・・・プリント基板
61・・・セット基板
11,44・・・チューナIC
41・・・シールドケース
42・・・コネクタ
46・・・ピン群
47・・・ピンコネクタモールド
48・・・プリント基板
61・・・セット基板
Claims (7)
- 筐体の縦、横、高さ、斜めおよび任意の寸法のいずれも、収納するチューナICの発振器の源発発振周波数のうち最大周波数の半波長よりも短いチューナ装置。
- 前記チューナICが局部発振器を含み、数GHz〜10GHzの高周波信号を扱うものである請求項1に記載のチューナ装置。
- 前記チューナICと接続される複数のピンを備えるピンコネクタにおけるピン配置がジグザグ配列とされ、
前記ピンコネクタのピン数とピン間隔を乗じて決定される長さよりも短いピンコネクタサイズを持つ請求項1に記載のチューナ装置。 - プリント基板上では、複数のピンの配列が直線上とされ、
前記複数のピンが折り曲げられ、
前記ピンの折り曲げ位置までの寸法が互い違いに異なる値とされることによって、導出されるピンの配置がジグザグ配列とされる請求項3に記載のチューナ装置。 - プリント基板の外側の面にチューナICが実装され、
前記チューナICに対してコネクタの芯線がクランク状に折り曲げられて接続される請求項3に記載のチューナ装置。 - ループスルー出力用のコネクタを備え、
前記ループスルー出力用コネクタまでの配線がピンコネクタ配列上で前記ループスルー出力用コネクタに近い位置にループスルー出力用ピンを有する請求項3に記載のチューナ装置。 - 前記ピンコネクタのピンとほぼ同一方向に延長し、基板に形成された穴に挿入される取り付け脚部と、コネクタの重みによる回転を阻止するための突起とを有する請求項3に記載のチューナ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013251261A JP2015109551A (ja) | 2013-12-04 | 2013-12-04 | チューナ装置 |
TW103140516A TW201524138A (zh) | 2013-12-04 | 2014-11-21 | 調諧器裝置 |
CN201480065180.XA CN105993130B (zh) | 2013-12-04 | 2014-11-28 | 调谐器装置 |
PCT/JP2014/005959 WO2015083353A1 (ja) | 2013-12-04 | 2014-11-28 | チューナ装置 |
US15/038,627 US20160295155A1 (en) | 2013-12-04 | 2014-11-28 | Tuner device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013251261A JP2015109551A (ja) | 2013-12-04 | 2013-12-04 | チューナ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015109551A true JP2015109551A (ja) | 2015-06-11 |
Family
ID=53273138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013251261A Pending JP2015109551A (ja) | 2013-12-04 | 2013-12-04 | チューナ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20160295155A1 (ja) |
JP (1) | JP2015109551A (ja) |
CN (1) | CN105993130B (ja) |
TW (1) | TW201524138A (ja) |
WO (1) | WO2015083353A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3291465A1 (en) | 2016-09-02 | 2018-03-07 | Funai Electric Co., Ltd. | Display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7179019B2 (ja) | 2017-12-20 | 2022-11-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
CN116938179B (zh) * | 2023-09-12 | 2024-01-02 | 深圳市维爱普电子有限公司 | 一种带有备用电源的高频头滤波器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209945A (ja) * | 2004-01-23 | 2005-08-04 | Mitsubishi Electric Corp | 電子部品のリードフォーミング構造 |
JP2005277912A (ja) * | 2004-03-25 | 2005-10-06 | Sony Corp | チューナモジュール、および電子機器 |
JP2005354501A (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 携帯無線端末 |
FI122012B (fi) * | 2006-04-27 | 2011-07-15 | Filtronic Comtek Oy | Virityselin ja viritettävä resonaattori |
JP2008211416A (ja) * | 2007-02-26 | 2008-09-11 | Sharp Corp | 放送受信モジュール |
JP2011139321A (ja) * | 2009-12-28 | 2011-07-14 | Sony Corp | チューナモジュールおよび受信装置 |
JP5630118B2 (ja) * | 2010-07-22 | 2014-11-26 | ソニー株式会社 | チューナモジュールおよび受信装置 |
JP2012059999A (ja) * | 2010-09-10 | 2012-03-22 | Alps Electric Co Ltd | 電子回路モジュール |
JP5686066B2 (ja) * | 2011-08-04 | 2015-03-18 | ソニー株式会社 | チューナモジュール及び受信装置 |
JP2013098209A (ja) * | 2011-10-28 | 2013-05-20 | Seiko Epson Corp | 回路基板、電子デバイス、電子機器、及び回路基板の製造方法 |
EP2663164B1 (en) * | 2012-05-10 | 2019-02-13 | LG Innotek Co., Ltd. | Communication module and lighting apparatus having the same |
-
2013
- 2013-12-04 JP JP2013251261A patent/JP2015109551A/ja active Pending
-
2014
- 2014-11-21 TW TW103140516A patent/TW201524138A/zh unknown
- 2014-11-28 WO PCT/JP2014/005959 patent/WO2015083353A1/ja active Application Filing
- 2014-11-28 US US15/038,627 patent/US20160295155A1/en not_active Abandoned
- 2014-11-28 CN CN201480065180.XA patent/CN105993130B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3291465A1 (en) | 2016-09-02 | 2018-03-07 | Funai Electric Co., Ltd. | Display device |
EP3490169A1 (en) | 2016-09-02 | 2019-05-29 | Funai Electric Co., Ltd. | Display device |
US10389966B2 (en) | 2016-09-02 | 2019-08-20 | Funai Electric Co., Ltd. | Display device |
US10681301B2 (en) | 2016-09-02 | 2020-06-09 | Funai Electric Co., Ltd. | Display device |
EP3761531A1 (en) | 2016-09-02 | 2021-01-06 | Funai Electric Co., Ltd. | Signal processing unit |
US11102442B2 (en) | 2016-09-02 | 2021-08-24 | Funai Electric Co., Ltd. | Electronic device |
US11895431B2 (en) | 2016-09-02 | 2024-02-06 | Funai Electric Co., Ltd. | Electronic device |
Also Published As
Publication number | Publication date |
---|---|
TW201524138A (zh) | 2015-06-16 |
WO2015083353A1 (ja) | 2015-06-11 |
CN105993130B (zh) | 2019-04-16 |
CN105993130A (zh) | 2016-10-05 |
US20160295155A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680700B2 (en) | Miniaturized microwave antenna | |
TWI628846B (zh) | 天線結構及具有該天線結構的無線通訊裝置 | |
KR100266376B1 (ko) | 표면 실장형 안테나 및 통신기기 | |
US20140361089A1 (en) | Rfid tag | |
JPH10256826A (ja) | 同調型スロットアンテナ | |
JP2011151367A (ja) | 回路基板積層モジュール及び電子機器 | |
WO2015083353A1 (ja) | チューナ装置 | |
CN111509368A (zh) | 一种天线结构及电子设备 | |
US7541883B2 (en) | Coaxial resonator based voltage controlled oscillator/phased locked loop synthesizer module | |
EP2186162A1 (en) | Antenna of resonance frequency variable type | |
CN107078387B (zh) | 一种多频天线及终端设备 | |
JP2006325133A (ja) | 放送用受信機付き携帯電話 | |
TWI741289B (zh) | 具有寄生元件之槽孔天線 | |
US7046982B2 (en) | High frequency device having a frame with segmented compartments for prevented unwanted signal propagation | |
US10111318B2 (en) | Circuit substrate, and noise reduction method for circuit substrate | |
JPH05347509A (ja) | プリントアンテナ | |
WO2022042533A1 (zh) | 天线结构及电子设备 | |
JP2001168930A (ja) | 振幅偏移変調方式の無線データ送信装置 | |
JP3111874B2 (ja) | 高周波装置 | |
WO2024060819A1 (zh) | 天线组件及电子设备 | |
JP2009296250A (ja) | アンテナ装置、およびそれを搭載した携帯機器 | |
JP2012227876A (ja) | アンテナ装置及びこれを用いた無線通信機器 | |
JP2008005313A (ja) | アンテナ装置 | |
JPH11251816A (ja) | 表面実装型アンテナおよびそれを搭載した通信機 | |
CN117375535A (zh) | 多尔蒂功率放大器及射频前端模组 |