JP2006278975A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006278975A
JP2006278975A JP2005099803A JP2005099803A JP2006278975A JP 2006278975 A JP2006278975 A JP 2006278975A JP 2005099803 A JP2005099803 A JP 2005099803A JP 2005099803 A JP2005099803 A JP 2005099803A JP 2006278975 A JP2006278975 A JP 2006278975A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor chips
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005099803A
Other languages
English (en)
Inventor
Yasuki Fukui
靖樹 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005099803A priority Critical patent/JP2006278975A/ja
Publication of JP2006278975A publication Critical patent/JP2006278975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体パッケージ内部で発生する応力が、半導体チップの能動素子形成面内で応力集中を起こさないような構造を持つ半導体パッケージを提供する。
【解決手段】 半導体パッケージ３０は、能動素子形成面上にボンディングパッド１０および絶縁膜１２が設けられた半導体チップ２が、４個以上積層され、半導体チップ２に設けられたボンディングパッド１０が、基板１の配線パターン１４とボンディングワイヤー３によって電気的に接続され、かつ、樹脂４により封止された、半導体パッケージ３０であって、各半導体チップ２は、隣接する半導体チップ２間の積層状態が同じ４個未満の半導体チップでグループ１とグループ２とを構成し、異なるグループ（グループ１とグループ２との間）間に属する半導体チップ（第１の半導体チップ２−１、第２の半導体チップ２−２）２同士の積層状態は、グループ２内の半導体チップ２間の積層状態とは異なっている。
【選択図】 図１

Description

本発明は、基板上に半導体チップが複数積層して形成された、半導体装置に関するものである。
携帯機器などに搭載するメモリなどに対して、付加価値を付与したり、容量を増大させたりするために、単一の半導体パッケージ（半導体装置）内に、複数個の半導体チップを積層して搭載している、半導体パッケージが、増加している（例えば、特許文献１参照）。
この半導体パッケージは、基板上に、複数の半導体チップを積層し、それぞれの半導体チップと基板とを、ワイヤーボンディングを用いて、電気的に接続することにより作製される。このように作製された半導体パッケージの構成について、図１３を用いて説明する。
この半導体パッケージは、同図に示すように、基板８０と、この基板８０上に積層された４個の半導体チップ８１と、これらの半導体チップ８１上に設けられた絶縁性保護膜８２と、隣接する半導体チップ８１同士を互いに接続する接着層８３と、モールド樹脂８４と、半導体チップと基板８０とを電気的に接続するボンディングワイヤー８５と、半田ボール８６とを有している。
ボンディングワイヤー８５は、それぞれの半導体チップ８１の周縁部に設けられた電極端子８７と、基板８０とを互いに接続している。半田ボール８６は、基板８０と、半導体パッケージの外部とを電気的に接続する役割を有しており、基板８０を挟んで半導体チップ８１と対向するように設けられている。
特願２００１−１６４２０号公報（平成１４年８月９日 公開）
半導体パッケージは、半導体チップのチップ厚が厚く、かつ、半導体チップの積層数が少ない場合には、半導体パッケージ内部（半導体チップ間）で発生する応力は、特に問題とはならなかった。
しかしながら、上記のように作製した半導体パッケージでは、以下のような応力の問題が生じる。近年、上述したように半導体チップ８１のチップ層の厚みが薄くなると共に、半導体チップ８１の積層数が多くなってきている。一般に、半導体チップのチップ層の厚みが薄く、かつ、半導体チップの積層数が多くなった場合には、半導体パッケージ内部で発生する応力が、増大することが知られている。この応力は、特に、同じサイズの半導体チップを４個以上積層した場合が最も顕著であることが分かった。
このように、半導体パッケージ内部における応力が増大して、増大した応力が、半導体チップ８１の能動素子上に集中した場合、応力起因によって、半導体チップ８１の能動素子が、物理的に破壊される。半導体チップ８１の能動素子が、物理的に破壊されると、半導体チップ８１の電気的な機能が、致命的な不良を引き起こす可能性がある。
この致命的な不良を引き起こす理由として、近年の能動素子の微細化に伴い、半導体チップの能動素子形成面内に「ｌｏｗ−ｋ材」と呼ばれる誘電率の低い絶縁材料が使用されていることが挙げられる。この絶縁材料は、ポーラス状で非常に脆いため、半導体チップが多段に積層された半導体パッケージ内部で発生した応力を受けて脆性破壊をし、電気的機能を損なう虞がある。
さらに、半導体チップ間の接着剤として、ペースト等の液状樹脂を用いた場合、この液状樹脂の硬化収縮が発生するため、半導体チップ間（半導体パッケージ内部）に残留応力が発生しやすくなる。これらの残留応力は、半導体パッケージが、半田実装を行う、２４０℃以上の高温時や、繰返し温度サイクル負荷がかかった場合、半導体パッケージ内部に発生している応力が、さらに増大する。この応力が、非常に大きくなった場合、半導体チップの能動素子形成面内の脆い層が破壊され集積回路の電気的な機能を損なう可能性がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体パッケージ内部で発生する応力が、半導体チップの能動素子形成面内で応力集中を起こさないような構造を持つ、半導体パッケージ（半導体装置）を提供することである。
本発明の半導体装置は、上記課題を解決するために、能動素子形成面上に電極端子および絶縁性保護膜が設けられた半導体チップが、４個以上積層され、半導体チップに設けられた電極端子が、基板の配線パターンと導電体によって電気的に接続され、かつ、封止樹脂により封止された半導体装置であって、上記各半導体チップは、隣接する半導体チップ間の積層状態が同じ４個未満の半導体チップでグループを構成し、異なるグループ間に属する半導体チップ同士の積層状態は、上記各グループ内の半導体チップ間の積層状態とは異なっていることを特徴としている。
上記の通り、半導体装置は、積層された半導体チップが４個以上である場合に、半導体装置内部で発生する応力が増大して、能動素子が破壊され、半導体チップの電気的機能が損なわれる。
これに対して、上記構成によれば、各半導体チップは、隣接する半導体チップ間の積層状態が同じ４個未満のチップでグループを構成し、異なるグループ間に属する半導体チップ同士の積層状態は、各グループ内の半導体チップ間の積層状態とは異なっている。
つまり、半導体チップが、積層状態を変えることによって、グループ分けされていると共に、各グループを構成する半導体チップが４個未満である。すなわち、１つのグループの半導体チップが、最大でも３個となるように、半導体チップがグループ分けされている。
このように、半導体チップをグループ分けすることによって、４個以上の半導体チップを半導体装置に積層させた場合でも、半導体装置内部で発生する応力をグループ毎に分断させることができる。
それゆえ、各グループに発生する応力を、半導体チップを最大でも３個分積層させた場合とほぼ同じ応力にすることができる。それゆえ、能動素子に、能動素子が物理的に破壊されるほどの応力集中が発生することを防止することができる。
また、本発明の半導体装置では、異なるグループ間に属する半導体チップ同士は、上記封止樹脂を介して積層されていることが好ましい。
上記構成によれば、異なるグループ間に属する半導体チップ同士は、上記封止樹脂を介して積層されている。つまり、半導体チップのグループ分けが、隣接するグループとグループとの間に封止樹脂を設けることによって行われている。
従って、半導体装置内部で発生する応力を、封止樹脂にてグループ毎に分断することができる。つまり、隣り合うグループ同士では、それらの間に封止樹脂が配設されているため、隣り合うグループ同士が、互いに応力を及ぼし合うことを低減できる。
また、本発明の半導体装置では、異なるグループ間に属する半導体チップ同士は、支持体を介して積層されていることが好ましい。
上記構成によれば、異なるグループ間に属する半導体チップ同士は、支持体を介して積層されているので、半導体装置内部で発生する応力を、支持体にて、グループ毎に分断することができる。つまり、隣り合うグループ同士では、それらの間に支持体が配設されているため、隣り合うグループが、互いに応力を及ぼし合うことを低減できる。
また、本発明の半導体装置では、上記支持体が、シリコンチップであることが好ましい。
上記構成によれば、上記支持体が、シリコンチップであるため、半導体チップと同じ弾性率、およびＣＴＥ（熱膨張係数）を有すると共に、半導体装置内に簡便に適用できる材料であり、実現性が高い。
また、本発明の半導体装置では、上記支持体が、有機樹脂であることが好ましい。
また、本発明の半導体装置では、上記支持体が、応力付加により塑性変形しない剛性体であることが好ましい。上記構成によれば、上記支持体が、応力付加により塑性変形しない剛性体であるので、支持体に応力集中しても、この支持体が破壊されることを防止することができる。
また、本発明の半導体装置では、異なるグループ間に属する半導体チップ同士は、上記絶縁性保護膜に形成された突起部を介して積層されていることが好ましい。
上記構成によれば、異なるグループ間に属する半導体チップ同士は、上記絶縁性保護膜に形成された突起部を介して積層されているので半導体装置内部で発生する応力を、突起部にてグループ毎に分断することができる。つまり、隣り合うグループ同士では、それらの間に突起部が配設されているため、隣り合うグループが、互いに応力を及ぼし合うことを低減できる。
さらに、この突起部は、絶縁性保護膜に設けられているため、絶縁性保護膜の作製過程において作製することできる。
また、本発明の半導体装置では、最も基板近くに配されている第１の半導体チップと、この第１の半導体チップの直上に積層された、第２の半導体チップとが異なるグループに属していることが好ましい。
本発明者が鋭意検討を重ねた結果、最も基板近くに配されている、第１の半導体チップと、この第１の半導体チップ直上に積層された、第２の半導体チップとの間においてグループ分けした場合（異なるグループにした場合）、最も効率良く、半導体チップの能動素子形成面内に起こる応力集中を防止できることを見出した。
本発明の半導体装置は、以上のように、能動素子形成面上に電極端子および絶縁性保護膜が設けられた半導体チップが、４個以上積層され、半導体チップに設けられた電極端子が、基板の配線パターンと導電体によって電気的に接続され、かつ、封止樹脂により封止された半導体装置であって、上記各半導体チップは、隣接する半導体チップ間の積層状態が同じ４個未満の半導体チップでグループを構成し、異なるグループ間に属する半導体チップ同士の積層状態は、上記各グループ内の半導体チップ間の積層状態とは異なっている。
従って、半導体装置内部で発生する応力が、半導体チップの能動素子形成面内で応力集中することを防止できる、という効果を奏する。
本発明の一実施の形態について、図１ないし図１２を用いて説明する。
図１は、本実施の形態の半導体パッケージ（半導体装置；封止樹脂型半導体装置）の断面図である。本実施の形態の半導体パッケージ３０は、図１に示すように、基台としての絶縁基板（基板）１と、この基板１に積層された、ほぼ同じサイズの４個の半導体チップ２と、これらの半導体チップ（半導体素子）２と基板１とを互いに電気的に接続するボンディングワイヤー３とを有している。
基板１、半導体チップ２、およびボンディングワイヤー３は、同図に示すように、樹脂（モールド樹脂；封止樹脂）４にて封止されている（覆われている）。この樹脂４は、半導体チップ２が、外部と物理的に接触することを避けるという、機能を有している。
半導体チップ２は、第１の半導体チップ２−１、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４が、この順に基板１に積層されている。つまり、第１の半導体チップ２−１が、最も基板１の近くに配されている一方、第４の半導体チップ２−４が、最も基板１から遠くに配されている。また、半導体チップ２の種類は、特に限定されず、どのような種類の半導体チップでもよい。
さらに、基板１を挟んで、第１の半導体チップ２−１と対向するように、複数の半田ボール８が、設けられている。これらの半田ボール８は、半導体パッケージ３０と、外部とを電気的に接続する役割を有している。
また、各半導体チップ２は、その主面（基板１との対向面と反対側の面；能動素子形成面）上の周縁部に、複数のボンディングパッド（電極端子）１０を有している。これらのボンディングパッド１０は、ボンディングワイヤー３を介して、基板１と、電気的に接続されている。この基板１には、ボンディングワイヤー３の接続端子としての、ワイヤボンドターミナル部１１と、配線（配線パターン）１４とが設けられている。
また、各半導体チップ２には、主面上に絶縁膜（絶縁性保護膜；絶縁層）１２が、ボンディングパッド１０の配されている部分を避けて形成されている。なお、各半導体チップ２の厚みは、例えば１００±５０μｍとすることができる。また、絶縁膜１２としては、例えば、ポリイミド系樹脂を用いることができる。また、絶縁膜１２の厚みは、例えば、５μｍとすることができる。
次に、本発明の最重要部分である、各半導体チップ２の積層構造について、より詳細に説明する。
まず、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４の積層構造について説明する。
第２の半導体チップ２−２は、第３の半導体チップ２−３と、接着層１３・１７によって、互いに接続されている一方、第３の半導体チップ２−３は、第４の半導体チップ２−４と、接着層１３・１７によって、互いに接続されている。なお、接着層１３・１７としては、例えば、ポリイミド系樹脂、または、エポキシ系樹脂を用いることができる。また、接着層１３および接着層１７の合計の厚みは、製造プロセス上、２５〜１００μｍとされている。
ここで、特に、本実施の形態の半導体パッケージ３０では、半導体チップ２−１と、半導体チップ２−２との間に、接着層１３・１７が配されておらず、樹脂４が充填されている。４個の半導体チップを積層させた場合、半導体チップと半導体チップとの隙間（間隙部）は、３つできる。従来の半導体パッケージでは、これら３つの半導体チップ間（間隙部）の構成（構造）は、全て同じであった。つまり、半導体チップの積層状態が全て同じであった。
これに対して、本実施の形態の半導体パッケージ３０では、半導体チップの積層状態は、全て同じではなく、上記のように、異なる構成（第１の半導体チップ２−１と第２の半導体チップ２−２との半導体チップ間の構成）を有している。すなわち、積層状態を変えることによって、半導体チップ２は、半導体チップ２−１から成るグループ１と、半導体チップ２−２、半導体チップ２−３、および半導体チップ２−４から成るグループ２と、にグループ分けされている。
次に、図１に示す半導体パッケージ３０の製造方法（プロセスフロー）について、図２を用いて説明する。図２は、図１に示す半導体パッケージ３０の製造方法を示す、説明図である。なお、絶縁膜１２は、基板１に搭載する前のウエハーの状態で既に形成されている。すなわち、絶縁膜１２は、ウエハーから半導体チップ２に切り分ける前から、既に形成されている。
まず、図２（ａ）に示すように、配線パターン１４が形成された基板１に、接着層１７を用いて、第１の半導体チップ２−１を形成する。このとき、第１の半導体チップ２−１に設けられたボンディングパッド１０と、基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３にて接続する。
次に、図２（ｂ）に示すように、第１の半導体チップ２−１を、樹脂４にて封止する。第１の半導体パッケージ２−１を封止した樹脂４に、互いに接着層１３・１７にて接続された３つの半導体チップ２（第２の半導体チップ２−２、第３の半導体チップ２−３、第４の半導体チップ２−４）を搭載する。具体的には、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４を接着層１３・１７にて接続して、この順で積層する。
このとき、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４に設けられた、ボンディングパッド１０と基板１のワイヤボンドターミナル部１１とをボンディングワイヤー３にて接続する。
最後に、図２（ｃ）に示すように、樹脂４にて封止することによって、半導体パッケージ３０が完成する。ここで用いる樹脂４は、第１の半導体チップ２−１を封止した樹脂４と同じ種類の樹脂４であることが好ましい。
なお、上記では、第１の半導体チップ２−１を樹脂４にて封止した後に、その他の半導体チップ（半導体チップ２−１、半導体チップ２−２、半導体チップ２−３）２を搭載し、さらにその後、これらの半導体チップ２を樹脂にて封止している。これは、プロセスフロー的に、一度に、全ての樹脂４を充填することは、困難であるからである。
以上のように、本実施の形態の半導体パッケージ３０では、いずれかの半導体チップ間に、他の半導体チップ間とは、異なる構成が設けられている。すなわち、半導体チップ間の積層状態が異なる部分を設けている。
そして、半導体チップ間の積層状態を変えることによって、各グループ（グループ１、グループ２）の半導体チップ２が４個未満となるように、半導体チップ２がグループ分けされている。換言すれば、各半導体チップ２は、隣接する半導体チップ２間の積層状態（接着層１３・１７による積層状態）が同じ４個未満の半導体チップ２でグループ１とグループ２とを構成し、グループ１とグループ２との積層状態（樹脂４による積層状態）は、グループ２内の半導体チップ間の積層状態（接着層１３・１７による積層状態）とは異なっている。
一般に、半導体チップのチップ厚の薄膜化と、半導体チップの積層数の増加に伴い、半導体チップ間（半導体パッケージ内部；半導体装置内部）には、大きな応力が発生することが知られている。
そして、半導体チップ間に大きな応力が働くと、各半導体チップの内部に、引張応力（以下、単に「応力」という）が働く。半導体チップの内部に応力が働くと、この応力が、半導体チップの能動素子の形成面内に働く。つまり、この能動素子で応力集中が起こる。半導体チップの能動素子の形成面内に、応力が働くと、この応力に起因して、能動素子が物理的に破壊される。能動素子が、物理的に破壊されると、半導体チップ２の電気的機能が、致命的な不良を引き起こす可能性がある。特に、同じサイズの半導体チップを４個以上積層させた場合に、能動素子が物理的に破壊される応力が働くことを本発明者は発見した。
このように半導体チップの電気的機能が、致命的な不良を引き起こす理由について、以下に説明する。近年の能動素子の微細化に伴い、半導体チップの能動素子形成面内には、「ｌｏｗ−ｋ材」、とよばれる誘電率の高い絶縁材料が、使用されている。この絶縁材料は、ポーラス状で非常に脆いため、半導体チップが多段に積層された半導体パッケージの内部で発生した応力（半導体チップの内部に働く応力）を受けて脆性破壊をし、電気的機能を損なう虞があるからである。
これに対して、上記構成によれば、各半導体チップ間のうち、１つの半導体チップ間（第１の半導体チップ２−１と第２の半導体チップ２−２にて形成される間隙部）の構成が、他の半導体チップ間の構成と異なっている。つまり、積層状態を変えることによって、半導体チップ２を各グループの半導体チップ２が４個未満となるように、半導体チップが２つのグループ（グループ１、グループ２）にグループ分けされている。
このように、各グループの半導体チップ２が４個未満となるように、グループ分けされていることによって、半導体パッケージには、４個以上の半導体チップ２を積層した場合でも、半導体パッケージ３０内部に発生する応力を、樹脂４を境に、グループ毎に分断させることができる。また、各グループに設けられた半導体チップは、最大でも３個であるので、能動素子が物理的に破壊されるほどの応力が、能動素子に働くことも防止できる。
つまり、グループ単位で発生する応力を能動素子が破壊される応力よりも小さくすることができる。それゆえ、半導体チップ２の能動素子の物理的な破壊を防止することができる。
グループ分けを第１の半導体チップ２−１と、第２の半導体チップ２−２との間で行う場合、特に、第１の半導体チップ２−１および第２の半導体チップ２−２の能動素子にかかる応力を低減することができる。
なお、図１に示した半導体パッケージ３０では、半導体パッケージ３０内の第１の半導体チップ２−１と、第２の半導体チップ２−２との間に、樹脂４が充填されている。つまり、第１の半導体チップ２−１と第２の半導体チップ２−２との半導体チップ間にて半導体チップ２が樹脂４にてグループ分けがされている。換言すれば、同一のグループ内の積層は、接着層１３・１７にて行われている一方、異なるグループ間の積層は、樹脂４を用いて行われている。しかしながら、この半導体チップ２のグループ分けは、樹脂４による充填に限られない。
例えば、図３に示すように、半導体チップ２をグループ分けしたい箇所（積層状態を変えたい箇所）に、支持体１８を設けてもよい。具体的には、同図に示す半導体パッケージ４０では、第１の半導体チップ２−１上に支持体１８が設けられていると共に、この支持体１８には、接着層１３を介して第２の半導体チップ２−２が接続されている。
このように、半導体チップ２をグループ分けしたい箇所に支持体１８を設けることにより、半導体パッケージ４０に発生する応力を支持体１８を境に分断させることができる。さらに、支持体１８に応力を集中させることができる。このため、半導体チップ２の能動素子の破壊を防止することができる。
図４は、図３に示す半導体パッケージ４０の製造方法について示す、説明図である。
図４（ａ）に示すように、配線パターン１４が形成された基板１に、接着層１７を用いて、第１の半導体チップ２−１を形成する。次に、この第１の半導体チップ２−１に、支持体１８を積層する。第１の半導体チップ２−１を形成するとき、第１の半導体チップ２−１に設けられたボンディングパッド１０と、基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３にて接続する。
さらに、図４（ｂ）に示すように、支持体１８に、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４をこの順で積層する。なお、支持体１９と第２の半導体チップ２−２との接続は、接着層１３にて行う一方、半導体チップ２−２、半導体チップ２−３、および半導体チップ２−４同士の接続は、接着層１３・１７にて行う。
このとき、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４に設けられたボンディングパッド１０と基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３によって接続する。最後に、図４（ｃ）に示すように、樹脂４にて封止することによって、図３に示す半導体パッケージ４０が完成する。
支持体１８は、Ｓｉ、およびＳｉに近い弾性率・熱膨張係数を有する剛性体であることが望ましい。また、支持体１８は、シリコンチップ、有機樹脂、または、応力付加により塑性変形しない剛性体であることが好ましい。また、支持体１８の厚みは、半導体チップ２の厚みと等しいことが好ましい。また、支持体１８は、半導体チップ２の１つのグループ分けごとに、１つとは限らず、図５に示すように、複数設けてもよい。なお、同図に示す支持体の数は、単なる一例にすぎず、これに限定されない。
図６は、図５に示す半導体パッケージ４１の製造方法について示す、説明図である。
まず、図６（ａ）に示すように、配線パターン１４が形成された基板１に、接着層１７を用いて、第１の半導体チップ２−１を形成する。次に、この第１の半導体チップ２−１に、複数の支持体１９を積層する。第１の半導体チップ２−１を形成するとき、第１の半導体チップ２−１に設けられたボンディングパッド１０と、基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３にて接続する。
さらに、図６（ｂ）に示すように、これらの支持体１９に、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４をこの順で積層する。なお、支持体１９と第２の半導体チップ２−２との接続は、接着層１３にて行う一方、半導体チップ２−２、半導体チップ２−３、および半導体チップ２−４同士の接続は、接着層１３・１７にて行う。
このとき、第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４に設けられたボンディングパッド１０と基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３によって接続する。最後に、図６（ｃ）に示すように、樹脂４にて封止することによって、図５に示す半導体パッケージ４１が完成する。なお、この樹脂４は、同図に示すように、支持体１９・１９間にも充填する。
また、図７に示すように、半導体チップ２をグループ分けしたい箇所に設けられた絶縁膜１２に、突起部２０を設けてもよい。例えば、同図に示すように、第１の半導体チップ２−１に設けられた絶縁膜１２に、突起部２０を設けてもよい。
具体的には、同図に示すように、半導体パッケージ４２の第１の半導体チップ２−１の絶縁膜１２に、突起部２０が設けられ、この突起部２０と第２の半導体チップ２−２とが接着層１３によって接続されている。
通常、絶縁膜１２は、ウエハー状態で加工される（形成される）が、この加工の際に、例えば５０μｍの厚みの膜（絶縁膜１２）を作製後、もう一度（さらに）成膜することによって、半導体チップ２の中央部の指定した場所に、突起状の膜（突起部２０）が作製することができる。
なお、上記した半導体パッケージでは、第１の半導体チップ２−１と第２の半導体チップ２−２との間にてグループ分けされている。しかしながら、各グループに含まれる半導体チップ２が４個未満であれば、グループ分けの位置はどこでもよい。
例えば、上記の支持体１８（図３）を、図８に示すように、第２の半導体チップ２−２と第３の半導体チップ２−３との間に設けてもよい。つまり、第２の半導体チップ２−２と第３の半導体チップ２−３との半導体チップ間にてグループ分けしてもよい。
また、図９に示すように、第３の半導体チップ２−３と第４の半導体チップ２−４との間に、支持体１８（図３）を設けてもよい。つまり、第３の半導体チップ２−３と第４の半導体チップ２−４との半導体チップ間にてグループ分けしてもよい。なお、図８および図９に示す半導体パッケージ４３・４４は、図３に示す半導体パッケージ４０と、支持体１８の位置を除いて同一の構成である。
また、上記した半導体パッケージでは、半導体チップ２毎に、ボンディングワイヤー３を設けている。しかしながら、これに限らず、半導体チップ２のボンディングパッド１０を設ける位置に、貫通孔２５を設け、この貫通孔２５に、導電部２２を貫通させて、隣り合う半導体チップ２のボンディングパッド１０を電気的に接続してもよい。隣り合う半導体チップ２のボンディングパッド１０を電気的に接続すれば、複数のボンディングパッド１０に対して、１つのボンディングワイヤー３で、半導体チップ２と基板１のワイヤボンドターミナル部１１とを接続することができる。つまり、半導体パッケージで使用するボンディングワイヤー３の本数を少なくすることができる。
具体的には、図１０に示すように、第３の半導体チップ２−３と第４の半導体チップ２−４とに貫通孔２５が設けられている。これらの貫通孔２５に、導電部２２が配されている。
第３の半導体チップ２−３の貫通孔２５に配された導電部２２と、第２の半導体チップ２−２に設けられたボンディングパッド１０とが接続されていると共に、第４の半導体チップ２−４の貫通孔２５に配された導電体と、第３の半導体チップ２−３に設けられたボンディングパッド１０とが接続されている。そして、第４の半導体チップ２−４に設けられたボンディングパッド１０と、ボンディングワイヤー３とが接続されている。
これにより、もともと第２の半導体チップ２−２、第３の半導体チップ２−３、および第４の半導体チップ２−４に用いていたボンディングワイヤー３を１つに結線することができるため、ボンディングワイヤー３の本数を減らすことができる。
この図１０に示す半導体パッケージ４５の製造方法について、図１１を用いて説明する。まず、図１１（ａ）に示すように、配線パターン１４が形成された基板１に、接着層１７を用いて、第１の半導体チップ２−１を形成する。次に、この半導体チップ２−１に、支持体１８を積層する。第１の半導体パッケージ２−１を形成するとき、第１の半導体チップ２−１に設けられたボンディングパッド１０と、基板１に設けられたワイヤボンドターミナル部１１とをボンディングワイヤー３にて接続する。
さらに、図１１（ｂ）に示すように、支持体１８に、第２の半導体チップ２−２を接着層１３を用いて積層する。
そして、図１１（ｃ）に示すように、この第２の半導体パッケージ２−２に、貫通孔２５を有し、この貫通孔２５に導電部２２を形成した第３の半導体チップ２−３、および第４の半導体チップ２−４を積層する。最後に、樹脂４にて封止することにより、半導体パッケージ４５が完成する。
また、上記の半導体パッケージでは、いずれも４個の半導体チップ２が積層している場合について説明したが、半導体チップの数は、４個に限られない。図１２に示すように、７つの半導体チップ２（第１の半導体チップ２−１〜第７の半導体チップ２−７）を積層させて、１つのグループに設けられた半導体チップ２が４個未満になるように、任意の半導体チップ２の間に支持体１８を設けて半導体チップ２を、グループ分けしてもよい。具体的には、同図に示す半導体パッケージ４６は、第１の半導体チップ２−１と第２の半導体チップ２−２との間、および、第４の半導体チップ２−４と第５の半導体チップ２−５との間にてグループ分けされている。また、第１の半導体チップ２−１をグループ１、第２の半導体チップ２−２と第３の半導体チップ２−３と第４の半導体チップ２−４とをグループ２、第５の半導体チップ２−５と第６の半導体チップ２−６と第７の半導体チップ２−７とをグループ３とした場合、いずれのグループも半導体チップを４個未満にすることができる。
〔試験例〕
上記では、半導体チップ間に、異なる構成を設けることによって、つまり半導体チップを各グループの半導体チップが４個未満になるようにグループ分けすることによって、半導体チップ２にかかる応力を低減させることができ、半導体チップ２の能動素子の破壊を低減することができる、と説明した。
この半導体チップ２にかかる応力を低減することができることを証明する試験例について、以下に説明する。
基板にほぼ同じサイズの４個の半導体チップを積層する際に、（i）従来のように、半導体チップ間の構成を全て同じ構造（構成）とした場合(ii)第１の半導体チップと第２の半導体チップとの間に支持体（ここでは、Ｓｉチップ）を設けた場合（図３参照）(iii)第２の半導体チップと第３の半導体チップとの間に支持体（ここでは、Ｓｉチップ）を設けた場合（図８参照）の３つの場合について、半導体チップ表面（主面）に発生する応力を解析した。この解析結果を表１に示す。
Figure 2006278975
〔表１〕に示すように、（ｉ）の場合と（ｉｉ）の場合とを比較すると、第３の半導体チップ２−３の応力値は、同じであるが、第１の半導体チップおよび第２半導体チップの応力値は、（ｉｉ）の場合の方が小さいことがわかる。
また、同表に示すように、（ｉ）の場合と（ｉｉｉ）の場合とを比較すると、第１の半導体チップ２−１の応力値は、（ｉ）の方が僅かに小さいが、第２の半導体チップ２−２および第３の半導体チップ２−３の応力値は、いずれも（ｉｉｉ）の方が小さいことがわかる。また、上記試験例から、より基板１に近い箇所にて、グループ分けを行うことが望ましいことがわかる。すなわち、第１の半導体チップ２−１と、第２の半導体チップ２−２とが異なるグループにされていることが好ましい。
また、本発明の半導体装置は、外形が封止樹脂、配線パターンが形成された絶縁基板、外部接続端子により構成され、内部に複数の半導体チップを内蔵した半導体装置で、
内部にある複数の半導体チップのそれぞれに主面上に電極端子および絶縁性保護膜を有し、主面上の電極端子が導電体を介して絶縁基板上に形成された配線パターンと電気的に接続され、ほぼ同じサイズを有する半導体チップが4つ以上連続して搭載可能な構造において、その連続性を妨げる構造を有する箇所を、少なくとも1箇所以上有していてもよい。
また、上記連続性を妨げる箇所の少なくとも一部に、封止樹脂が充填されていてもよい。また、上記連続性を妨げる箇所に、支持体を使用してもよい。また、上記連続性を妨げる箇所に、半導体チップの主面上に形成された絶縁性保護膜を利用してもよい。また、上記連続性を妨げる箇所が、より基板に接着した半導体チップとその直上にある半導体チップとの間に形成されていることが好ましい。上記導電体が、ワイヤーボンディング装置を利用して結線したボンディングワイヤーであることが好ましい。上記導電体に、半導体チップ内を貫通する導電体と、ワイヤーボンディング装置を利用して結線したボンディングワイヤーとを併用していることが好ましい。上記支持体に、Siチップを使用しているが好ましい。上記支持体に、有機樹脂を使用していることが好ましい。上記支持体に、容易に塑性変形をしない剛性体を使用していることが好ましい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の半導体装置は、基板上に半導体チップが複数積層して形成されており、特に、携帯機器に搭載するメモリとして好適に利用することができる。
本発明の実施の形態の半導体装置の概略構成を示す、断面図である。 （ａ）〜（ｃ）は、図１に示す半導体装置の製造プロセスを示す、断面図である。 第１の半導体チップと第２の半導体チップとの間に支持体を設けた半導体装置の概略構成を示す、断面図である。 （ａ）〜（ｃ）は、図３に示す半導体装置の製造プロセスを示す、断面図である。 図３に示す半導体装置の他の概略構成を示す、断面図である。 （ａ）〜（ｃ）は、図５に示す半導体装置の製造プロセスを示す、断面図である。 第１の半導体チップに設けられた絶縁性保護膜が突起部を有している半導体装置の概略構成を示す、断面図である。 第２の半導体チップと第３の半導体チップとの間に支持体を設けた半導体装置の概略構成を示す、断面図である。 第３の半導体チップと第４の半導体チップとの間に支持体を設けた半導体装置の概略構成を示す、断面図である。 半導体チップのボンディングパッドを設ける位置に、貫通孔を設けた半導体装置の概略構成を示す、断面図である。 （ａ）〜（ｄ）は、図１０に示す半導体装置の製造プロセスを示す、断面図である。 半導体チップの積層数が７層である半導体装置の概略構成を示す、断面図である。 従来の半導体装置の構成を示す、断面図である。
符号の説明
１ 基板
２ 半導体チップ
３ ボンディングワイヤー（導電体）
４ 樹脂（封止樹脂）
１０ ボンディングパッド（電極端子）
１２ 絶縁膜（絶縁性保護膜）
１３ 接着層
１４ 配線パターン
１７ 接着層
１８ 支持体
１９ 支持体
２０ 突起部
２２ 導電部
３０ 半導体パッケージ（半導体装置）
４０ 半導体パッケージ（半導体装置）
４１ 半導体パッケージ（半導体装置）
４２ 半導体パッケージ（半導体装置）
４３ 半導体パッケージ（半導体装置）
４４ 半導体パッケージ（半導体装置）
４５ 半導体パッケージ（半導体装置）
４６ 半導体パッケージ（半導体装置）
２−１ 第１の半導体チップ（半導体チップ）
２−２ 第２の半導体チップ（半導体チップ）
２−３ 第３の半導体チップ（半導体チップ）
２−４ 第４の半導体チップ（半導体チップ）
２−５ 第５の半導体チップ（半導体チップ）
２−６ 第６の半導体チップ（半導体チップ）
２−７ 第７の半導体チップ（半導体チップ）

Claims (8)

  1. 能動素子形成面上に電極端子および絶縁性保護膜が設けられた半導体チップが、４個以上積層され、半導体チップに設けられた電極端子が、基板の配線パターンと導電体によって電気的に接続され、かつ、封止樹脂により封止された半導体装置であって、
    上記各半導体チップは、隣接する半導体チップ間の積層状態が同じ４個未満の半導体チップでグループを構成し、異なるグループ間に属する半導体チップ同士の積層状態は、上記各グループ内の半導体チップ間の積層状態とは異なっていることを特徴とする半導体装置。
  2. 異なるグループ間に属する半導体チップ同士は、上記封止樹脂を介して積層されていることを特徴とする請求項１に記載の半導体装置。
  3. 異なるグループ間に属する半導体チップ同士は、支持体を介して積層されていることを特徴とする請求項１に記載の半導体装置。
  4. 上記支持体が、シリコンチップであることを特徴とする請求項３に記載の半導体装置。
  5. 上記支持体が、有機樹脂であることを特徴とする請求項３に記載の半導体装置。
  6. 上記支持体が、応力付加により塑性変形しない剛性体であることを特徴とする請求項３に記載の半導体装置。
  7. 異なるグループ間に属する半導体チップ同士は、上記絶縁性保護膜に形成された突起部を介して積層されていることを特徴とする請求項１に記載の半導体装置。
  8. 最も基板近くに配されている第１の半導体チップと、この第１の半導体チップの直上に積層された、第２の半導体チップとが異なるグループに属していることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
JP2005099803A 2005-03-30 2005-03-30 半導体装置 Pending JP2006278975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005099803A JP2006278975A (ja) 2005-03-30 2005-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099803A JP2006278975A (ja) 2005-03-30 2005-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2006278975A true JP2006278975A (ja) 2006-10-12

Family

ID=37213354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099803A Pending JP2006278975A (ja) 2005-03-30 2005-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2006278975A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813626B1 (ko) 2006-12-20 2008-03-14 삼성전자주식회사 적층형 반도체 소자 패키지
JP2010232702A (ja) * 2010-07-20 2010-10-14 Toshiba Corp 積層型半導体装置
US11136217B2 (en) 2018-03-01 2021-10-05 Otis Elevator Company Elevator access systems for elevators

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813626B1 (ko) 2006-12-20 2008-03-14 삼성전자주식회사 적층형 반도체 소자 패키지
US7615858B2 (en) 2006-12-20 2009-11-10 Samsung Electronics Co., Ltd. Stacked-type semiconductor device package
JP2010232702A (ja) * 2010-07-20 2010-10-14 Toshiba Corp 積層型半導体装置
US11136217B2 (en) 2018-03-01 2021-10-05 Otis Elevator Company Elevator access systems for elevators

Similar Documents

Publication Publication Date Title
JP4205613B2 (ja) 半導体装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3499202B2 (ja) 半導体装置の製造方法
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
JP5222509B2 (ja) 半導体装置
KR101153693B1 (ko) 반도체 장치
US8253228B2 (en) Package on package structure
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2008166373A (ja) 半導体装置およびその製造方法
KR20020060558A (ko) 반도체장치
JP2006196709A (ja) 半導体装置およびその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
US20070052082A1 (en) Multi-chip package structure
JPH07115151A (ja) 半導体装置及びその製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2006278975A (ja) 半導体装置
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
JP2007250916A (ja) 半導体装置およびその製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
KR20110138788A (ko) 적층형 반도체 패키지
JP2008277457A (ja) 積層型半導体装置および実装体
JP5171720B2 (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2007042702A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302