WO2021048937A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2021048937A1 WO2021048937A1 PCT/JP2019/035628 JP2019035628W WO2021048937A1 WO 2021048937 A1 WO2021048937 A1 WO 2021048937A1 JP 2019035628 W JP2019035628 W JP 2019035628W WO 2021048937 A1 WO2021048937 A1 WO 2021048937A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- metal pattern
- region
- semiconductor device
- metal
- chips
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000002184 metal Substances 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 238000005480 shot peening Methods 0.000 claims description 11
- 238000011282 treatment Methods 0.000 claims description 7
- 239000008187 granular material Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 230000001351 cycling effect Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 28
- 239000010410 layer Substances 0.000 description 25
- 230000035882 stress Effects 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
Definitions
- the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
- the semiconductor device is mounted on a circuit pattern in which a semiconductor chip is formed on an insulating layer, that is, a metal pattern via a bonding layer. Since the linear expansion coefficient and size of each component such as a semiconductor chip, an insulating layer, and a bonding layer are different, stress is applied to each component as the temperature of the semiconductor device rises or falls. When the strain is large, the bonding layer is destroyed and the life of the semiconductor device is shortened. Therefore, a technique for improving the heat cycle resistance around the bonding layer has been proposed.
- the power semiconductor device described in Patent Document 1 has a cured layer on the surface of a conductor layer on which a semiconductor element is mounted to improve reliability.
- the power module described in Patent Document 2 has a circuit layer having a Vickers hardness of 19 or more as a circuit layer on a ceramic substrate to which a lead frame is bonded, and improves bonding reliability and heat dissipation performance.
- thermal stress is applied due to the difference in linear expansion coefficient between the metal pattern formed on the insulating substrate and the insulating substrate due to the temperature rise and fall due to the operation of the semiconductor chip.
- compressive stress is generated in the metal pattern. Since the 45 ° direction corresponds to the maximum shear stress with respect to the direction of the compressive stress, slip occurs in the metal pattern in the direction of 45 ° with respect to the thickness direction.
- the crystal grains of the metal constituting the metal pattern are large, a large slip that penetrates the crystal occurs.
- the surface of the metal pattern is raised and the quality of the bonding layer on the metal pattern is also deteriorated. By repeating such thermal fatigue, the life of the semiconductor device is shortened.
- the present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a semiconductor device capable of suppressing deformation of a metal pattern due to thermal stress and improving reliability for a heat cycle. ..
- the semiconductor device includes an insulating substrate, a metal pattern, a miniaturization region, and a semiconductor chip.
- the metal pattern is provided on the upper surface of the insulating substrate.
- the miniaturization region is provided in at least a part of the surface of the metal pattern.
- the refined region contains crystal grains smaller than the metal crystal grains contained in the metal pattern outside at least a part of the surface of the region.
- the semiconductor chip is mounted in the miniaturization region of the metal pattern.
- the present invention it is possible to provide a semiconductor device that suppresses deformation of a metal pattern due to thermal stress and improves reliability with respect to a heat cycle.
- 1 and 2 are a cross-sectional view and a top view showing the configuration of the semiconductor device according to the embodiment, respectively.
- the semiconductor device includes a base plate 9, a metal plate 7, an insulating substrate 3, a metal pattern 1 for chips, a metal pattern 2 for external terminals, a miniaturization region 1A, a semiconductor chip 5, and an external terminal 8.
- the insulating substrate 3 is a ceramic substrate 3A as an example.
- the metal pattern 1 for chips and the metal pattern 2 for external terminals are provided on the upper surface of the ceramic substrate 3A.
- the chip metal pattern 1 is a pattern for mounting the semiconductor chip 5.
- the metal pattern 2 for external terminals is a pattern for mounting the external terminals 8.
- the material of the metal pattern 1 for chips and the metal pattern 2 for external terminals is, for example, aluminum or copper.
- the miniaturization region 1A is a surface layer provided in a part of the surface of the metal pattern 1 for chips.
- the miniaturization region 1A is arranged inside the end portion of the metal pattern 1 for chips in a plan view.
- the width from the end of the chip metal pattern 1 to the end of the miniaturization region 1A is equal to or larger than the thickness of the chip metal pattern 1.
- the metal crystal grains contained in the chip metal pattern 1 in the miniaturization region 1A are smaller than the metal crystal grains contained in the chip metal pattern 1 outside the miniaturization region 1A. Further, the Vickers hardness of the chip metal pattern 1 in the miniaturization region 1A is higher than the Vickers hardness of the chip metal pattern 1 outside the miniaturization region 1A.
- the semiconductor chip 5 is mounted on the miniaturization region 1A of the metal pattern 1 for chips via a bonding layer 4. In other words, the miniaturization region 1A is formed directly below the semiconductor chip 5.
- the material of the bonding layer 4 is, for example, solder, sintered Ag or sintered Cu.
- the semiconductor chip 5 is formed on a substrate made of a so-called wide bandgap semiconductor such as SiC or GaN.
- the semiconductor chip 5 is, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a Schottky barrier diode, or the like.
- the semiconductor chip 5 is, for example, a power semiconductor chip (power semiconductor chip).
- the external terminal 8 is joined on the metal pattern 2 for the external terminal.
- the metal pattern 1 for chips and the metal pattern 2 for external terminals are connected by a metal wire 6.
- the metal plate 7 is joined to the lower surface of the ceramic substrate 3A.
- the metal plate 7 is joined to the surface of the base plate 9 via a joining material 10.
- a ceramic substrate 3A on which a semiconductor chip 5 is mounted is housed inside a container shape formed by a case (not shown) surrounding the outer periphery of the ceramic substrate 3A and a base plate 9.
- a sealing material (not shown) is filled inside the container shape so that the tip of the external terminal 8 protrudes to the outside and the semiconductor chip 5 is sealed.
- FIG. 3 is a flowchart showing a method of manufacturing a semiconductor device according to the embodiment.
- step S1 a metal pattern 1 for chips and a metal pattern 2 for external terminals are formed on the upper surface of the ceramic substrate 3A.
- step S2 a miniaturization region 1A is formed in a part of the surface of the metal pattern 1 for chips. Details will be described later, but here, the miniaturization region 1A is formed by the shot peening process.
- step S3 the semiconductor chip 5 is mounted in the miniaturization region 1A of the metal pattern 1 for chips via the bonding layer 4.
- the external terminal 8 is mounted on the external terminal metal pattern 2, and the chip metal pattern 1 and the external terminal metal pattern 2 are connected by a metal wire 6.
- the metal plate 7 on the lower surface of the ceramic substrate 3A and the surface of the base plate 9 are joined by the joining material 10.
- the semiconductor chip 5 and the ceramic substrate 3A are housed inside the container shape formed by the case and the base plate 9, and the container is provided so that the tip of the external terminal 8 protrudes to the outside and the semiconductor chip 5 is sealed.
- the inside of the shape is filled with a sealing material.
- FIG. 4 is a flowchart showing details of the shot peening processing method in step S2.
- step S21 the mask including the opening is covered so that the opening corresponds to a part of the metal pattern 1 for the chip.
- FIG. 5 is a top view showing a state in which the mask 11 is put on the ceramic substrate 3A.
- the opening 11A of the mask 11 is arranged inside the end portion of the metal pattern 1 for chips in a plan view.
- the width from the end of the chip metal pattern 1 to the end of the opening 11A is equal to or greater than the thickness of the chip metal pattern 1. That is, the opening 11A of the mask 11 overlaps inward with respect to the outer circumference of the metal pattern 1 for chips.
- the mask 11 is made of metal, for example.
- step S22 the granules are struck from above the mask 11.
- the shot peening treatments in steps S21 and S22 high-speed large-strain deformation occurs on the surface of the metal pattern 1 for chips, and a nanocrystal phase is formed. That is, a nanocrystal layer composed of crystal grains smaller than the crystal grains in the region not subjected to the shot peening treatment is formed on the surface layer in the region subjected to the shot peening treatment. Further, the surface layer is hardened and is harder than the metal pattern 1 for chips outside the miniaturization region 1A. Further, in this step S22, the mask 11 prevents the granules from colliding with the ceramic substrate 3A. As a result, it is possible to prevent a decrease in the bending strength of the ceramic substrate 3A.
- the semiconductor device shown in FIGS. 1 and 2 is manufactured by the above manufacturing method.
- the semiconductor device controls the electric power by performing on / off control (switching control) by the semiconductor chip 5 based on the gate signal input from the external terminal 8. At that time, the temperature of the components constituting the semiconductor device rises or falls according to the magnitude of the loss generated in the semiconductor chip 5 or the like. At high temperatures in such a heat cycle, compressive stress is generated in the metal pattern 1 for chips due to the difference in linear expansion coefficient between the metal pattern 1 for chips and the ceramic substrate 3A. Since the 45 ° direction corresponds to the maximum shear stress with respect to the direction of the compressive stress, slip occurs in the 45 ° direction with respect to the thickness direction of the metal pattern 1 for chips.
- the crystal grains at the time of film formation are large, and for example, an aluminum layer is formed by about one crystal grain in the thickness direction. Further, since aluminum is easily plastically deformed, the shear stress in the 45 ° direction causes a large slip that penetrates one crystal grain. The slip forms a ridge on the surface of the aluminum layer, which deteriorates the quality of the bonding layer 4 on the aluminum layer.
- the crystal grains of the metal pattern 1 for chips directly under the semiconductor chip 5 are large in this way, the life of the semiconductor device is shortened due to thermal fatigue due to the uplift of the metal pattern 1 for chips and the deterioration of the quality of the bonding layer 4.
- the metal pattern 1 for a chip in the present embodiment has a miniaturization region 1A, and the semiconductor chip 5 is mounted via a bonding layer 4 on the miniaturization region 1A.
- the miniaturization region 1A of the metal pattern 1 for chips fine crystal grains are piled up. Therefore, even if a shear stress in the 45 ° direction is applied, a large slip that penetrates one crystal grain is unlikely to occur.
- the generation of ridges on the surface of the metal pattern 1 for chips is suppressed, and the quality of the bonding layer 4 on the miniaturization region 1A is maintained. As a result, the life of the semiconductor device is improved.
- the semiconductor device in the present embodiment includes a ceramic substrate 3A, a metal pattern 1 for a chip, a miniaturization region 1A, and a semiconductor chip 5.
- the metal pattern 1 for chips is provided on the upper surface of the ceramic substrate 3A.
- the miniaturization region 1A is provided in at least a part of the surface of the metal pattern 1 for chips. Further, the miniaturization region 1A includes crystal grains smaller than the metal crystal grains contained in the metal pattern 1 for chips outside at least a part of the surface of the region.
- the semiconductor chip 5 is mounted in the miniaturization region 1A of the metal pattern 1 for chips.
- Such a semiconductor device reduces deformation of the metal pattern 1 for a chip due to thermal stress and improves reliability with respect to a heat cycle. That is, the life of the semiconductor device is improved.
- the example in which the miniaturization region 1A is formed in a part of the surface of the metal pattern 1 for chips is shown, but it may be formed in the entire region of the surface.
- the miniaturization region 1A includes crystal grains smaller than the crystal grains of the metal pattern 1 for chips located on the ceramic substrate 3A side of the surface layer.
- the miniaturization region 1A in the present embodiment is arranged inside the end portion of the metal pattern 1 for chips in a plan view.
- the width from the end of the metal pattern 1 for chips to the end of the miniaturization region 1A is equal to or larger than the thickness of the metal pattern 1 for chips.
- the miniaturized region 1A Since the miniaturized region 1A has high hardness, when the miniaturized region 1A is formed up to the end of the metal pattern 1 for chips, the stress generated from the end to the ceramic substrate 3A becomes large. Since the miniaturized region 1A in the present embodiment has the above configuration, its stress is relaxed. As a result, the reliability of the semiconductor device is improved.
- the method for manufacturing the semiconductor device in the present embodiment includes a step of forming the metal pattern 1 for a chip on the upper surface of the ceramic substrate 3A, and at least one of the surfaces of the metal pattern 1 for a chip in at least a part of the surface.
- Such a method for manufacturing a semiconductor device makes it possible to manufacture a semiconductor device that reduces deformation of the metal pattern 1 for a chip due to thermal stress and improves reliability with respect to a heat cycle.
- the step of forming the miniaturized region 1A in the present embodiment includes a shot peening process of striking at least a part region of the metal pattern 1 for chips.
- Such a method for manufacturing a semiconductor device makes it possible to form a miniaturized region 1A in which the hardness is improved and the crystal grains are miniaturized by a single treatment.
- the mask 11 including the opening 11A is covered so that the opening 11A corresponds to at least a part region of the metal pattern 1 for chips, and granules are struck from above the mask 11. Including that.
- the opening 11A of the mask 11 is arranged inside the end of the metal pattern 1 for chips in a plan view.
- the width from the end of the chip metal pattern 1 to the end of the opening 11A is equal to or greater than the thickness of the chip metal pattern 1.
- Such a method for manufacturing a semiconductor device prevents the ceramic substrate 3A from being damaged by the shot peening process and its bending resistance is reduced. Further, it is possible to prevent the pattern size from being reduced due to the end portion of the metal pattern 1 for chips being scraped due to the collision of particles. Further, as described above, it enables the formation of the miniaturization region 1A arranged inside the end portion of the metal pattern 1 for chips. As a result, the reliability of the semiconductor device is improved. That is, it prevents the life of the semiconductor device from being shortened due to thermal fatigue.
- the miniaturized region 1A in the first modification of the embodiment is formed by a treatment of adding a dissimilar metal to at least a part of the metal pattern 1 for chips.
- a dissimilar metal for example, when the material of the metal pattern 1 for chips is high-purity aluminum, among A6063, A3003, and A5005, which are alloy materials, a part or all of the surface of the metal pattern 1 for chips is formed or after the formation. Add either. If the addition concentration exceeds 20%, the stress on the ceramic substrate 3A becomes high, and the life of the semiconductor device is shortened for the same reason as described above, that is, due to thermal fatigue. Therefore, the addition concentration is preferably 20% or less. By this treatment, the metal crystal grains of the metal pattern 1 for chips are made finer.
- the Vickers hardness of the metal pattern 1 for chips in the miniaturization region 1A is higher than the Vickers hardness of the metal plate 7.
- Such a semiconductor device reduces the stress on the bonding layer 4 and prevents the occurrence of strain. Further, since the other parts have low strength, the reliability of the semiconductor device is improved.
- the Vickers hardness in the miniaturization region 1A is preferably 22 or more and 29 or less.
- the Vickers hardness of the chip metal pattern 1 in the miniaturization region 1A is 22 or more, the surface ridge of the chip metal pattern 1 due to the heat cycle and the resulting damage to the bonding layer 4 are suppressed.
- FIG. 6 is a diagram showing the relationship between the Vickers hardness, the heat cycle, and the cracks generated in the ceramic substrate 3A in the miniaturization region 1A.
- one cycle corresponds to one round trip temperature change from ⁇ 40 ° C. to 150 ° C.
- the heat cycle is 1000 times and the Vickers hardness is 30, the ceramic substrate 3A has cracks, but when the Vickers hardness is 29, no cracks have occurred. This is because when the Vickers hardness in the miniaturization region 1A is 29 or less, the increase in stress on the ceramic substrate 3A is suppressed.
- the Vickers hardness in the miniaturization region 1A is 22 or more and 29 or less, the uplift of the surface of the metal pattern 1 for chips is reduced, and the excessive stress on the ceramic substrate 3A is suppressed.
- the reliability of the semiconductor device is improved.
- the life of semiconductor devices due to thermal fatigue is improved.
- 1 metal pattern for chips 1A miniaturization area
- 2 metal pattern for external terminals 3 insulating substrates, 3A ceramic substrates, 4 bonding layers, 5 semiconductor chips, 6 metal wires, 7 metal plates, 8 external terminals, 9 base plates, 10 bonding material, 11 mask, 11A opening.
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
熱応力による金属パターンの変形を抑制してヒートサイクルに対する信頼性を向上させることが可能な半導体装置の提供を目的とする。半導体装置は、絶縁基板、金属パターン、微細化領域および半導体チップを含む。金属パターンは、絶縁基板の上面に設けられる。微細化領域は、金属パターンの表面の少なくとも一部領域に設けられる。その微細化領域は、その表面の少なくとも一部領域外の金属パターンに含まれる金属の結晶粒よりも小さい結晶粒を含む。半導体チップは、金属パターンの微細化領域に実装される。
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
半導体装置は、半導体チップを絶縁層上に形成された回路パターン、すなわち金属パターンに接合層を介して実装される。半導体チップ、絶縁層および接合層など各部品の線膨張係数や大きさが異なるため、半導体装置の温度上昇または温度降下に応じて、各部品に応力が加わる。ひずみが大きい場合には、接合層の破壊が引き起こされ、半導体装置の寿命に短くなる。そのため、接合層周辺の耐ヒートサイクル性能を改善する技術が提案されてきた。例えば、特許文献1に記載されたパワー半導体装置は、半導体素子が実装される導体層の表面に硬化層を有し、信頼性を向上させている。特許文献2に記載されたパワーモジュールは、リードフレームが接合されるセラミック基板上の回路層として、ビッカース硬度が19以上の回路層を有し、接合信頼性と放熱性能とを改善している。
上記のように、半導体チップの動作による温度上昇および降下により、絶縁基板上に形成された金属パターンおよびその絶縁基板の線膨張係数差に起因して、熱応力が加わる。例えば、高温時には、金属パターンには圧縮応力が発生する。この圧縮応力の方向に対して45°方向が最大のせん断応力に対応するため、金属パターンには、その厚み方向に対して45°の方向にすべりが発生する。金属パターンを構成する金属の結晶粒が大きい場合には、その結晶を貫通するような大きなすべりが発生する。その結果、金属パターンの表面が隆起し、金属パターン上の接合層の品質も劣化する。このような熱疲労が繰り返されることで、半導体装置の寿命は低下する。
この発明は上記のような問題点を解消するためになされたもので、熱応力による金属パターンの変形を抑制してヒートサイクルに対する信頼性を向上させることが可能な半導体装置の提供を目的とする。
本発明に係る半導体装置は、絶縁基板、金属パターン、微細化領域および半導体チップを含む。金属パターンは、絶縁基板の上面に設けられる。微細化領域は、金属パターンの表面の少なくとも一部領域に設けられる。その微細化領域は、その表面の少なくとも一部領域外の金属パターンに含まれる金属の結晶粒よりも小さい結晶粒を含む。半導体チップは、金属パターンの微細化領域に実装される。
本発明によれば、熱応力による金属パターンの変形を抑制してヒートサイクルに対する信頼性を向上させる半導体装置の提供が可能である。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
図1および図2は、それぞれ、実施の形態における半導体装置の構成を示す断面図および上面図である。
半導体装置は、ベース板9、金属板7、絶縁基板3、チップ用金属パターン1、外部端子用金属パターン2、微細化領域1A、半導体チップ5および外部端子8を含む。
絶縁基板3は、ここでは、一例としてセラミック基板3Aである。
チップ用金属パターン1および外部端子用金属パターン2は、セラミック基板3Aの上面に設けられている。チップ用金属パターン1は、半導体チップ5の実装用のパターンである。外部端子用金属パターン2は、外部端子8の実装用のパターンである。チップ用金属パターン1および外部端子用金属パターン2の材料は、例えば、アルミニウムまたは銅である。
微細化領域1Aは、チップ用金属パターン1の表面の一部領域に設けられた表面層である。微細化領域1Aは、平面視において、チップ用金属パターン1の端部よりも内側に配置されている。そのチップ用金属パターン1の端部から微細化領域1Aの端部までの幅は、チップ用金属パターン1の厚み以上である。
微細化領域1Aのチップ用金属パターン1に含まれる金属の結晶粒は、その微細化領域1A外のチップ用金属パターン1に含まれる金属の結晶粒よりも小さい。また、微細化領域1Aにおけるチップ用金属パターン1のビッカース硬度は、微細化領域1A外のチップ用金属パターン1のビッカース硬度よりも高い。
半導体チップ5は、チップ用金属パターン1の微細化領域1A上に、接合層4を介して実装されている。言い換えると、半導体チップ5の直下に、微細化領域1Aが形成されている。接合層4の材料は、例えば、はんだ、焼結されたAgまたは焼結されたCuである。半導体チップ5は、例えば、SiC、GaN等のいわゆるワイドバンドギャップ半導体を材料とする基板上に形成されている。半導体チップ5は、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、ショットキーバリアダイオード等である。半導体チップ5は、例えば、電力用半導体チップ(パワー半導体チップ)である。
外部端子8は、外部端子用金属パターン2上に接合されている。チップ用金属パターン1と外部端子用金属パターン2との間は金属ワイヤ6によって接続されている。
金属板7は、セラミック基板3Aの下面に接合されている。その金属板7は、ベース板9の表面に、接合材10を介して接合されている。セラミック基板3Aの外周を囲うケース(図示せず)とベース板9とによって形成される容器形状の内部に、半導体チップ5が実装されたセラミック基板3Aが収容されている。外部端子8の先端が外部に突出し、かつ、半導体チップ5が封止されるように、容器形状の内部には、封止材(図示せず)が充填されている。
図3は、実施の形態における半導体装置の製造方法を示すフローチャートである。
ステップS1にて、セラミック基板3Aの上面にチップ用金属パターン1および外部端子用金属パターン2を形成する。
ステップS2にて、チップ用金属パターン1の表面の一部領域に微細化領域1Aを形成する。詳細は後述するが、ここでは、ショットピーニング処理によって微細化領域1Aが形成される。
ステップS3にて、チップ用金属パターン1の微細化領域1Aに接合層4を介して半導体チップ5を実装する。その後、外部端子8を外部端子用金属パターン2に実装し、チップ用金属パターン1と外部端子用金属パターン2との間は金属ワイヤ6によって接続する。そして、セラミック基板3Aの下面の金属板7とベース板9の表面とを、接合材10により接合する。ケースとベース板9とによって形成される容器形状の内部に、半導体チップ5およびセラミック基板3Aを収容し、外部端子8の先端が外部に突出し、かつ、半導体チップ5が封止されるよう、容器形状の内部に、封止材を充填する。
図4は、ステップS2におけるショットピーニング処理方法の詳細を示すフローチャートである。
ステップS21にて、開口を含むマスクを、その開口がチップ用金属パターン1の一部領域に対応するように被せる。図5は、セラミック基板3Aの上方にマスク11が被せられた状態を示す上面図である。この際、マスク11の開口11Aは、平面視において、チップ用金属パターン1の端部よりも内側に配置される。チップ用金属パターン1の端部から開口11Aの端部までの幅は、チップ用金属パターン1の厚み以上である。つまり、マスク11の開口11Aは、チップ用金属パターン1の外周に対し内側にオーバーラップしている。マスク11は、例えば金属製である。
ステップS22にて、マスク11の上方から粒状物を打ち付ける。これらステップS21およびS22のショットピーニング処理により、チップ用金属パターン1の表面において高速大歪変形が生じ、ナノ結晶相が形成される。つまり、ショットピーニング処理が施された領域における表面層には、ショットピーニング処理が施されていない領域の結晶粒よりも小さい結晶粒からなるナノ結晶層が形成される。また、その表面層は硬化され、微細化領域1A外のチップ用金属パターン1よりも硬い。また、このステップS22において、マスク11は、粒状物がセラミック基板3Aに衝突することを防ぐ。それにより、セラミック基板3Aの抗折強度の低下を防止する。
以上の製造方法により、図1および図2に示される半導体装置が製造される。
半導体装置は、外部端子8から入力されるゲート信号に基づいて、半導体チップ5がオンオフ制御(スイッチング制御)を行うことによって、電力を制御する。その際、半導体チップ5等で発生する損失の大小に応じて、半導体装置を構成する部品の温度が上昇または降下する。このようなヒートサイクルにおける高温時には、チップ用金属パターン1とセラミック基板3Aとの線膨張係数差に起因して、チップ用金属パターン1に圧縮応力が発生する。この圧縮応力の方向に対して45°方向が最大のせん断応力に対応するため、チップ用金属パターン1の厚み方向に対して45°方向にすべりが生じる。
チップ用金属パターン1に使用されている材料が高純度アルミニウムである場合、成膜時の結晶粒は大きく、例えば、厚み方向に1つ程度の結晶粒によってアルミニウム層が形成される。また、アルミニウムは塑性変形しやすいため、その45°方向のせん断応力によって、1つの結晶粒を貫通するような大きなすべりが発生する。そのすべりは、アルミニウム層の表面に隆起を形成するため、アルミニウム層上の接合層4の品質を悪化させる。このように半導体チップ5の直下のチップ用金属パターン1の結晶粒が大きい場合、チップ用金属パターン1の隆起および接合層4の品質悪化という熱疲労により、半導体装置の寿命は低下する。
一方で、本実施の形態におけるチップ用金属パターン1は、微細化領域1Aを有し、その微細化領域1A上の接合層4を介して半導体チップ5は実装されている。そのチップ用金属パターン1の微細化領域1Aにおいては、微細な結晶粒が積み重なっている。そのため、45°方向のせん断応力が加わったとしても、1つの結晶粒を貫通するような大きなすべりは発生しにくい。チップ用金属パターン1の表面における隆起の発生は抑制され、微細化領域1A上の接合層4の品質は維持される。その結果、半導体装置の寿命が改善する。
以上をまとめると、本実施の形態における半導体装置は、セラミック基板3A、チップ用金属パターン1、微細化領域1Aおよび半導体チップ5を含む。チップ用金属パターン1は、セラミック基板3Aの上面に設けられる。微細化領域1Aは、チップ用金属パターン1の表面の少なくとも一部領域に設けられる。また、微細化領域1Aは、その表面の少なくとも一部領域外のチップ用金属パターン1に含まれる金属の結晶粒よりも小さい結晶粒を含む。半導体チップ5は、チップ用金属パターン1の微細化領域1Aに実装される。
このような半導体装置は、熱応力によるチップ用金属パターン1の変形を低減してヒートサイクルに対する信頼性を向上させる。すなわち、半導体装置の寿命が改善する。なお、本実施の形態においては、微細化領域1Aがチップ用金属パターン1の表面の一部領域に形成される例を示したが、その表面の全領域に形成されてもよい。この場合、微細化領域1Aは、その表面層よりもセラミック基板3A側に位置するチップ用金属パターン1の結晶粒よりも小さい結晶粒を含む。
また、本実施の形態における微細化領域1Aは、平面視において、チップ用金属パターン1の端部よりも内側に配置される。チップ用金属パターン1の端部から微細化領域1Aの端部までの幅は、チップ用金属パターン1の厚み以上である。
微細化領域1Aは硬度が高いため、その微細化領域1Aがチップ用金属パターン1の端部まで形成されている場合、その端部からセラミック基板3Aに生じる応力が大きくなる。本実施の形態における微細化領域1Aは、上記の構成を有するため、その応力は緩和される。その結果、半導体装置の信頼性が向上する。
また、本実施の形態における半導体装置の製造方法は、セラミック基板3Aの上面にチップ用金属パターン1を形成する工程と、チップ用金属パターン1の表面の少なくとも一部領域に、その表面の少なくとも一部領域外のチップ用金属パターン1に含まれる金属の結晶粒よりも小さい結晶粒を含む微細化領域1Aを形成する工程と、チップ用金属パターン1の微細化領域1Aに半導体チップ5を実装する工程と、を含む。
このような半導体装置の製造方法は、熱応力によるチップ用金属パターン1の変形を低減してヒートサイクルに対する信頼性を向上させる半導体装置の製造を可能とする。
また、本実施の形態における微細化領域1Aを形成する工程は、チップ用金属パターン1の少なくとも一部領域に粒状物を打ち付けるショットピーニング処理を含む。
このような半導体装置の製造方法は、硬度が向上し、かつ、結晶粒が微細化した微細化領域1Aを一度の処理によって形成することを可能にする。
また、本実施の形態におけるショットピーニング処理は、開口11Aを含むマスク11を、その開口11Aがチップ用金属パターン1の少なくとも一部領域に対応するように被せ、マスク11の上方から粒状物を打ち付けることを含む。マスク11の開口11Aは、平面視において、チップ用金属パターン1の端部よりも内側に配置される。チップ用金属パターン1の端部から開口11Aの端部までの幅は、チップ用金属パターン1の厚み以上である。
このような半導体装置の製造方法は、ショットピーニング処理によって、セラミック基板3Aがダメージを受け、その抗折力が低下することを防ぐ。また、粒状物の衝突によってチップ用金属パターン1の端部が削られるなどして、そのパターンサイズが小さくなることを防ぐ。さらに、上記のように、チップ用金属パターン1の端部よりも内側に配置される微細化領域1Aの形成を可能にする。その結果、半導体装置の信頼性が向上する。つまり、熱疲労による半導体装置の寿命の低下を防止する。
(実施の形態の変形例1)
実施の形態の変形例1における微細化領域1Aは、チップ用金属パターン1の少なくとも一部領域に異種金属を添加する処理によって形成される。例えば、チップ用金属パターン1の材料が高純度アルミニウムである場合、チップ用金属パターン1の形成時もしくは形成後に、表面の一部領域もしくは全領域に、合金材であるA6063,A3003,A5005のうちいずれかを添加する。添加濃度が20%を超えると、セラミック基板3Aへの応力が高くなり、上記と同様の理由により、つまり熱疲労によって半導体装置の寿命が低下する。よって、添加濃度は、20%以下であることが好ましい。この処理により、チップ用金属パターン1の金属の結晶粒が微細化される。
実施の形態の変形例1における微細化領域1Aは、チップ用金属パターン1の少なくとも一部領域に異種金属を添加する処理によって形成される。例えば、チップ用金属パターン1の材料が高純度アルミニウムである場合、チップ用金属パターン1の形成時もしくは形成後に、表面の一部領域もしくは全領域に、合金材であるA6063,A3003,A5005のうちいずれかを添加する。添加濃度が20%を超えると、セラミック基板3Aへの応力が高くなり、上記と同様の理由により、つまり熱疲労によって半導体装置の寿命が低下する。よって、添加濃度は、20%以下であることが好ましい。この処理により、チップ用金属パターン1の金属の結晶粒が微細化される。
(実施の形態の変形例2)
実施の形態の変形例2においては、微細化領域1Aにおけるチップ用金属パターン1のビッカース硬度が、金属板7のビッカース硬度よりも高い。
実施の形態の変形例2においては、微細化領域1Aにおけるチップ用金属パターン1のビッカース硬度が、金属板7のビッカース硬度よりも高い。
このような半導体装置は、接合層4への応力を低減し、ひずみの発生を防止する。また、他の部分は低強度であることにより、半導体装置の信頼性が向上する。
また、微細化領域1Aにおけるビッカース硬度は、22以上29以下であることが好ましい。微細化領域1Aにおけるチップ用金属パターン1のビッカース硬度が22以上である場合、ヒートサイクルによるチップ用金属パターン1の表面の隆起、およびそれによる接合層4へのダメージが抑制される。
一方で、ビッカース硬度が高すぎる場合、ヒートサイクルによるセラミック基板3Aへの応力が大きくなるため、半導体装置の寿命は低下する。図6は、微細化領域1Aにおけるビッカース硬度、ヒートサイクルおよびセラミック基板3Aに生じるクラックとの関係を示す図である。ここでは、1サイクルは、-40℃から150℃までの1往復の温度変化に対応する。ヒートサイクルが1000回において、ビッカース硬度が30の場合は、セラミック基板3Aにクラックが生じているものの、ビッカース硬度が29の場合は、クラックが生じていない。微細化領域1Aにおけるビッカース硬度が、29以下である場合、セラミック基板3Aへの応力の増加が抑制されるためのである。
このように、微細化領域1Aにおけるビッカース硬度が、22以上29以下である場合、チップ用金属パターン1の表面の隆起が低減し、かつ、セラミック基板3Aへの過剰な応力が抑制される。このようにバランスをとることにより、半導体装置の信頼性が向上する。熱疲労による半導体装置の寿命が改善する。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
本発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
1 チップ用金属パターン、1A 微細化領域、2 外部端子用金属パターン、3 絶縁基板、3A セラミック基板、4 接合層、5 半導体チップ、6 金属ワイヤ、7 金属板、8 外部端子、9 ベース板、10 接合材、11 マスク、11A 開口。
Claims (8)
- 絶縁基板と、
前記絶縁基板の上面に設けられる金属パターンと、
前記金属パターンの表面の少なくとも一部領域に設けられ、前記表面の前記少なくとも一部領域外の前記金属パターンに含まれる金属の結晶粒よりも小さい結晶粒を含む微細化領域と、
前記金属パターンの前記微細化領域に実装される半導体チップと、を備える半導体装置。 - 前記絶縁基板の下面に設けられる金属板をさらに備え、
前記微細化領域における前記金属パターンのビッカース硬度は、前記金属板のビッカース硬度よりも高い、請求項1に記載の半導体装置。 - 前記微細化領域における前記金属パターンのビッカース硬度は、22以上29以下である、請求項1または請求項2に記載の半導体装置。
- 前記微細化領域は、平面視において、前記金属パターンの端部よりも内側に配置され、
前記金属パターンの前記端部から前記微細化領域の端部までの幅は、前記金属パターンの厚み以上である、請求項1から請求項3のいずれか一項に記載の半導体装置。 - 絶縁基板の上面に金属パターンを形成する工程と、
前記金属パターンの表面の少なくとも一部領域に、前記表面の前記少なくとも一部領域外の前記金属パターンに含まれる金属の結晶粒よりも小さい結晶粒を含む微細化領域を形成する工程と、
前記金属パターンの前記微細化領域に半導体チップを実装する工程と、を備える半導体装置の製造方法。 - 前記微細化領域を形成する工程は、
前記金属パターンの前記表面の前記少なくとも一部領域に粒状物を打ち付けるショットピーニング処理を含む、請求項5に記載の半導体装置の製造方法。 - 前記ショットピーニング処理は、
開口を含むマスクを、前記開口が前記金属パターンの前記少なくとも一部領域に対応するように被せ、前記マスクの上方から前記粒状物を打ち付けることを含み、
前記マスクの前記開口は、平面視において、前記金属パターンの端部よりも内側に配置され、
前記金属パターンの前記端部から前記開口の端部までの幅は、前記金属パターンの厚み以上である、請求項6に記載の半導体装置の製造方法。 - 前記微細化領域を形成する工程は、
前記金属パターンの前記表面の前記少なくとも一部領域に異種金属を添加する処理を含む、請求項5に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE112019007708.2T DE112019007708T5 (de) | 2019-09-11 | 2019-09-11 | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
JP2021545019A JPWO2021048937A1 (ja) | 2019-09-11 | 2019-09-11 | 半導体装置および半導体装置の製造方法 |
PCT/JP2019/035628 WO2021048937A1 (ja) | 2019-09-11 | 2019-09-11 | 半導体装置および半導体装置の製造方法 |
CN201980100046.1A CN114391176A (zh) | 2019-09-11 | 2019-09-11 | 半导体装置及半导体装置的制造方法 |
US17/623,201 US20220359423A1 (en) | 2019-09-11 | 2019-09-11 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/035628 WO2021048937A1 (ja) | 2019-09-11 | 2019-09-11 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021048937A1 true WO2021048937A1 (ja) | 2021-03-18 |
Family
ID=74866227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/035628 WO2021048937A1 (ja) | 2019-09-11 | 2019-09-11 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220359423A1 (ja) |
JP (1) | JPWO2021048937A1 (ja) |
CN (1) | CN114391176A (ja) |
DE (1) | DE112019007708T5 (ja) |
WO (1) | WO2021048937A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022220191A1 (ja) * | 2021-04-14 | 2022-10-20 | 三菱電機株式会社 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007044699A (ja) * | 2005-08-05 | 2007-02-22 | Nissan Motor Co Ltd | 接合構造 |
WO2013018504A1 (ja) * | 2011-08-04 | 2013-02-07 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP2014187088A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パワー半導体装置の製造方法、パワー半導体装置 |
WO2015053193A1 (ja) * | 2013-10-07 | 2015-04-16 | 古河電気工業株式会社 | 接合構造および電子部材接合構造体 |
JP2017123373A (ja) * | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | 絶縁基板及びその製造方法 |
JP2019110223A (ja) * | 2017-12-19 | 2019-07-04 | 三菱マテリアル株式会社 | パワーモジュール用基板及びその製造方法 |
-
2019
- 2019-09-11 US US17/623,201 patent/US20220359423A1/en active Pending
- 2019-09-11 JP JP2021545019A patent/JPWO2021048937A1/ja active Pending
- 2019-09-11 DE DE112019007708.2T patent/DE112019007708T5/de active Pending
- 2019-09-11 WO PCT/JP2019/035628 patent/WO2021048937A1/ja active Application Filing
- 2019-09-11 CN CN201980100046.1A patent/CN114391176A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007044699A (ja) * | 2005-08-05 | 2007-02-22 | Nissan Motor Co Ltd | 接合構造 |
WO2013018504A1 (ja) * | 2011-08-04 | 2013-02-07 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP2014187088A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パワー半導体装置の製造方法、パワー半導体装置 |
WO2015053193A1 (ja) * | 2013-10-07 | 2015-04-16 | 古河電気工業株式会社 | 接合構造および電子部材接合構造体 |
JP2017123373A (ja) * | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | 絶縁基板及びその製造方法 |
JP2019110223A (ja) * | 2017-12-19 | 2019-07-04 | 三菱マテリアル株式会社 | パワーモジュール用基板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022220191A1 (ja) * | 2021-04-14 | 2022-10-20 | 三菱電機株式会社 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
JP7520215B2 (ja) | 2021-04-14 | 2024-07-22 | 三菱電機株式会社 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
Also Published As
Publication number | Publication date |
---|---|
DE112019007708T5 (de) | 2022-05-25 |
CN114391176A (zh) | 2022-04-22 |
US20220359423A1 (en) | 2022-11-10 |
JPWO2021048937A1 (ja) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101194429B1 (ko) | 반도체장치 및 그 제조방법 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
KR101391924B1 (ko) | 반도체 패키지 | |
JP2009283741A (ja) | 半導体装置 | |
JP4683043B2 (ja) | 半導体装置の製造方法 | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP6440903B2 (ja) | 半導体装置およびその製造方法 | |
JP5218009B2 (ja) | 半導体装置 | |
WO2021048937A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6406996B2 (ja) | 半導体装置 | |
CN109478543B (zh) | 半导体装置 | |
JP2006228932A (ja) | 半導体パッケージ | |
WO2019135284A1 (ja) | 半導体装置 | |
US11380646B2 (en) | Multi-sided cooling semiconductor package and method of manufacturing the same | |
JP7495225B2 (ja) | 半導体装置 | |
JP2021180232A (ja) | 電力半導体装置 | |
WO2017212578A1 (ja) | 半導体装置 | |
JP4851287B2 (ja) | 半導体装置用気密端子 | |
JP2764685B2 (ja) | 半導体装置とその製造方法 | |
JP4762536B2 (ja) | 半導体部品及び半導体パッケージ | |
JP2021072301A (ja) | 半導体装置 | |
JPS61177754A (ja) | 樹脂封止形半導体装置 | |
JP2020092134A (ja) | 基板の製造方法、電力用半導体装置の製造方法、および基板 | |
JP2023131815A (ja) | 半導体装置 | |
JP2023141693A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19945014 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021545019 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19945014 Country of ref document: EP Kind code of ref document: A1 |