WO2022220191A1 - 基板の製造方法、電力用半導体装置の製造方法、および基板 - Google Patents

基板の製造方法、電力用半導体装置の製造方法、および基板 Download PDF

Info

Publication number
WO2022220191A1
WO2022220191A1 PCT/JP2022/017272 JP2022017272W WO2022220191A1 WO 2022220191 A1 WO2022220191 A1 WO 2022220191A1 JP 2022017272 W JP2022017272 W JP 2022017272W WO 2022220191 A1 WO2022220191 A1 WO 2022220191A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
metal circuit
metal
substrate
manufacturing
Prior art date
Application number
PCT/JP2022/017272
Other languages
English (en)
French (fr)
Inventor
雅之 辻野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023514629A priority Critical patent/JP7520215B2/ja
Publication of WO2022220191A1 publication Critical patent/WO2022220191A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a method of manufacturing a substrate, a method of manufacturing a power semiconductor device, and a substrate, and more particularly to a method of manufacturing a substrate having a metal circuit board, a method of manufacturing a semiconductor power device, and a substrate having a metal circuit board. is.
  • Patent Document 1 discloses a substrate having a mounting surface on which power semiconductor elements are to be mounted.
  • the substrate comprises a ceramic plate having a first surface and a second surface opposite to the first surface, a metal radiator plate provided on the first surface of the ceramic plate, and the ceramic plate.
  • a metal circuit board provided on the second surface.
  • the metal circuit board includes a work-hardened layer forming the mounting surface.
  • the above publication also discloses a method for manufacturing a substrate.
  • a ceramic plate having a first surface and a second surface opposite to the first surface; a metal radiator plate provided on the first surface of the ceramic plate;
  • a substrate is formed having a metal circuit board on the second surface and having a mounting surface.
  • the above-described work-hardened layer is formed by subjecting the mounting surface of the metal circuit board to shot peening.
  • the substrate is thus obtained.
  • a power semiconductor device is obtained by mounting a power semiconductor element on the mounting surface of the metal circuit board of the substrate.
  • shot peening is applied to the mounting surface of the metal circuit board.
  • This suppresses changes in the fine shape of the mounting surface due to the heat cycle of the power semiconductor device. Therefore, the bonding reliability of the power semiconductor element bonded to the mounting surface can be improved.
  • the work-hardened layer forms the mounting surface of the metal circuit board. This suppresses changes in the fine shape of the mounting surface due to heat cycles. Therefore, the bonding reliability of the power semiconductor element bonded to the mounting surface can be improved.
  • the above publication also explains the principle of suppressing the change in fine shape as described above. According to this, since the crystal orientations of the plurality of crystal grains in the polycrystal differ from each other, the behavior of thermal expansion and contraction in the direction perpendicular to the mounting surface differs among the plurality of crystal grains. Therefore, it is considered that the variation in the surface heights of the plurality of crystal grains increases after a large number of heat cycles. Shot peening is thought to suppress the crystal orientation dependence of thermal expansion and contraction. Therefore, it is considered that the shot peening process suppresses the surface height variations of the plurality of crystal grains through the heat cycle. In other words, shot peening is thought to suppress changes in the fine shape of the mounting surface at the crystal level due to the heat cycle.
  • the above publication also explains the principle that shot peening processing suppresses the crystal orientation dependence of thermal expansion and contraction as described above. According to this, shot peening introduces a large number of dislocations in the vicinity of the mounting surface. Therefore, the dislocation density in the work-hardened layer is higher than the dislocation density in the non-work-hardened layer. It is believed that this high dislocation density suppresses the crystal orientation dependence of thermal expansion and contraction.
  • One aspect of the substrate manufacturing method of the present disclosure is a substrate manufacturing method including a ceramic plate, a metal heat sink, and at least one metal circuit board.
  • the ceramic plate has a first side and a second side opposite the first side.
  • a metal heat sink is provided on the first surface of the ceramic plate.
  • At least one metal circuit board is provided on the second side of the ceramic board, with a third side facing the second side of the ceramic board and a power semiconductor board opposite the third side. and a fourth surface containing bonding regions to which the devices will be bonded.
  • One aspect of the substrate of the present disclosure is a substrate having a ceramic plate, a metal heat sink, and at least one metal circuit plate.
  • the ceramic plate has a first side and a second side opposite the first side.
  • a metal heat sink is provided on the first surface of the ceramic plate.
  • At least one metal circuit board is provided on the second side of the ceramic board, with a third side facing the second side of the ceramic board and a power semiconductor board opposite the third side. and a fourth surface containing bonding regions to which the devices will be bonded.
  • the at least one metal circuit board includes a first metal circuit board. Each of the third and fourth surfaces of the first metal circuit board is work hardened.
  • a substrate manufacturing method including a ceramic plate, a metal heat sink, and at least one metal circuit board.
  • the ceramic plate has a first side and a second side opposite the first side.
  • a metal heat sink is provided on the first surface of the ceramic plate.
  • At least one metal circuit board is provided on the second side of the ceramic board, with a third side facing the second side of the ceramic board and a power semiconductor board opposite the third side. and a fourth surface containing bonding regions to which the devices will be bonded.
  • the manufacturing method includes the steps of: a) bonding a second surface of a ceramic plate and a third surface of at least one metal circuit board; and b) a first metal circuit board included in the at least one metal circuit board.
  • step b) the fourth face of the first metal circuit board is at least partially bonded to the first metal circuit board with a shot peening area that at least partially overlaps the bonding area of the first metal circuit board. and a non-shot peened region outside the region. Shot peening is applied to the shot peened areas and not to the non-shot peened areas.
  • the substrate of the present disclosure is a substrate having a ceramic plate, a metal heat sink, and at least one metal circuit plate.
  • the ceramic plate has a first side and a second side opposite the first side.
  • a metal heat sink is provided on the first surface of the ceramic plate.
  • At least one metal circuit board is provided on the second side of the ceramic board, with a third side facing the second side of the ceramic board and a power semiconductor board opposite the third side. and a fourth surface containing bonding regions to which the devices will be bonded.
  • the at least one metal circuit board includes a first metal circuit board.
  • the fourth surface of the first metal circuit board is at least partially overlying the bond area of the first metal circuit board and at least partially outside the bond area of the first metal circuit board. and a non-work hardened region.
  • the joint reliability of both the third surface and the fourth surface of the first metal circuit board can be enhanced. According to the other aspect described above, it is possible to improve the reliability of bonding between the first metal circuit board and the power semiconductor element while avoiding a significant decrease in manufacturing efficiency.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a power semiconductor device according to Embodiment 1;
  • FIG. 2 is a cross-sectional view schematically showing the configuration of a substrate in Embodiment 1;
  • FIG. 2 is a plan view schematically showing the configuration of a substrate in Embodiment 1;
  • FIG. 4 is a partial cross-sectional view along line IV-IV of FIG. 3;
  • FIG. 4 is a flow chart schematically showing a method of manufacturing a power semiconductor device according to Embodiment 1;
  • FIG. 4 is a partial cross-sectional view schematically showing one step of the substrate manufacturing method according to Embodiment 1;
  • FIG. 4 is a partial cross-sectional view schematically showing one step of the substrate manufacturing method according to Embodiment 1;
  • FIG. 10 is a plan view schematically showing the configuration of a substrate in Embodiment 2;
  • FIG. 9 is a partial cross-sectional view along line IX-IX of FIG. 8;
  • 7 is a flow chart schematically showing a method of manufacturing a power semiconductor device according to Embodiment 2;
  • FIG. 10 is a plan view schematically showing one step of a method for manufacturing a substrate in Embodiment 2;
  • 11 is a flow chart schematically showing a method of manufacturing a power semiconductor device in Embodiment 3;
  • FIG. 11 is a plan view schematically showing the configuration of a metal plate having a portion to be shot peened in Embodiment 3;
  • FIG. 14 is a partial cross-sectional view schematically showing one step of the substrate manufacturing method in Embodiment 3, taken along the line XIV-XIV in FIG. 13;
  • FIG. 15 is a partial cross-sectional view schematically showing one step of the method for manufacturing a substrate in Embodiment 3 from the same view as in FIG. 14;
  • FIG. 10 is a plan view schematically showing the configuration of a metal plate that is not subjected to shot peening processing in Embodiment 3;
  • FIG. 17 is a partial cross-sectional view along line XVI-XVI of FIG. 16;
  • FIG. 1 is a cross-sectional view schematically showing the configuration of a power module 90 (power semiconductor device) according to the first embodiment.
  • the power module 90 has a substrate 10 and a power semiconductor element 30 mounted on the substrate 10 .
  • the substrate 10 has a heat dissipation surface F6 and a circuit board upper surface F4 opposite to the heat dissipation surface F6.
  • the power semiconductor element 30 is bonded onto the circuit board upper surface F4 of the substrate 10 via a conductive bonding layer 31 .
  • the bonding layer 31 is, for example, a solder layer.
  • the power semiconductor element 30 is, for example, a switching element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated-Gate Bipolar Transistor). , or diodes such as Schottky barrier diodes or PiN diodes.
  • a switching element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an IGBT (Insulated-Gate Bipolar Transistor).
  • diodes such as Schottky barrier diodes or PiN diodes.
  • the power module 90 may further have a base plate 20 bonded onto the heat dissipation surface F6 of the substrate 10.
  • the base plate 20 may be bonded to the substrate 10 via a bonding layer 21 .
  • the bonding layer 21 is, for example, a solder layer.
  • the base plate 20 is for dissipating heat from the power semiconductor element 30 .
  • the power module may further have a case 50 surrounding the substrate 10 .
  • the case 50 is preferably made of resin.
  • a sealing material (not shown) for sealing the power semiconductor element 30 may be provided in the case 50 .
  • the case 50 may be attached to the base plate 20 , for example by means of an adhesive 51 .
  • the power module 90 may further have an external connection terminal 40 connected to at least one of the circuit board upper surface F4 of the substrate 10 and the power semiconductor element 30 .
  • a bonding layer 41 may be used for this connection, and the bonding layer 41 is, for example, a solder layer.
  • the power module 90 may further have a bonding wire 32 that connects the power semiconductor element 30 and another portion of the power module 90 (in FIG. 1, the upper surface F4 of the circuit board of the substrate 10).
  • FIG. 2 is a cross-sectional view schematically showing the configuration of the substrate 10 (FIG. 1).
  • the substrate 10 has a circuit board upper surface F4 on which the power semiconductor element 30 (FIG. 1) is to be mounted, and a heat radiation surface F6 opposite to the circuit board upper surface F4.
  • the substrate 10 has a ceramic plate 11 , a metal heat sink 12 , at least one metal circuit board 13 , a bonding layer 61 (indirect bonding), and a bonding layer 62 .
  • the ceramic plate 11 has a ceramic plate lower surface F1 (first surface) and a ceramic plate upper surface F2 (second surface opposite to the first surface).
  • the ceramic plate 11 is made of alumina, silicon nitride, or aluminum nitride, for example.
  • the metal radiator plate 12 is provided on the ceramic plate lower surface F1 of the ceramic plate 11 .
  • the metal radiator plate 12 has a radiator plate upper surface F5 facing the ceramic plate lower surface F1 of the ceramic plate 11 and a surface opposite to the radiator plate upper surface F5, and this opposite surface is the aforementioned radiator surface F6. be.
  • the metal heat sink 12 does not need to have a circuit pattern, and may consist of one simple shape (typically, a substantially rectangular shape).
  • Each of the at least one metal circuit board 13 is provided on the ceramic board upper surface F2 of the ceramic board 11 .
  • At least one metal circuit board 13 has a circuit pattern, and in this embodiment, it is a plurality of metal circuit boards 13 separated from each other.
  • Each of the metal circuit boards 13 has a circuit board lower surface F3 (third surface) facing the ceramic board upper surface F2 of the ceramic board 11 and a surface opposite to the circuit board lower surface F3. is the upper surface F4 (fourth surface) of the circuit board described above.
  • the circuit board upper surface F4 includes a bonding region RE to which the power semiconductor element 30 (Fig. 1) is to be bonded.
  • the junction region RE is a portion of the circuit board upper surface F4 that overlaps the power semiconductor element 30 in a planar layout.
  • the junction region RE has a rectangular shape. The corners of the rectangle may be chamfered to some extent. A rectangle may have long and short sides, or may be a square. It should be noted that when referring to the long side of a rectangle herein, if the rectangle is a square, the term "long side" means any side of the square.
  • the area of the metal circuit board 13 is usually smaller than the area of the metal heat sink 12 .
  • the thickness of each of the metal heat sink 12 and the metal circuit board 13 is, for example, 0.4 mm or more and 1 mm or less.
  • Metal heat sink 12 and metal circuit board 13 are made of, for example, aluminum, an aluminum alloy, copper, or a copper alloy.
  • the bonding layer 61 forms an indirect bond between the ceramic board upper surface F2 of the ceramic board 11 and the circuit board lower surface F3 of the metal circuit board 13 .
  • the joining layer 61 is made of a conductor.
  • This conductor is, for example, solder, brazing material, or a sintered body of fine metal particles.
  • the fine metal particles may be fine particles having nanometer-order sizes, that is, nanoparticles.
  • the metal fine particles may be silver (Ag) fine particles. Ag microparticles as nanoparticles, that is, Ag nanoparticles are produced, for example, by decomposition of silver oxide.
  • the bonding layer 62 forms an indirect bond between the ceramic plate lower surface F1 of the ceramic plate 11 and the radiator plate upper surface F5 of the metal radiator plate 12 .
  • the bonding layer 62 is made of a conductor. This conductor is, for example, solder, brazing material, or a sintered body of fine metal particles. This conductor may be similar to those exemplified as the conductors of bonding layer 61 .
  • FIG. 3 is a plan view schematically showing the configuration of substrate 10A in the first embodiment.
  • 4 is a partial cross-sectional view along line IV-IV of FIG. 3.
  • FIG. The substrate 10A like the substrate 10 (FIG. 2), can be used for manufacturing the power module 90 (FIG. 1), and has substantially the same features as the substrate 10 described above. Therefore, elements identical or corresponding to those described in FIG. 2 are denoted by the same reference numerals in FIGS. 3 and 4, and description thereof will not be repeated. Further features of the substrate 10A are described below.
  • the board 10A (FIG. 3) includes a metal circuit board 13a (first metal circuit board) and a metal circuit board 13c (second metal circuit board). and a metal circuit board 13b.
  • the metal circuit boards 13a to 13c may be collectively referred to as the metal circuit board 13 hereinafter.
  • the metal circuit board 13a, the metal circuit board 13b, and the metal circuit board 13c each have a joint region REa, a joint region REb, and a joint region REc. is doing.
  • the junction regions REa to REc may be collectively referred to as junction regions RE.
  • the junction region REc is smaller than the junction region REa.
  • the long side of the bonding region REc is smaller than the long side of the bonding region REa, assuming that the size comparison is performed by comparing the lengths of the long sides.
  • one dimension threshold is defined in relation to the dimension of the junction region RE.
  • the short side of the junction region REa is equal to or larger than the dimension threshold.
  • the long side of the bonding region REb is greater than or equal to the dimension threshold, and the short side of the bonding region REb is less than the dimension threshold.
  • the long side of the junction region REc is less than the dimension threshold.
  • the one dimension is, for example, 3 mm.
  • the metal circuit board 13a has a work-hardened region 13p on the circuit board lower surface F3 and a work-hardened region 13q on the circuit board upper surface F4. .
  • each of the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a is work hardened.
  • the metal circuit board 13a may have a non-work-hardened region 13n between the work-hardened region 13p and the work-hardened region 13q.
  • the metal circuit board 13b also has a similar cross-sectional configuration.
  • the metal circuit board 13c does not have the work-hardened region 13p and the work-hardened region 13q, and consists only of the non-work-hardened region 13n.
  • the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13c are not work hardened.
  • the work-hardened region is a region made of crystals that have been work-hardened.
  • Work hardening is a phenomenon in which the resistance to further plastic deformation increases when plastic deformation is applied to a crystal.
  • the non-work-hardened region is a region composed of crystals that are not substantially work-hardened.
  • the work hardened regions are harder than the non-work hardened regions.
  • the dislocation density in the work-hardened region is higher than the dislocation density in the non-work-hardened region.
  • the work-hardened region can be formed by plastic deformation by shot peening, for example.
  • the terms "work hardening" and "non-work hardening” are used to express physical properties as described above.
  • FIG. 5 is a flow chart schematically showing a method of manufacturing the power module 90 (FIG. 1) having the substrate 10A according to the first embodiment.
  • steps up to step S140 correspond to the manufacturing method of the substrate 10A.
  • 6 and 7 are partial cross-sectional views schematically showing one step of the method of manufacturing the substrate 10A.
  • step S110 the work-hardened region 13p is formed by subjecting the circuit board lower surface F3 of the metal circuit board 13a to shot peening.
  • shot peening may be applied to the entire circuit board lower surface F3 of the metal circuit board 13a.
  • Shot peening is a process that cold works a metal surface by blasting small particles against it, thereby hardening the metal surface.
  • small glass particles 71 having a particle diameter of several hundred ⁇ m are blown from an air nozzle 70 at a pressure of about 0.3 MPa for about 30 to 60 seconds.
  • a material other than glass may be used as the small particles 71, for example, an iron-based material may be used.
  • a shot peening device other than the air nozzle 70 may be used, for example, an impeller may be used.
  • the projection angle of the small particles 71 may be optimized as appropriate.
  • small particles 71 remaining on the metal circuit board 13a are removed by, for example, air blowing.
  • a similar shot peening process is applied to the circuit board lower surface F3 of the metal circuit board 13b (FIG. 3).
  • the circuit board lower surface F3 of the metal circuit board 13c is not subjected to shot peening.
  • step S120 the upper surface F4 of the metal circuit board 13a is subjected to shot peening in the same manner as described above, thereby forming the work-hardened region 13q. be done.
  • shot peening may be applied to the entire circuit board upper surface F4 of the metal circuit board 13a.
  • a similar shot peening process is applied to the circuit board upper surface F4 of the metal circuit board 13b (FIG. 3).
  • the circuit board upper surface F4 of the metal circuit board 13c is not subjected to shot peening.
  • the order of steps S110 and S120 is arbitrary.
  • step S130 the ceramic board upper surface F2 of the ceramic board 11 and the circuit board lower surface F3 of the metal circuit board 13 are joined after the above steps S110 and S120.
  • a bonding layer 61 (indirect bonding) is formed between the ceramic plate upper surface F2 of the ceramic plate 11 and the circuit board lower surface F3 of the metal circuit board 13 .
  • Soldering or brazing, for example, is performed to form this indirect connection.
  • sintering of the metal fine particles described above may be performed.
  • application of a metal paste paste in which fine metal particles are dispersed
  • sintering of the fine metal particles by heat treatment of the metal paste may be performed.
  • the metal paste is typically Ag paste. If the size of the metal particles is sufficiently small, sintering thereof can be done at a temperature comparable to that of soldering.
  • step S130 correcting processing for correcting undulations caused by shot peening processing may be performed as necessary.
  • This corrective processing is performed by, for example, grinding or press molding.
  • step S140 the ceramic plate lower surface F1 of the ceramic plate 11 and the radiator plate upper surface F5 of the metal radiator plate 12 are joined. Specifically, a bonding layer 62 (indirect bonding) is formed between the ceramic plate lower surface F1 of the ceramic plate 11 and the radiator plate upper surface F5 of the metal radiator plate 12 in the same manner as the bonding layer 61 .
  • the order of steps S130 and S140 is arbitrary. Also, step S130 and step S140 may be performed at the same time.
  • step S150 the power semiconductor element 30 is bonded to the bonding region RE of the circuit board upper surface F4 of each metal circuit board 13 .
  • the power module 90 (FIG. 1) having the substrate 10A (FIGS. 3 and 4) is obtained.
  • the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a are each subjected to shot peening. This suppresses changes in the fine shape due to heat cycles on both the circuit board bottom surface F3 and the circuit board top surface F4. Therefore, the bonding reliability of both the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a can be enhanced.
  • each of the circuit board bottom surface F3 and the circuit board top surface F4 of the metal circuit board 13a is work hardened. This suppresses changes in the fine shape due to heat cycles on both the circuit board bottom surface F3 and the circuit board top surface F4. Therefore, the bonding reliability of both the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a can be enhanced.
  • both the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a By subjecting both the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a to the shot peening process as described above, the shot peening process is reduced compared to the case where only one of them is subjected to the shot peening process. Warpage of the metal circuit board 13a due to peening can be suppressed. In other words, since both the circuit board lower surface F3 and the circuit board upper surface F4 of the metal circuit board 13a are work hardened, the work hardening is greater than when only one of them is work hardened. It is possible to suppress the occurrence of warping of the metal circuit board 13a due to this.
  • step S130 (Fig. 5) is performed after shot peening in step S120 (Fig. 5). If this order were reversed, the shot peening process could damage the edges of the bond between the ceramic plate top surface F2 of the ceramic plate 11 and the circuit board bottom surface F3 of the at least one metal circuit board 13. . According to the present embodiment, this damage can be avoided, so that bonding reliability can be further improved. Note that if the damage is not a problem, as a modification, the bonding in step S130 may be performed before the shot peening process in step S120.
  • the bonding in step S130 includes forming an indirect bond by the bonding layer 61 (FIG. 4).
  • the reliability of indirect bonding between the circuit board lower surface F3 of the metal circuit board 13a and the ceramic board upper surface F2 of the ceramic board 11 can be enhanced for the reasons described above.
  • the wettability of the material for indirect bonding to the circuit board lower surface F3 of the metal circuit board 13a can be enhanced by the unevenness resulting from the shot peening process.
  • the "wettability" referred to here is the wettability of a material melted by heating when soldering or brazing is performed, and the wettability of a metal paste when sintering metal fine particles is performed. Since the unevenness caused by the shot peening process is almost buried by the indirect bonding, there is almost no adverse effect on the bonding reliability of the power module 90 (FIG. 1).
  • the circuit board upper surface F4 of the metal circuit board 13c (Fig. 3) is not subjected to shot peening. Even if the shot peening process is omitted in this way, since the bonding region REc of the metal circuit board 13c is smaller than the bonding region REa of the metal circuit board 13a, the adverse effect on the bonding reliability is relatively small. As a modification, the circuit board upper surface F4 of the metal circuit board 13c (FIG. 3) may also be subjected to shot peening.
  • the circuit board lower surface F3 of the metal circuit board 13c (Fig. 3) is not subjected to shot peening. Even if the shot peening process is omitted in this way, since the bonding region REc of the metal circuit board 13c is smaller than the bonding region REa of the metal circuit board 13a, the adverse effect on the bonding reliability is relatively small. As a modification, the circuit board lower surface F3 of the metal circuit board 13c (FIG. 3) may also be subjected to shot peening.
  • the metal circuit board 13a has a non-work-hardened region 13n (Fig. 4). As a result, the metal circuit board 13a does not need to be a work-hardened region entirely in the thickness direction. Therefore, the shot peening process for forming the work-hardened region is made easier. As a modification, the non-work-hardened region 13n may disappear by deep shot peening to such an extent that the work-hardened region 13p and the work-hardened region 13p are in contact with each other.
  • FIG. 8 is a plan view schematically showing the structure of substrate 10B in the second embodiment.
  • 9 is a partial cross-sectional view along line IX-IX of FIG. 8.
  • the substrate 10B like the substrate 10 (FIG. 2), can be used for manufacturing the power module 90 (FIG. 1), and has substantially the same features as the substrate 10 described above. Therefore, the same or corresponding elements as those described in FIG. 2 are denoted by the same reference numerals in FIGS. 8 and 9, and description thereof will not be repeated. Further features of the substrate 10B are described below.
  • the board 10B (FIG. 8) includes a metal circuit board 13a (first metal circuit board) and a metal circuit board 13c (second metal circuit board). and a metal circuit board 13b.
  • the metal circuit boards 13a to 13c may be collectively referred to as the metal circuit board 13 hereinafter.
  • the metal circuit board 13a, the metal circuit board 13b, and the metal circuit board 13c each have a joint region REa, a joint region REb, and a joint region REc. is doing.
  • the junction regions REa to REc may be collectively referred to as junction regions RE.
  • the junction region REc is smaller than the junction region REa.
  • the long side of the bonding region REc is smaller than the long side of the bonding region REa, assuming that the size comparison is performed by comparing the lengths of the long sides.
  • one dimension threshold is defined in relation to the dimension of the junction region RE.
  • the short side of the junction region REa is equal to or larger than the dimension threshold.
  • the long side of the bonding region REb is greater than or equal to the dimension threshold, and the short side of the bonding region REb is less than the dimension threshold.
  • the long side of the junction region REc is less than the dimension threshold.
  • the one dimension is, for example, 3 mm.
  • a circuit board upper surface F4 of the metal circuit board 13a includes a work-hardened region 13r (FIG. 9) that at least partially overlaps the bonding region REa (FIG. 8) of the metal circuit board 13a, and a bonding region of the metal circuit board 13a that at least partially overlaps. and a non-work hardened region 13n (FIG. 9) outside REa (FIG. 8).
  • the work-hardened region 13r may be separated from the circuit board lower surface F3 in the thickness direction (longitudinal direction in FIG. 9) by a non-work-hardened region 13n. In other words, the circuit board bottom surface F3 may be entirely non-work hardened region 13n.
  • the edge of the circuit board upper surface F4 of the metal circuit board 13a is at least partially composed of the non-work-hardened region 13n (Fig. 9), preferably composed only of the non-work-hardened region 13n (Fig. 9). More specifically, a non-work-hardened region 13n is formed within a distance LS (FIG. 9) from the edge of the upper surface F4 of the metal circuit board 13a.
  • the distance LS is preferably 0.3 mm or more, and if it is 1 mm or more, the effects described later can be obtained more reliably.
  • the edge of the metal circuit board 13a and the edge of the bonding region REa are separated from each other by the distance LR (FIG. 8) on the straight line defining the distance LS (FIG. 9).
  • the distance LR is less than 1 mm, the relationship LS>LR is preferably satisfied, and when the distance LR is 0.3 mm or less, the above relationship is more preferably satisfied, and when the distance LR is zero more preferably satisfies the above relationship. Thereby, even if the distance LR is small, it is possible to sufficiently secure the distance LS.
  • the metal circuit board 13b also has a cross-sectional configuration similar to that of FIG.
  • the metal circuit board 13c does not have the work-hardened region 13r and consists only of the non-work-hardened region 13n.
  • the circuit board upper surface F4 of the metal circuit board 13c is not work-hardened.
  • FIG. 10 is a flow chart schematically showing a method of manufacturing power module 90 (FIG. 1) having substrate 10B according to the second embodiment.
  • steps up to step S240 correspond to the manufacturing method of the substrate 10B.
  • FIG. 11 is a plan view schematically showing one step of the method of manufacturing the substrate 10B.
  • step S210 the ceramic board upper surface F2 of the ceramic board 11 and the circuit board lower surface F3 of the metal circuit board 13 are joined. Specifically, a bonding layer 61 (indirect bonding) is formed between the ceramic plate upper surface F2 of the ceramic plate 11 and the circuit board lower surface F3 of the metal circuit board 13 .
  • a specific method for forming this indirect junction may be the same as the method exemplified as step S130 (FIG. 5: Embodiment 1).
  • step S220 the ceramic plate lower surface F1 of the ceramic plate 11 and the radiator plate upper surface F5 of the metal radiator plate 12 are joined. Specifically, a bonding layer 62 (indirect bonding) is formed between the ceramic plate lower surface F1 of the ceramic plate 11 and the radiator plate upper surface F5 of the metal radiator plate 12 in the same manner as the bonding layer 61 .
  • the order of steps S210 and S220 is arbitrary. Also, step S210 and step S220 may be performed at the same time.
  • step S230 the work-hardened region 13r (FIG. 9) is formed by subjecting the upper surface F4 (FIG. 9) of the metal circuit board 13a (FIG. 8) to shot peening. A similar shot peening process is applied to the upper surface F4 of the metal circuit board 13b (FIG. 8). On the other hand, shot peening is not applied to the upper surface F4 of the metal circuit board 13c (FIG. 8).
  • the shot peening area RS is defined as an area to be shot peened.
  • the non-shot peening region RN is defined as a region that will not be shot peened.
  • the shot peening process is applied to the shot peening area RS and not to the non-shot peening area RN. Specifically, shot peening is applied to the entire shot peening region RS. In addition, shot peening processing is not applied to any portion of the non-shot peening region RN.
  • the circuit board upper surface F4 of the metal circuit board 13a includes a shot peening area RS (FIG. 11) that at least partially overlaps the bonding area REa (FIG. 8) of the metal circuit board 13a, and a bonding area of the metal circuit board 13a that is at least partially and a non-shot peened region RN (FIG. 11) outside REa (FIG. 8).
  • the edge of the circuit board top surface F4 of the metal circuit board 13a consists at least partially of the non-shot peened area RN, preferably only of the non-shot peened area.
  • a non-shot peening area RN is formed within a distance LS (FIG. 11) from the edge of the upper surface F4 of the metal circuit board 13a.
  • the shot peening area RS and the non-shot peening area RN of the metal circuit board 13b may be similar to those of the metal circuit board 13a.
  • metal circuit board 13c does not have shot peening region RS, but only non-shot peening region RN.
  • a selective shot peening process by dividing the shot peening region RS and the non-shot peening region RN can be performed, for example, using a mask that exposes the shot peening region RS and covers the non-shot peening region RN.
  • a specific shot peening method the same method as described in the first embodiment may be used while applying the mask.
  • the thickness of the work-hardened region 13r of the metal circuit board 13a is preferably 10 ⁇ m or more in order to reliably obtain the effect of shot peening. Further, the thickness of the work-hardened region 13r of the metal circuit board 13a is preferably 3/4 or less of the thickness of the metal circuit board 13 in order to suppress damage to the ceramic plate 11 or suppress warping of the substrate 10B. Preferably, it is more preferably half or less. The same applies to the metal circuit board 13b.
  • step S240 the power semiconductor element 30 is bonded to the bonding region RE of the circuit board upper surface F4 of each metal circuit board 13 .
  • power module 90 FIG. 1 having substrate 10B (FIGS. 8 and 9) is obtained.
  • the circuit board upper surface F4 of the metal circuit board 13 may be smoothed as necessary. This reduces the surface roughness of the circuit board upper surface F4. If the surface roughness of the circuit board upper surface F4 when the power semiconductor element 30 is bonded to the circuit board upper surface F4 in step S240 is not excessive, this smoothing is not necessary.
  • the circuit board upper surface F4 of the metal circuit board 13a has a shot peening region RS that at least partially overlaps the bonding region REa to which the power semiconductor element 30 is to be bonded. is doing. This suppresses changes in the fine shape due to the heat cycle. Therefore, the reliability of bonding between the metal circuit board 13a and the power semiconductor element 30 can be enhanced.
  • the circuit board top surface F4 of the metal circuit board 13a has a non-shot peened region RN that is at least partially outside the bonding region REa.
  • the area of the shot peening region RS can be suppressed while suppressing the influence on the bonding reliability between the metal circuit board 13a and the power semiconductor element 30 . Therefore, it is possible to suppress a decrease in manufacturing efficiency due to shot peening.
  • the circuit board top surface F4 of the metal circuit board 13a has a work hardened region 13r (FIG. 9) that at least partially overlaps the bonding region REa (FIG. 8). This suppresses changes in the fine shape due to the heat cycle. Therefore, the bonding reliability between the metal circuit board 13a and the power semiconductor element 30 (FIG. 1) can be enhanced.
  • the circuit board top surface F4 of the metal circuit board 13a has a non-work hardened region 13n (Fig. 9) that is at least partially outside the bonding region REa (Fig. 8). As a result, the area of the work-hardened region 13r (FIG.
  • the edge of the circuit board upper surface F4 (FIG. 9) of the metal circuit board 13a is at least partially composed of the non-shot peened region RN (FIG. 11). This suppresses deterioration in the joint reliability between the metal circuit board 13a and the ceramic board 11 in the vicinity of the edge of the metal circuit board 13a due to the shot peening process. This effect is more reliably obtained when the above edge consists only of non-shot peened regions.
  • the circuit board upper surface F4 of the metal circuit board 13c is not subjected to shot peening. Even if the shot peening process is omitted in this way, since the joint region REc of the metal circuit board 13c is smaller than the joint region REa of the metal circuit board 13a as shown in FIG. 8, there is no adverse effect on the joint reliability. , relatively small.
  • FIG. 12 is a flow chart schematically showing a method of manufacturing the power module 90 (FIG. 1: Embodiment 1) according to the third embodiment.
  • substrate 10A (FIGS. 3 and 4: Embodiment 1) is formed by a method different from that of Embodiment 1 described above.
  • the third embodiment is substantially the same as the first embodiment described above. Therefore, the method of forming the substrate 10A will be mainly described below, and the other features will be denoted by the same reference numerals for the same or corresponding elements as those described in the first embodiment. Don't repeat the description.
  • a metal plate 13X (FIG. 13) larger than the metal circuit board 13a is prepared.
  • the size of the metal plate 13X is equal to or greater than the combined size of the plurality of metal circuit boards 13a.
  • the metal plate 13X has a portion from which the metal circuit board 13a is to be cut, as indicated by the phantom lines in FIG.
  • the metal plate 13X has portions from which the plurality of metal circuit plates 13a are cut out, as indicated by the phantom lines in FIG.
  • the surface of the metal plate 13X that includes the circuit board bottom surface F3 of the metal circuit board 13a may be referred to as the circuit board bottom surface F3 of the metal plate 13X.
  • the surface of the metal plate 13X that includes the portion of the metal circuit board 13a that will become the circuit board upper surface F4 is sometimes referred to as the circuit board upper surface F4 of the metal plate 13X.
  • shot peening is then applied to the circuit board lower surface F3 of the portion of the metal plate 13X that is to be cut out as the metal circuit board 13a.
  • the portion of the circuit board lower surface F3 of the metal plate 13X that is to be cut out as the metal circuit board 13a may be selectively shot peened.
  • the circuit board lower surface F3 of the metal plate 13X not only the portion where the metal circuit board 13a is to be cut out but also the outer side thereof may be shot peened. Therefore, this shot peening process does not require a special mask.
  • step S320 (FIG. 12) shot peening is applied to the circuit board upper surface F4 of the metal plate 13X which is to be cut out as the metal circuit board 13a.
  • step S320 shot peening is applied to the circuit board upper surface F4 of the metal plate 13X which is to be cut out as the metal circuit board 13a.
  • only the portion of the circuit board upper surface F4 of the metal plate 13X that is to be cut out as the metal circuit board 13a may be selectively shot peened.
  • the circuit board upper surface F4 of the metal plate 13X not only the portion where the metal circuit board 13a is to be cut out but also the outer side thereof may be shot peened. Therefore, this shot peening process does not require a special mask.
  • the order of steps S310 and S320 is arbitrary.
  • step S310 shot peening is applied to the portions to be cut out from the metal plate 13X as a plurality of metal circuit boards including one metal circuit board 13a (for example, as shown in FIG. 13).
  • shot peening is applied to the portions to be cut out from the metal plate 13X as the plurality of metal circuit boards 13a
  • the plurality of metals Shot peening can be applied to the portion that will become the circuit board. Therefore, shot peening processing is made efficient.
  • step S320 FIG. 12
  • step S330 (FIG. 12). This correction may be done by grinding or pressing.
  • shot peening is applied to the portions to be cut out from metal plate 13X as a plurality of metal circuit boards including one metal circuit board 13a ( For example, as shown in FIG. 13, when shot peening is applied to the portions to be cut out from the metal plate 13X as the plurality of metal circuit plates 13a), by correcting the one metal plate 13X, , a plurality of metal circuit boards can be corrected. Therefore, correction of undulation is made efficient.
  • step S330 may be omitted when undulation is not a particular problem.
  • Step 330 is preferably performed before step S340, which will be described later, from the viewpoint of efficiency.
  • At step S340 at least one metal circuit board 13a is cut out from the metal plate 13X.
  • a plurality of metal circuit boards for example, a plurality of metal circuit boards 13a
  • This cutting out is done, for example, by press stamping or machining.
  • the metal circuit board 13a subjected to shot peening is obtained.
  • the metal circuit board 13c (FIG. 3) is not subjected to shot peening as described in the first embodiment. A method of forming the metal circuit board 13c in the third embodiment will be described below.
  • a metal plate 13Y (FIGS. 16 and 17) larger than the metal circuit board 13c is prepared.
  • the size of the metal plate 13Y is equal to or greater than the combined size of the plurality of metal circuit boards 13c.
  • the metal plate 13Y has a portion from which the metal circuit board 13c is to be cut, as indicated by the phantom lines in FIG.
  • the metal plate 13Y has portions from which the plurality of metal circuit plates 13c are cut out, as indicated by the phantom lines in FIG.
  • At least one metal circuit board 13c is cut out from the metal plate 13Y that has not been subjected to shot peening.
  • a plurality of metal circuit boards for example, a plurality of metal circuit boards 13c
  • This cutting out is done, for example, by press stamping or machining.
  • a metal circuit board 13c not subjected to shot peening is obtained.
  • Steps S360 and S370 are performed in substantially the same manner as steps S140 and S150 (FIG. 5: Embodiment 1), respectively.
  • the order of steps S350 and S360 is arbitrary. Also, step S350 and step S360 may be performed at the same time.
  • the power module 90 (FIG. 1) having the substrate 10A (FIGS. 3 and 4) is obtained.
  • the power module 90 (FIG. 1) has the base plate 20 separate from the metal heat sink 12, but the base plate 20 is omitted and the metal heat sink 12 serves as the base. It may also function as a plate. In that case, the case 50 may be attached to the metal heat sink 12 .
  • the metal may be a pure metal or an alloy. Also, for convenience of explanation, the terms “upper surface” and “lower surface” are used, but these terms are only used to distinguish different surfaces and limit the relationship with the direction of gravity. not a thing In addition, it is possible to freely combine each embodiment, and to modify or omit each embodiment as appropriate within a technically consistent range.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

少なくとも1つの金属回路板(13)の各々は、第3の面(F3)と、第3の面(F3)の反対の第4の面(F4)とを有している。第4の面(F4)は、電力用半導体素子(30)が接合されることになる接合領域(RE)を含む。少なくとも1つの金属回路板(13)に含まれる第1の金属回路板(13a)、または、第1の金属回路板(13a)より大きな金属板のうち第1の金属回路板(13a)として切り出されることになる部分、の第3の面(F3)にショットピーニング加工が施される。第1の金属回路板(13a)、または、当該金属板のうち第1の金属回路板(13a)として切り出されることになる部分、の第4の面(F4)にショットピーニング加工が施される。セラミック板(11)と、少なくとも1つの金属回路板(13)の第3の面(F3)とが接合される。

Description

基板の製造方法、電力用半導体装置の製造方法、および基板
 本開示は、基板の製造方法、電力用半導体装置の製造方法、および基板に関し、特に、金属回路板を有する基板の製造方法、電力用半導体装置の製造方法、および金属回路板を有する基板に関するものである。
 特開2020-92134号公報(特許文献1)は、電力用半導体素子が実装されることになる実装面を有する基板を開示している。基板は、第1の面と前記第1の面と反対の第2の面とを有するセラミック板と、前記セラミック板の前記第1の面上に設けられた金属放熱板と、前記セラミック板の前記第2の面上に設けられた金属回路板と、を有している。金属回路板は、前記実装面をなす加工硬化(work-hardened)層を含む。
 また上記公報は、基板の製造方法を開示している。まず、第1の面と前記第1の面と反対の第2の面とを有するセラミック板と、前記セラミック板の前記第1の面上に設けられた金属放熱板と、前記セラミック板の前記第2の面上に設けられ、実装面を有する金属回路板と、を有する基板が形成される。この際に、前記金属回路板の前記実装面へショットピーニング加工が施されることによって、上述した加工硬化層が形成される。これにより前記基板が得られる。なお、前記基板の前記金属回路板の前記実装面上に電力用半導体素子が実装されることによって、電力用半導体装置が得られる。
 上記公報の技術によれば、金属回路板の実装面へショットピーニング加工が施される。これにより、電力用半導体素子のヒートサイクルに起因しての実装面の微細形状の変化が抑えられる。よって、実装面に接合された電力用半導体素子の接合信頼性を高めることができる。別な観点で言えば、加工硬化層が金属回路板の実装面をなす。これにより、ヒートサイクルに起因しての実装面の微細形状の変化が抑えられる。よって、実装面に接合された電力用半導体素子の接合信頼性を高めることができる。
 また上記公報は、上記のように微細形状の変化が抑えられる原理について説明している。これによれば、多結晶中の複数の結晶粒の結晶方位が互いに異なることから、実装面に垂直な方向における熱膨張収縮の挙動は、複数の結晶粒の間で異なる。よって、多数回のヒートサイクルを経ると、複数の結晶粒の表面高さのばらつきが大きくなってくると考えられる。ショットピーニング加工は、熱膨張収縮の結晶方位依存性を抑制すると考えられる。よって、ヒートサイクルを経ての複数の結晶粒の表面高さのばらつきが、ショットピーニング加工によって抑制されると考えられる。すなわち、ショットピーニング加工によって、ヒートサイクルに起因しての実装面の、結晶レベルでの微細形状の変化が抑えられると考えられる。
 また上記公報は、上記のようにショットピーニング加工が熱膨張収縮の結晶方位依存性を抑制する原理について説明している。これによれば、ショットピーニング加工は、実装面の近傍に、多数の転位を導入する。よって、非加工硬化(non-work-hardened)層中の転位密度に比して、加工硬化層中の転位密度の方が高い。この高い転位密度が、熱膨張収縮の結晶方位依存性を抑制すると考えられる。
特開2020-92134号公報
 上記公報の技術によれば、第1に、金属回路板と電力用半導体素子との間の接合信頼性を高めることができるものの、金属回路板とセラミック板との接合信頼性を高めることに関しては未だ十分に検討されていない。第2に、上記公報の技術によれば、ショットピーニング加工を行うことに起因しての製造効率の低下が懸念される。
 本開示は以上のような課題を鑑みてなされたものである。本開示の一の目的は、金属回路板の両面の接合信頼性を高めることができる、基板の製造方法、および基板を提供することである。また本開示の他の目的は、製造効率の大きな低下を避けつつ、金属回路板と電力用半導体素子との間の接合信頼性を高めることができる、基板の製造方法、および基板を提供することである。
 本開示の基板の製造方法の一の態様は、セラミック板と、金属放熱板と、少なくとも1つの金属回路板と、を含む基板の製造方法である。セラミック板は、第1の面と、第1の面と反対の第2の面と、を有している。金属放熱板はセラミック板の第1の面に設けられている。少なくとも1つの金属回路板は、セラミック板の第2の面に設けられており、セラミック板の第2の面に面する第3の面と、第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有している。製造方法は、a)少なくとも1つの金属回路板に含まれる第1の金属回路板、または、第1の金属回路板より大きな金属板のうち第1の金属回路板として切り出されることになる部分、の第3の面にショットピーニング加工を施す工程と、b)第1の金属回路板、または、金属板のうち第1の金属回路板として切り出されることになる部分、の第4の面にショットピーニング加工を施す工程と、c)工程a)の後に、セラミック板の第2の面と、少なくとも1つの金属回路板の第3の面とを接合する工程と、を有している。
 本開示の基板の一の態様は、セラミック板と、金属放熱板と、少なくとも1つの金属回路板と、を有する基板である。セラミック板は、第1の面と、第1の面と反対の第2の面と、を有している。金属放熱板は、セラミック板の第1の面に設けられている。少なくとも1つの金属回路板は、セラミック板の第2の面に設けられており、セラミック板の第2の面に面する第3の面と、第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有している。少なくとも1つの金属回路板は第1の金属回路板を含む。第1の金属回路板の第3の面および第4の面の各々は加工硬化されている。
 本開示の基板の製造方法の他の態様は、セラミック板と、金属放熱板と、少なくとも1つの金属回路板と、を含む基板の製造方法である。セラミック板は、第1の面と、第1の面と反対の第2の面と、を有している。金属放熱板はセラミック板の第1の面に設けられている。少なくとも1つの金属回路板は、セラミック板の第2の面に設けられており、セラミック板の第2の面に面する第3の面と、第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有している。製造方法は、a)セラミック板の第2の面と、少なくとも1つの金属回路板の第3の面とを接合する工程と、b)少なくとも1つの金属回路板に含まれる第1の金属回路板の第4の面にショットピーニング加工を施す工程と、を有している。工程b)において、第1の金属回路板の第4の面は、少なくとも部分的に第1の金属回路板の接合領域に重なるショットピーニング領域と、少なくとも部分的に第1の金属回路板の接合領域の外側にある非ショットピーニング領域と、を有している。ショットピーニング加工は、ショットピーニング領域には施され非ショットピーニング領域には施されない。
 本開示の基板の他の態様は、セラミック板と、金属放熱板と、少なくとも1つの金属回路板と、を有する基板である。セラミック板は、第1の面と、第1の面と反対の第2の面と、を有している。金属放熱板は、セラミック板の第1の面に設けられている。少なくとも1つの金属回路板は、セラミック板の第2の面に設けられており、セラミック板の第2の面に面する第3の面と、第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有している。少なくとも1つの金属回路板は第1の金属回路板を含む。第1の金属回路板の第4の面は、少なくとも部分的に第1の金属回路板の接合領域に重なる加工硬化領域と、少なくとも部分的に第1の金属回路板の接合領域の外側にある非加工硬化領域と、を有している。
 上記一の態様によれば、第1の金属回路板の第3の面および第4の面の両方の接合信頼性を高めることができる。上記他の態様によれば、製造効率の大きな低下を避けつつ、第1の金属回路板と電力用半導体素子との間の接合信頼性を高めることができる。
 本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1における電力用半導体装置の構成を概略的に示す断面図である。 実施の形態1における基板の構成を概略的に示す断面図である。 実施の形態1における基板の構成を概略的に示す平面図である。 図3の線IV-IVに沿う部分断面図である。 実施の形態1における電力用半導体装置の製造方法を概略的に示すフローチャートである。 実施の形態1における基板の製造方法の一工程を概略的に示す部分断面図である。 実施の形態1における基板の製造方法の一工程を概略的に示す部分断面図である。 実施の形態2における基板の構成を概略的に示す平面図である。 図8の線IX-IXに沿う部分断面図である。 実施の形態2における電力用半導体装置の製造方法を概略的に示すフローチャートである。 実施の形態2における基板の製造方法の一工程を概略的に示す平面図である。 実施の形態3における電力用半導体装置の製造方法を概略的に示すフローチャートである。 実施の形態3における、ショットピーニング加工を施されることになる部分を有する金属板の構成を概略的に示す平面図である。 実施の形態3における基板の製造方法の一工程を、図13の線XIV-XIVに沿う視野で概略的に示す部分断面図である。 実施の形態3における基板の製造方法の一工程を、図14と同様の視野で概略的に示す部分断面図である。 実施の形態3における、ショットピーニング加工を施されることにならない金属板の構成を概略的に示す平面図である。 図16の線XVI-XVIに沿う部分断面図である。
 以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
 <予備的説明>
 はじめに、予備的説明として、後述する各実施の形態に共通した典型的特徴について、以下に説明する。
 図1は、本実施の形態1におけるパワーモジュール90(電力用半導体装置)の構成を概略的に示す断面図である。パワーモジュール90は、基板10と、基板10に実装された電力用半導体素子30とを有している。基板10は、放熱面F6と、放熱面F6と反対の回路板上面F4とを有している。電力用半導体素子30は基板10の回路板上面F4上に、導電性を有する接合層31を介して接合されている。接合層31は、例えば、はんだ層である。電力用半導体素子30は、例えば、MOSFET(金属・酸化物・半導体・電界効果トランジスタ:Metal-Oxide-Semiconductor Field-Effect Transistor)もしくはIGBT(絶縁ゲートバイポーラトランジスタ:Insulated-Gate Bipolar Transistor)などのスイッチング素子、または、ショットキーバリアダイオードもしくはPiNダイオードなどのダイオードである。
 パワーモジュール90はさらに、基板10の放熱面F6上に接合されたベース板20を有していてよい。ベース板20は基板10に接合層21を介して接合されていてよい。接合層21は、例えば、はんだ層である。ベース板20は、電力用半導体素子30からの熱を放散させるためのものである。
 パワーモジュールはさらに、基板10の周囲を囲むケース50を有していてよい。ケース50は樹脂からなることが好ましい。ケース50内に、電力用半導体素子30を封止する封止材(図示せず)が設けられていてよい。ケース50はベース板20に取り付けられていてよく、例えば接着剤51によって取り付けられていてよい。
 パワーモジュール90はさらに、基板10の回路板上面F4および電力用半導体素子30の少なくともいずれかに接続された外部接続端子40を有していてよい。この接続のために接合層41が用いられてよく、接合層41は、例えば、はんだ層である。パワーモジュール90はさらに、電力用半導体素子30と、パワーモジュール90中の他の箇所(図1においては、基板10の回路板上面F4)とを互いに接続するボンディングワイヤ32を有していてよい。
 図2は、基板10(図1)の構成を概略的に示す断面図である。基板10は、電力用半導体素子30(図1)が実装されることになる回路板上面F4と、回路板上面F4と反対の放熱面F6とを有している。基板10は、セラミック板11と、金属放熱板12と、少なくとも1つの金属回路板13と、接合層61(間接接合)と、接合層62とを有している。
 セラミック板11は、セラミック板下面F1(第1の面)と、セラミック板上面F2(第1の面と反対の第2の面)とを有している。セラミック板11は、例えば、アルミナ、窒化ケイ素、または窒化アルミニウムからなる。
 金属放熱板12はセラミック板11のセラミック板下面F1上に設けられている。金属放熱板12は、セラミック板11のセラミック板下面F1に面する放熱板上面F5と、放熱板上面F5の反対の面とを有しており、この反対の面が、前述した放熱面F6である。金属放熱板12は、回路パターンを有している必要はなく、単純な1つの形状(典型的には、略矩形形状)から構成されていてよい。
 少なくとも1つの金属回路板13の各々はセラミック板11のセラミック板上面F2上に設けられている。少なくとも1つの金属回路板13は、回路パターンを有しており、本実施の形態においては、互いに離れた複数の金属回路板13である。金属回路板13の各々は、セラミック板11のセラミック板上面F2に面する回路板下面F3(第3の面)と、回路板下面F3の反対の面とを有しており、この反対の面が、前述した回路板上面F4(第4の面)である。
 回路板上面F4は、電力用半導体素子30(図1)が接合されることになる接合領域REを含む。接合領域REは、回路板上面F4のうち、平面レイアウトにおいて電力用半導体素子30と重なる部分である。接合領域REは長方形の形状を有している。長方形の角は、ある程度、面取りされていてよい。長方形は、長辺および短辺を有していてよく、あるいは、正方形であってよい。なお、本明細書において長方形の長辺に言及される際に、長方形が正方形の場合、「長辺」の文言は正方形の任意の辺を意味する。
 金属回路板13の面積は、通常、金属放熱板12の面積よりも小さい。金属放熱板12および金属回路板13の各々の厚みは、例えば、0.4mm以上1mm以下である。金属放熱板12および金属回路板13は、例えば、アルミニウム、アルミニウム合金、銅または銅合金からなる。
 接合層61は、セラミック板11のセラミック板上面F2と、金属回路板13の回路板下面F3と、の間で間接接合を形成している。接合層61は導体からなる。この導体は、例えば、はんだ、ろう材、または、金属微粒子の焼結体である。金属微粒子は、ナノメートルオーダーの大きさを有する微粒子、すなわちナノ粒子であってよい。また金属微粒子は、銀(Ag)微粒子であってよい。ナノ粒子としてのAg微粒子、すなわちAgナノ粒子は、例えば、酸化銀の分解によって製造される。
 接合層62は、セラミック板11のセラミック板下面F1と、金属放熱板12の放熱板上面F5と、の間で間接接合を形成している。接合層62は導体からなる。この導体は、例えば、はんだ、ろう材、または、金属微粒子の焼結体である。この導体は、接合層61の導体として例示されているものと同様のものであってよい。
 <実施の形態1>
 図3は、本実施の形態1における基板10Aの構成を概略的に示す平面図である。図4は、図3の線IV-IVに沿う部分断面図である。基板10Aは、基板10(図2)と同様にパワーモジュール90(図1)の製造用に用いることができるものであり、前述した基板10の特徴とほぼ同様の特徴を有している。よって、図2において説明したものと同一または対応する要素については、図3および図4においても同一の符号を付し、その説明を繰り返さない。以下、基板10Aのさらなる特徴について説明する。
 複数の金属回路板13(図2)に対応するものとして、基板10A(図3)は、金属回路板13a(第1の金属回路板)と、金属回路板13c(第2の金属回路板)と、金属回路板13bとを含む。なお、以下において、金属回路板13a~13cを金属回路板13と総称することがある。
 接合領域RE(図2)に対応するものとして、金属回路板13aと、金属回路板13bと、金属回路板13cとのそれぞれは、接合領域REaと、接合領域REbと、接合領域REcとを有している。なお、以下において、接合領域REa~REcを接合領域REと総称することがある。接合領域REcは接合領域REaよりも小さい。具体的には、大きさの比較が長辺の長さの比較によって行われるものとして、接合領域REcの長辺は接合領域REaの長辺よりも小さい。ここで、接合領域REの寸法に関連して、一の寸法閾値を定義する。接合領域REaの短辺は寸法閾値以上である。接合領域REbの長辺は寸法閾値以上であり、接合領域REbの短辺は寸法閾値未満である。接合領域REcの長辺は寸法閾値未満である。当該一の寸法は、例えば3mmである。
 図4に示された断面図を参照して、金属回路板13aは、回路板下面F3に加工硬化領域13pを有しており、かつ、回路板上面F4に加工硬化領域13qを有している。言い換えれば、金属回路板13aの回路板下面F3および回路板上面F4の各々は加工硬化されている。金属回路板13aは、加工硬化領域13pと加工硬化領域13qとの間に非加工硬化領域13nを有していてよい。金属回路板13bも同様の断面構成を有している。一方、金属回路板13cは、加工硬化領域13pおよび加工硬化領域13qを有しておらず非加工硬化領域13nのみから構成されている。言い換えれば、金属回路板13cの回路板下面F3および回路板上面F4の各々は加工硬化されていない。
 なお、加工硬化領域は、加工硬化が施された結晶体からなる領域である。加工硬化とは、結晶体に塑性変形を与えることによって、さらなる塑性変形に対する抵抗力が増大する現象である。また、非加工硬化領域は、実質的に加工硬化が施されていない結晶体からなる領域である。加工硬化領域は非加工硬化領域よりも硬い。また、非加工硬化領域中の転位密度に比して、加工硬化領域中の転位密度の方が高い。加工硬化領域は、例えば、ショットピーニング加工による塑性変形によって形成することができる。本明細書において、「加工硬化」および「非加工硬化」の文言は、上記のような物性を表現する文言として用いられている。
 図5は、本実施の形態1における、基板10Aを有するパワーモジュール90(図1)の製造方法を概略的に示すフローチャートである。図5において、ステップS140までは、基板10Aの製造方法に対応している。図6および図7は、基板10Aの製造方法の一工程を概略的に示す部分断面図である。
 ステップS110(図5)にて、図6に示されているように、金属回路板13aの回路板下面F3にショットピーニング加工が施されることによって、加工硬化領域13pが形成される。本実施の形態においては、金属回路板13aの回路板下面F3の全面にショットピーニング加工が施されてよい。ショットピーニング加工は、小粒子を金属表面へ強く吹きつけることによって金属表面を冷間加工し、これにより金属表面を硬化させる処理法のことである。例えば、ガラスからなる粒径数百μmの小粒子71が、圧力0.3MPa程度で、30秒~60秒程度、エアノズル70から吹きつけられる。なお、小粒子71として、ガラス以外の材料が用いられてもよく、例えば鉄系材料が用いられてもよい。また、エアノズル70以外のショットピーニング装置が用いられてもよく、例えば、インペラが用いられてもよい。小粒子71の投射角度は適宜最適化されてよい。ショットピーニング加工後、金属回路板13a上に残留した小粒子71が、例えばエアブローによって除去される。金属回路板13b(図3)の回路板下面F3へも、同様のショットピーニング加工が施される。一方、金属回路板13cの回路板下面F3にはショットピーニング加工が施されない。
 ステップS120(図5)にて、図7に示されているように、金属回路板13aの回路板上面F4に、上記と同様のショットピーニング加工が施されることによって、加工硬化領域13qが形成される。本実施の形態においては、金属回路板13aの回路板上面F4の全面にショットピーニング加工が施されてよい。金属回路板13b(図3)の回路板上面F4へも、同様のショットピーニング加工が施される。一方、金属回路板13cの回路板上面F4にはショットピーニング加工が施されない。なお、ステップS110およびステップS120の順番は任意である。
 ステップS130(図5)にて、上記のステップS110およびステップS120の後に、セラミック板11のセラミック板上面F2と、金属回路板13の回路板下面F3とが接合される。具体的には、セラミック板11のセラミック板上面F2と、金属回路板13の回路板下面F3と、の間で接合層61(間接接合)が形成される。この間接接合を形成するために、例えば、はんだ付け、または、ろう付けが行われる。あるいはこれらに代わって、前述した金属微粒子の焼結が行われてよい。具体的には、金属ペースト(金属微粒子が分散されたペースト)の塗布と、当該金属ペーストの熱処理による当該金属微粒子の焼結と、が行われてよい。上記金属ペーストは、典型的にはAgペーストである。金属微粒子の大きさが十分に小さければ、その焼結は、はんだ付けと同程度の温度で可能である。
 なおステップS130の前に、ショットピーニング加工によって生じたうねりを矯正する矯正加工が、必要に応じて行われてよい。この矯正加工は、例えば、研磨またはプレス成形によって行われる。
 ステップS140(図5)にて、セラミック板11のセラミック板下面F1と、金属放熱板12の放熱板上面F5とが接合される。具体的には、セラミック板11のセラミック板下面F1と、金属放熱板12の放熱板上面F5と、の間で接合層62(間接接合)が、接合層61と同様に形成される。なお、ステップS130およびステップS140の順番は任意である。また、ステップS130およびステップS140は同時に行われてよい。
 ステップS150(図5)にて、金属回路板13の各々の回路板上面F4の接合領域REに電力用半導体素子30が接合される。その他、必要な部材が取り付けられることによって、基板10A(図3および図4)を有するパワーモジュール90(図1)が得られる。
 本実施の形態によれば、金属回路板13aの回路板下面F3および回路板上面F4の各々にショットピーニング加工が施される。これにより、ヒートサイクルに起因しての微細形状の変化が回路板下面F3および回路板上面F4の両方において抑制される。よって、金属回路板13aの回路板下面F3および回路板上面F4の両方の接合信頼性を高めることができる。
 上記効果は、次のように説明することもできる。図4に示されているように、金属回路板13aの回路板下面F3および回路板上面F4の各々は加工硬化されている。これにより、ヒートサイクルに起因しての微細形状の変化が回路板下面F3および回路板上面F4の両方において抑制される。よって、金属回路板13aの回路板下面F3および回路板上面F4の両方の接合信頼性を高めることができる。
 上記のように金属回路板13aの回路板下面F3および回路板上面F4の両方にショットピーニング加工が施されることによって、いずれか一方にのみショットピーニング加工が施される場合に比して、ショットピーニング加工に起因しての金属回路板13aの反りの発生を抑制することができる。言い換えれば、金属回路板13aの回路板下面F3および回路板上面F4の両方が加工硬化されていることによって、いずれか一方にのみが加工硬化されている場合に比して、加工硬化されていることに起因しての金属回路板13aの反りの発生を抑制することができる。
 ステップS130(図5)の接合は、ステップS120(図5)のショットピーニング加工の後に行われる。仮にこの順番が逆であったとすると、セラミック板11のセラミック板上面F2と、少なくとも1つの金属回路板13の回路板下面F3と、の間の接合の縁へ、ショットピーニング加工がダメージを与え得る。本実施の形態によれば、このダメージが避けられるので、接合信頼性を、より高めることができる。なお当該ダメージが問題でない場合は、変形例として、ステップS130の接合が、ステップS120のショットピーニング加工の前に行われてよい。
 ステップS130(図5)の接合は、接合層61(図4)によって間接接合を形成する工程を含む。この場合、金属回路板13aの回路板下面F3と、セラミック板11のセラミック板上面F2との間の間接接合の信頼性を、上述した理由によって高めることができる。さらに、ショットピーニング加工に起因しての凹凸によって、金属回路板13aの回路板下面F3への、間接接合の材料のぬれ性を高めることができる。ここで言う「ぬれ性」は、はんだ付けまたはろう付けが行われる場合は加熱によって融解した材料のぬれ性であり、金属微粒子の焼結が行われる場合は、金属ペーストのぬれ性である。なお、ショットピーニング加工に起因した凹凸は間接接合によってほぼ埋まるので、パワーモジュール90(図1)における接合信頼性への悪影響はほとんどない。
 金属回路板13c(図3)の回路板上面F4にはショットピーニング加工が施されない。ショットピーニング加工がこのように省略されても、金属回路板13cの接合領域REcは金属回路板13aの接合領域REaよりも小さいので、接合信頼性への悪影響は、比較的小さい。なお変形例として、金属回路板13c(図3)の回路板上面F4にもショットピーニング加工が施されてよい。
 金属回路板13c(図3)の回路板下面F3にはショットピーニング加工が施されない。ショットピーニング加工がこのように省略されても、金属回路板13cの接合領域REcは金属回路板13aの接合領域REaよりも小さいので、接合信頼性への悪影響は、比較的小さい。なお変形例として、金属回路板13c(図3)の回路板下面F3にもショットピーニング加工が施されてよい。
 金属回路板13aは、非加工硬化領域13n(図4)を有している。これにより、金属回路板13aが厚み方向において全体的に加工硬化領域とされる必要がない。よって、加工硬化領域を形成するためのショットピーニング加工が、より容易とされる。なお変形例として、加工硬化領域13pと加工硬化領域13pとが互いに接する程度にショットピーニング加工が深く行われることによって、非加工硬化領域13nが消失していてもよい。
 <実施の形態2>
 図8は、本実施の形態2における基板10Bの構成を概略的に示す平面図である。図9は、図8の線IX-IXに沿う部分断面図である。基板10Bは、基板10(図2)と同様にパワーモジュール90(図1)の製造用に用いることができるものであり、前述した基板10の特徴とほぼ同様の特徴を有している。よって、図2において説明したものと同一または対応する要素については、図8および図9においても同一の符号を付し、その説明を繰り返さない。以下、基板10Bのさらなる特徴について説明する。
 複数の金属回路板13(図2)に対応するものとして、基板10B(図8)は、金属回路板13a(第1の金属回路板)と、金属回路板13c(第2の金属回路板)と、金属回路板13bとを含む。なお、以下において、金属回路板13a~13cを金属回路板13と総称することがある。
 接合領域RE(図2)に対応するものとして、金属回路板13aと、金属回路板13bと、金属回路板13cとのそれぞれは、接合領域REaと、接合領域REbと、接合領域REcとを有している。なお、以下において、接合領域REa~REcを接合領域REと総称することがある。接合領域REcは接合領域REaよりも小さい。具体的には、大きさの比較が長辺の長さの比較によって行われるものとして、接合領域REcの長辺は接合領域REaの長辺よりも小さい。ここで、接合領域REの寸法に関連して、一の寸法閾値を定義する。接合領域REaの短辺は寸法閾値以上である。接合領域REbの長辺は寸法閾値以上であり、接合領域REbの短辺は寸法閾値未満である。接合領域REcの長辺は寸法閾値未満である。当該一の寸法は、例えば3mmである。
 金属回路板13aの回路板上面F4は、少なくとも部分的に金属回路板13aの接合領域REa(図8)に重なる加工硬化領域13r(図9)と、少なくとも部分的に金属回路板13aの接合領域REa(図8)の外側にある非加工硬化領域13n(図9)と、を有している。加工硬化領域13rは、厚み方向(図9における縦方向)において回路板下面F3から非加工硬化領域13nによって隔てられていてよい。言い換えれば、回路板下面F3は全体的に非加工硬化領域13nであってよい。
 金属回路板13aの回路板上面F4の縁は、少なくとも部分的に非加工硬化領域13n(図9)からなり、好ましくは非加工硬化領域13n(図9)のみからなる。より具体的には、金属回路板13aの回路板上面F4のうち、その縁から距離LS(図9)の範囲内は非加工硬化領域13nからなる。距離LSは、0.3mm以上が好ましく、1mm以上であれば、後述する効果が、より確実に得られる。
 ここで、距離LS(図9)が規定される直線上において、金属回路板13aの縁と、接合領域REaの縁とが、互いに距離LR(図8)ほど離れているとする。距離LRが1mm以上の場合、実質的にLS=LRであることが好ましい。距離LRが1mm未満の場合、LS>LRの関係が満たされていることが好ましく、距離LRが0.3mm以下の場合は上記関係が満たされていることが一層好ましく、距離LRがゼロの場合は上記関係が満たされていることが、より一層好ましい。これにより、距離LRが小さい場合であっても、距離LSを十分に確保することができる。
 金属回路板13bも、図9と同様の断面構成を有している。一方、金属回路板13cは、加工硬化領域13rを有しておらず非加工硬化領域13nのみから構成されている。言い換えれば、金属回路板13cの回路板上面F4は加工硬化されていない。
 図10は、本実施の形態2における、基板10Bを有するパワーモジュール90(図1)の製造方法を概略的に示すフローチャートである。図10において、ステップS240までは、基板10Bの製造方法に対応している。図11は、基板10Bの製造方法の一工程を概略的に示す平面図である。
 ステップS210(図10)にて、セラミック板11のセラミック板上面F2と、金属回路板13の回路板下面F3とが接合される。具体的には、セラミック板11のセラミック板上面F2と、金属回路板13の回路板下面F3と、の間で接合層61(間接接合)が形成される。この間接接合を形成するための具体的方法は、ステップS130(図5:実施の形態1)として例示された方法と同様であってよい。
 ステップS220(図10)にて、セラミック板11のセラミック板下面F1と、金属放熱板12の放熱板上面F5とが接合される。具体的には、セラミック板11のセラミック板下面F1と、金属放熱板12の放熱板上面F5と、の間で接合層62(間接接合)が、接合層61と同様に形成される。なお、ステップS210およびステップS220の順番は任意である。また、ステップS210およびステップS220は同時に行われてよい。
 ステップS230(図10)にて、金属回路板13a(図8)の回路板上面F4(図9)にショットピーニング加工が施されることによって、加工硬化領域13r(図9)が形成される。金属回路板13b(図8)の回路板上面F4へも、同様のショットピーニング加工が施される。一方、金属回路板13c(図8)の回路板上面F4にはショットピーニング加工が施されない。
 図11を参照して、ショットピーニング領域RSは、ショットピーニング加工が施されることになる領域として定義される。また非ショットピーニング領域RNは、ショットピーニング加工が施されることにはならない領域として定義される。上記ステップS230において、ショットピーニング加工は、ショットピーニング領域RSには施され、非ショットピーニング領域RNには施されない。具体的には、ショットピーニング領域RSの全体にショットピーニング加工が施される。また、非ショットピーニング領域RNのいずれの部分にもショットピーニング加工が施されない。
 金属回路板13aの回路板上面F4は、少なくとも部分的に金属回路板13aの接合領域REa(図8)に重なるショットピーニング領域RS(図11)と、少なくとも部分的に金属回路板13aの接合領域REa(図8)の外側にある非ショットピーニング領域RN(図11)と、を有している。金属回路板13aの回路板上面F4の縁は、少なくとも部分的に非ショットピーニング領域RNからなり、好ましくは非ショットピーニング領域のみからなる。なお、金属回路板13aの回路板上面F4のうち、その縁から距離LS(図11)の範囲内は非ショットピーニング領域RNからなる。
 金属回路板13bのショットピーニング領域RSおよび非ショットピーニング領域RNも、金属回路板13aのものと同様であってよい。一方、図11を参照して、金属回路板13cは、ショットピーニング領域RSを有しておらず、非ショットピーニング領域RNのみを有している。
 ショットピーニング領域RSおよび非ショットピーニング領域RNの区分けによる選択的なショットピーニング加工は、例えば、ショットピーニング領域RSを露出しつつ非ショットピーニング領域RNを覆うマスクを用いて行うことができる。ショットピーニング加工の具体的方法としては、当該マスクを適用しつつ、実施の形態1において説明したものと同様の方法が用いられてよい。
 金属回路板13aの加工硬化領域13rの厚みは、ショットピーニングによる効果を確実に得るために10μm以上であることが好ましい。また、金属回路板13aの加工硬化領域13rの厚みは、セラミック板11へのダメージの抑制、または基板10Bの反りの抑制のために、金属回路板13の厚みの3/4以下であることが好ましく、半分以下であることがより好ましい。金属回路板13bについても同様である。
 ステップS240(図10)にて、金属回路板13の各々の回路板上面F4の接合領域REに電力用半導体素子30が接合される。その他、必要な部材が取り付けられることによって、基板10B(図8および図9)を有するパワーモジュール90(図1)が得られる。
 なお、ステップS230とステップS240との間で、必要に応じて、金属回路板13の回路板上面F4が平滑化されてよい。これにより、回路板上面F4の表面粗さが低減される。ステップS240にて回路板上面F4へ電力用半導体素子30が接合される際における回路板上面F4の表面粗さが過大でない場合は、この平滑化は必要ない。
 本実施の形態によれば、第1に、金属回路板13aの回路板上面F4は、電力用半導体素子30が接合されることになる接合領域REaに少なくとも部分的に重なるショットピーニング領域RSを有している。これにより、ヒートサイクルに起因しての微細形状の変化が抑制される。よって、金属回路板13aと電力用半導体素子30との間の接合信頼性を高めることができる。第2に、金属回路板13aの回路板上面F4は、少なくとも部分的に接合領域REaの外側にある非ショットピーニング領域RNを有している。これにより、金属回路板13aと電力用半導体素子30との間の接合信頼性への影響を抑えつつ、ショットピーニング領域RSの面積を抑えることができる。よって、ショットピーニング加工に起因しての製造効率の低下を抑えることができる。以上から、製造効率の大きな低下を避けつつ、金属回路板13aと電力用半導体素子30との間の接合信頼性を高めることができる。
 上記効果は、次のように説明することもできる。第1に、金属回路板13aの回路板上面F4は、接合領域REa(図8)に少なくとも部分的に重なる加工硬化領域13r(図9)を有している。これにより、ヒートサイクルに起因しての微細形状の変化が抑制される。よって、金属回路板13aと電力用半導体素子30(図1)との間の接合信頼性を高めることができる。第2に、金属回路板13aの回路板上面F4は、少なくとも部分的に接合領域REa(図8)の外側にある非加工硬化領域13n(図9)を有している。これにより、金属回路板13aと電力用半導体素子30(図1)との間の接合信頼性への影響を抑えつつ、加工硬化領域13r(図9)の面積を抑えることができる。よって、加工硬化領域13rを形成することに起因しての製造効率の低下を抑えることができる。以上から、製造効率の大きな低下を避けつつ、金属回路板13aと電力用半導体素子30との間の接合信頼性を高めることができる。
 金属回路板13aの回路板上面F4(図9)の縁は、少なくとも部分的に非ショットピーニング領域RN(図11)からなる。これにより、金属回路板13aとセラミック板11との間の接合信頼性がショットピーニング加工に起因して金属回路板13aの縁の近傍において低下することが抑制される。この効果は、上記の縁が非ショットピーニング領域のみからなる場合、より確実に得られる。
 金属回路板13cの回路板上面F4にはショットピーニング加工が施されない。ショットピーニング加工がこのように省略されても、図8に示されているように金属回路板13cの接合領域REcは金属回路板13aの接合領域REaよりも小さいので、接合信頼性への悪影響は、比較的小さい。
 <実施の形態3>
 図12は、本実施の形態3におけるパワーモジュール90(図1:実施の形態1)の製造方法を概略的に示すフローチャートである。ステップS310からステップS360までによって、基板10A(図3および図4:実施の形態1)が、前述した実施の形態1とは異なる方法によって形成される。これ以外については、本実施の形態3は、前述した実施の形態1とほぼ同様である。よって以下においては、主に基板10Aを形成する方法について詳述し、それ以外の特徴については、実施の形態1において説明された要素と同一または対応する要素については同一の符号を付し、その説明を繰り返さない。
 ステップS310(図12)にて、金属回路板13aより大きな金属板13X(図13)が準備される。好ましくは、金属板13Xの大きさは、図13に示されているように、複数の金属回路板13aを合わせた大きさ以上であることが好ましい。金属板13Xは、図13において仮想線で示されているように、金属回路板13aが切り出されることになる部分を有している。好ましくは、金属板13Xは、図13において仮想線で示されているように、複数の金属回路板13aが切り出されることになる部分を有している。なお、以下において、金属板13Xの面であって、金属回路板13aの回路板下面F3となる部分を含む面のことを、金属板13Xの回路板下面F3と称することがある。また、金属板13Xの面であって、金属回路板13aの回路板上面F4となる部分を含む面のことを、金属板13Xの回路板上面F4と称することがある。
 図14を参照して、次に、金属板13Xのうち金属回路板13aとして切り出されることになる部分の回路板下面F3にショットピーニング加工が施される。このとき、金属板13Xの回路板下面F3のうち、金属回路板13aとして切り出されることになる部分のみが選択的にショットピーニング加工されてよい。あるいは、金属板13Xの回路板下面F3のうち、金属回路板13aが切り出されることになる部分だけでなくその外側もショットピーニング加工されてよい。よって、このショットピーニング加工は、特段のマスクを必要とはしない。
 図15を参照して、ステップS320(図12)にて、金属板13Xのうち金属回路板13aとして切り出されることになる部分の回路板上面F4にショットピーニング加工が施される。このとき、金属板13Xの回路板上面F4のうち、金属回路板13aとして切り出されることになる部分のみが選択的にショットピーニング加工されてよい。あるいは、金属板13Xの回路板上面F4のうち、金属回路板13aが切り出されることになる部分だけでなくその外側もショットピーニング加工されてよい。よって、このショットピーニング加工は、特段のマスクを必要とはしない。なお、ステップS310およびステップS320の順番は任意である。
 上記ステップS310(図12)において、一の金属回路板13aを含む複数の金属回路板として金属板13Xから切り出されることになる部分にショットピーニング加工が施される場合(例えば、図13に示されているように、複数の金属回路板13aとして金属板13Xから切り出されることになる部分にショットピーニング加工が施される場合)、一の金属板13Xにショットピーニング加工を施すことによって、複数の金属回路板となる部分にショットピーニング加工を施すことができる。よって、ショットピーニング加工が効率化される。上記ステップS320(図12)についても同様である。
 上記ステップS310およびステップS320(図12)のショットピーニング加工に起因して、金属板13Xにうねりが生じることがある。ステップS330(図12)にて、このうねりが矯正されてよい。この矯正は、研磨またはプレス成形によって行われてよい。特に、上記ステップS310およびステップS320(図12)の各々において、一の金属回路板13aを含む複数の金属回路板として金属板13Xから切り出されることになる部分にショットピーニング加工が施される場合(例えば、図13に示されているように、複数の金属回路板13aとして金属板13Xから切り出されることになる部分にショットピーニング加工が施される場合)、一の金属板13Xを矯正することによって、複数の金属回路板となる部分を矯正することができる。よって、うねりの矯正が効率化される。なお、うねりが特に問題でないときは、ステップS330は省略されてよい。ステップ330は、上述した効率化の観点で、後述のステップS340より前に行われることが好ましい。
 ステップS340(図12)にて、金属板13Xから、少なくともひとつの金属回路板13aが切り出される。好ましくは、一の金属回路板13aを含む複数の金属回路板(例えば、複数の金属回路板13a)が切り出される。この切り出しは、例えば、プレス打ち抜き加工または機械加工によって行われる。これにより、ショットピーニング加工が施された金属回路板13aが得られる。金属回路板13b(図3)についても同様である。
 一方で、金属回路板13c(図3)には、実施の形態1において前述されたように、ショットピーニング加工が施されない。以下、本実施の形態3において金属回路板13cを形成する方法について説明する。
 まず、金属回路板13cより大きな金属板13Y(図16および図17)が準備される。好ましくは、金属板13Yの大きさは、図16に示されているように、複数の金属回路板13cを合わせた大きさ以上であることが好ましい。金属板13Yは、図16において仮想線で示されているように、金属回路板13cが切り出されることになる部分を有している。好ましくは、金属板13Yは、図16において仮想線で示されているように、複数の金属回路板13cが切り出されることになる部分を有している。
 ショットピーニング加工が施されていない金属板13Yから、少なくともひとつの金属回路板13cが切り出される。好ましくは、一の金属回路板13cを含む複数の金属回路板(例えば、複数の金属回路板13c)が切り出される。この切り出しは、例えば、プレス打ち抜き加工または機械加工によって行われる。これにより、ショットピーニング加工が施されていない金属回路板13cが得られる。
 ステップS360およびステップS370(図12)のそれぞれは、ステップS140およびステップS150(図5:実施の形態1)とほぼ同様に行われる。なお、ステップS350およびステップS360の順番は任意である。また、ステップS350およびステップS360は同時に行われてよい。その他、必要な部材が取り付けられることによって、基板10A(図3および図4)を有するパワーモジュール90(図1)が得られる。
 なお、上記各実施の形態においてはパワーモジュール90(図1)が金属放熱板12とは別個にベース板20を有する場合について詳述したが、ベース板20が省略され、金属放熱板12がベース板の機能を兼ねてもよい。その場合、ケース50は金属放熱板12に取り付けられてよい。また本明細書において、金属は、純金属または合金であってよい。また、説明の便宜上、「上面」および「下面」の文言が用いられているが、これら文言は、異なる面を区別するために用いられているに過ぎず、重力方向との関係性を限定するものではない。また、技術的に矛盾のない範囲で、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
 10,10A,10B 基板、11 セラミック板、12 金属放熱板、13 金属回路板、13a 金属回路板(第1の金属回路板)、13b 金属回路板、13c 金属回路板(第2の金属回路板)、13n 非加工硬化領域、13p,13q,13r 加工硬化領域、13X,13Y 金属板、20 ベース板、21 接合層、30 電力用半導体素子、31 接合層、61 接合層(間接接合)、62 接合層、90 パワーモジュール(電力用半導体装置)、F1 セラミック板下面(第1の面)、F2 セラミック板上面(第2の面)、F3 回路板下面(第3の面)、F4 回路板上面(第4の面)、F5 放熱板上面、F6 放熱面、RE,REa~REc 接合領域、RN 非ショットピーニング領域、RS ショットピーニング領域。

Claims (17)

  1.  基板の製造方法であって、前記基板は、
      第1の面と、前記第1の面と反対の第2の面と、を有するセラミック板と、
      前記セラミック板の前記第1の面に設けられた金属放熱板と、
      前記セラミック板の前記第2の面に設けられ、前記セラミック板の前記第2の面に面する第3の面と、前記第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有する少なくとも1つの金属回路板と、
    を含み、前記製造方法は、
     a)前記少なくとも1つの金属回路板に含まれる第1の金属回路板、または、前記第1の金属回路板より大きな金属板のうち前記第1の金属回路板として切り出されることになる部分、の前記第3の面にショットピーニング加工を施す工程と、
     b)前記第1の金属回路板、または、前記金属板のうち前記第1の金属回路板として切り出されることになる部分、の前記第4の面にショットピーニング加工を施す工程と、
     c)工程a)の後に、前記セラミック板の前記第2の面と、前記少なくとも1つの金属回路板の前記第3の面とを接合する工程と、
    を備える、基板の製造方法。
  2.  請求項1に記載の基板の製造方法であって、
     工程a)は、前記第1の金属回路板の前記第3の面にショットピーニング加工を施す工程であり、
     工程b)は、前記第1の金属回路板の前記第4の面にショットピーニング加工を施す工程である、
    基板の製造方法。
  3.  請求項2に記載の基板の製造方法であって、
     工程c)は工程b)の後に行われる、基板の製造方法。
  4.  請求項1に記載の基板の製造方法であって、
     工程a)は、前記金属板のうち前記第1の金属回路板として切り出されることになる部分の前記第3の面にショットピーニング加工を施す工程であり、
     工程b)は、前記金属板のうち前記第1の金属回路板として切り出されることになる部分の前記第4の面にショットピーニング加工を施す工程であり、
     前記製造方法は、
     d)工程a)および工程b)の後かつ工程c)の前に、前記金属板から前記第1の金属回路板を切り出す工程
    をさらに備える、基板の製造方法。
  5.  請求項4に記載の基板の製造方法であって、
     e)工程a)および工程b)の後かつ工程d)の前に、前記金属板のうねりを矯正する加工
    をさらに備える、基板の製造方法。
  6.  請求項5に記載の基板の製造方法であって、
     工程a)および工程b)の各々において、前記第1の金属回路板を含む複数の金属回路板として切り出されることになる部分にショットピーニング加工が施され、
     工程d)は、前記金属板から前記複数の金属回路板を切り出す工程を含む、基板の製造方法。
  7.  請求項1から6のいずれか1項に記載の基板の製造方法であって、
     工程c)は、前記セラミック板の前記第2の面と、前記少なくとも1つの金属回路板の前記第3の面と、の間で接合層を形成する工程を含む、基板の製造方法。
  8.  請求項1から7のいずれか1項に記載の基板の製造方法であって、
     前記少なくとも1つの金属回路板は第2の金属回路板を含み、前記第2の金属回路板の前記接合領域は前記第1の金属回路板の前記接合領域よりも小さく、前記第2の金属回路板の前記第4の面にはショットピーニング加工が施されない、基板の製造方法。
  9.  請求項1から8のいずれか1項に記載の基板の製造方法によって前記基板を製造する工程と、
     前記基板の前記少なくとも1つの金属回路板の各々の前記第4の面の前記接合領域に前記電力用半導体素子を接合する工程と、
    を備える、電力用半導体装置の製造方法。
  10.  第1の面と、前記第1の面と反対の第2の面と、を有するセラミック板と、
     前記セラミック板の前記第1の面に設けられた金属放熱板と、
     前記セラミック板の前記第2の面に設けられ、前記セラミック板の前記第2の面に面する第3の面と、前記第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有する少なくとも1つの金属回路板と、
    を備え、
     前記少なくとも1つの金属回路板は第1の金属回路板を含み、前記第1の金属回路板の前記第3の面および前記第4の面の各々は加工硬化されている、基板。
  11.  基板の製造方法であって、前記基板は、
      第1の面と、前記第1の面と反対の第2の面と、を有するセラミック板と、
      前記セラミック板の前記第1の面に設けられた金属放熱板と、
      前記セラミック板の前記第2の面に設けられ、前記セラミック板の前記第2の面に面する第3の面と、前記第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有する少なくとも1つの金属回路板と、
    を含み、前記製造方法は、
     a)前記セラミック板の前記第2の面と、前記少なくとも1つの金属回路板の前記第3の面とを接合する工程と、
     b)前記少なくとも1つの金属回路板に含まれる第1の金属回路板の前記第4の面にショットピーニング加工を施す工程と、
    を備え、工程b)において、前記第1の金属回路板の前記第4の面は、少なくとも部分的に前記第1の金属回路板の前記接合領域に重なるショットピーニング領域と、少なくとも部分的に前記第1の金属回路板の前記接合領域の外側にある非ショットピーニング領域と、を有しており、前記ショットピーニング加工は、前記ショットピーニング領域には施され前記非ショットピーニング領域には施されない、基板の製造方法。
  12.  請求項11に記載の基板の製造方法であって、
     工程a)は、前記セラミック板の前記第2の面と、前記少なくとも1つの金属回路板の前記第3の面と、の間で接合層を形成する工程を含む、基板の製造方法。
  13.  請求項11または12に記載の基板の製造方法であって、
     工程b)において、前記第1の金属回路板の前記第4の面の縁は、少なくとも部分的に前記非ショットピーニング領域からなる、基板の製造方法。
  14.  請求項11または12に記載の基板の製造方法であって、
     工程b)において、前記第1の金属回路板の前記第4の面の縁は、前記非ショットピーニング領域のみからなる、基板の製造方法。
  15.  請求項11から14のいずれか1項に記載の基板の製造方法であって、
     前記少なくとも1つの金属回路板は第2の金属回路板を含み、前記第2の金属回路板の前記接合領域は前記第1の金属回路板の前記接合領域よりも小さく、前記第2の金属回路板の前記第4の面にはショットピーニング加工が施されない、基板の製造方法。
  16.  請求項11から15のいずれか1項に記載の基板の製造方法によって前記基板を製造する工程と、
     前記基板の前記少なくとも1つの金属回路板の各々の前記第4の面の前記接合領域に前記電力用半導体素子を接合する工程と、
    を備える、電力用半導体装置の製造方法。
  17.  第1の面と、前記第1の面と反対の第2の面と、を有するセラミック板と、
     前記セラミック板の前記第1の面に設けられた金属放熱板と、
     前記セラミック板の前記第2の面に設けられ、前記セラミック板の前記第2の面に面する第3の面と、前記第3の面の反対であって、電力用半導体素子が接合されることになる接合領域を含む第4の面と、を各々有する少なくとも1つの金属回路板と、
    を備え、
     前記少なくとも1つの金属回路板は第1の金属回路板を含み、前記第1の金属回路板の前記第4の面は、少なくとも部分的に前記第1の金属回路板の前記接合領域に重なる加工硬化領域と、少なくとも部分的に前記第1の金属回路板の前記接合領域の外側にある非加工硬化領域と、を有している、基板。
PCT/JP2022/017272 2021-04-14 2022-04-07 基板の製造方法、電力用半導体装置の製造方法、および基板 WO2022220191A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023514629A JP7520215B2 (ja) 2021-04-14 2022-04-07 基板の製造方法、電力用半導体装置の製造方法、および基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-068280 2021-04-14
JP2021068280 2021-04-14

Publications (1)

Publication Number Publication Date
WO2022220191A1 true WO2022220191A1 (ja) 2022-10-20

Family

ID=83640037

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/017272 WO2022220191A1 (ja) 2021-04-14 2022-04-07 基板の製造方法、電力用半導体装置の製造方法、および基板

Country Status (2)

Country Link
JP (1) JP7520215B2 (ja)
WO (1) WO2022220191A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214284A (ja) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
JP2007273661A (ja) * 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
JP2014187088A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パワー半導体装置の製造方法、パワー半導体装置
WO2021048937A1 (ja) * 2019-09-11 2021-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214284A (ja) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
JP2007273661A (ja) * 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
JP2014187088A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パワー半導体装置の製造方法、パワー半導体装置
WO2021048937A1 (ja) * 2019-09-11 2021-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7520215B2 (ja) 2024-07-22
JPWO2022220191A1 (ja) 2022-10-20

Similar Documents

Publication Publication Date Title
US9153519B2 (en) Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
JP6706253B2 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
CN100539094C (zh) 散热器、电子元件封装和制造散热器的方法
US20140048918A1 (en) Semiconductor device and method of manufacturing the same
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
TW201725672A (zh) 薄膜覆晶封裝
JP2008235852A (ja) セラミックス基板及びこれを用いた半導体モジュール
CN112701087B (zh) 一种封装结构及封装方法
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP3347279B2 (ja) 半導体装置およびその製造方法
WO2022220191A1 (ja) 基板の製造方法、電力用半導体装置の製造方法、および基板
JP2007027699A (ja) 多角形、ラウンド及び円形フリップチップボールグリッドアレイ基板
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2007273835A (ja) 金属ベース基板、及びそれを備える電子部品実装構造
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
TWI766791B (zh) 雙面冷卻功率封裝結構
WO2021192755A1 (ja) 回路基板
JP5195314B2 (ja) 半導体装置の製造方法
JP2006140401A (ja) 半導体集積回路装置
JP2010206090A (ja) 半導体装置
JP2007012725A (ja) 半導体装置
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
KR102244899B1 (ko) 소자실장방법
JP2006140402A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22788116

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023514629

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22788116

Country of ref document: EP

Kind code of ref document: A1