JP6706253B2 - パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 - Google Patents

パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 Download PDF

Info

Publication number
JP6706253B2
JP6706253B2 JP2017520825A JP2017520825A JP6706253B2 JP 6706253 B2 JP6706253 B2 JP 6706253B2 JP 2017520825 A JP2017520825 A JP 2017520825A JP 2017520825 A JP2017520825 A JP 2017520825A JP 6706253 B2 JP6706253 B2 JP 6706253B2
Authority
JP
Japan
Prior art keywords
copper plate
power module
plate
area portion
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017520825A
Other languages
English (en)
Other versions
JPWO2016190440A1 (ja
Inventor
樹一郎 森
樹一郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of JPWO2016190440A1 publication Critical patent/JPWO2016190440A1/ja
Application granted granted Critical
Publication of JP6706253B2 publication Critical patent/JP6706253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/08—Interconnection of layers by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Description

この発明は、セラミックス板と銅板が接合された主としてパワー系半導体素子の実装に利用されるパワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法に関する。
セラミックス板の一方の主面に島状の回路銅板と、このセラミックス板の他方の主面にベタ状の放熱銅板とを有してなるパワーモジュール用基板は、パワーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のようなパワー系半導体素子や、コンデンサー等の受動素子を実装する基板として使用されている。近年、パワー系半導体素子の消費電力が大きくなっていることから、半導体素子から発生する熱量が大きくなる傾向にある。このため、パワーモジュール用基板にはより高い耐熱性、放熱性、絶縁性が要求されている。
パワーモジュール用基板には、耐熱性、絶縁性を確保するためにセラミックス板が用いられている。また、パワーモジュール用基板には、放熱性を確保するためにセラミックス板と銅板の接合体が用いられている。一般的にパワーモジュール用基板は、回路銅板に搭載された半導体素子から発生する熱を回路銅板、セラミックス板、放熱銅板を介して下方に放熱させる構造となっている。しかしながら、このセラミックス板と銅板の接合体からなるパワーモジュール用基板は、セラミックスの熱伝導率が低いためセラミックス板で熱放散性が低下するという問題と、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力で、銅板端部がセラミックス板から剥離したり、セラミックス板にクラックが発生するという問題を抱えている。
パワーモジュール用基板の放熱性を高める方策としては、セラミックス板に高熱伝導率のセラミックス、例えば、窒化アルミニウムを用いることが挙げられるが、窒化アルミニウムからなるセラミックス板は非常に高価であるという問題を抱えている。また、パワーモジュール用基板の放熱性を高める方策としては、セラミックス板の薄肉化が挙げられるが、セラミックスに例えばアルミナを用いる場合には、セラミックス板の薄肉化によって、セラミックス板の強度が低下するという問題がある。これに対して、セラミックスに例えば、強度の高い窒化ケイ素を用いることが挙げられるが、窒化ケイ素からなるセラミックス板は、非常に高価であるという問題がある。更には、パワーモジュール用基板の放熱性を高める方策としては、セラミックス板に接合される銅板の厚肉化が挙げられるが、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力の増加によって、銅板端部の剥離や、セラミックス板へのクラックが発生するという問題がある。そこで、最近では、アルミナセラミックスにジルコニアを添加して強度を向上させ、薄肉化して放熱性を向上させたセラミックス板が実用化されている。そして、このセラミックス板に比較的厚みの厚い銅板を接合してもセラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力によって発生する銅板端部の剥離やセラミックス板へのクラックをできるだけ抑える方策がなされている。
通常、セラミックス板と銅板の接合体は、セラミックス板の両主面のそれぞれに銅板を活性金属ろう材によるろう付け接合法や、セラミックス板と銅板を直接接合する加熱直接接合法（ＤＣＢ：Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）で作成される。活性金属ろう材によるろう付け接合法では、セラミックス板と銅板との間にＡｇ−Ｃｕ−Ｔｉ層のような活性金属ろう材層が存在するので、ろう材層に熱応力の緩衝層としての働きが期待できる。しかしながら、活性金属ろう材層が存在することで、放熱性が若干低下するという問題がある。アルミナ等の酸化物セラミックス板と銅板の接合方法としては、加熱直接接合法が好ましい形態として挙げられる。この加熱直接接合法とは、酸化物セラミックス板と銅板の面同士を直接接触させ、加熱して界面にＣｕ−Ｃｕ２Ｏ共晶体を生成せしめ、その後冷却することによって接合する方法である。この加熱直接接合法で作成されたパワーモジュール用基板は、銅板とセラミックス板が直接、あるいはごく薄い銅酸化物層を介して接合されるので、セラミックス板と銅板との界面での熱伝導、すなわち放熱性では優れている。しかしながら、セラミックス板と銅板端部の接合界面の応力を緩和するために、セラミックス板、あるいは銅板に何らかの措置を講じる必要があった。
上記セラミックス板と銅板の接合体の銅板面には、所望パターンのエッチングレジストによるマスキングを施し、マスキングされていない銅板部分を化学的に腐食除去（エッチング）することにより、所望の形状の回路銅板が形成される。なお、パワーモジュール用基板は、通常、複数のパワーモジュール用基板領域が配置された集合体基板を作成し、パワーモジュール用基板の境界に形成された分割溝にそって分割することにより形成される。
従来のパワーモジュール用基板には、銅板の表面を凹凸状に形成してセラミックス板と銅板端部の接合界面での応力の緩和を図ったり、半導体素子の半田付け位置決めや、半田流れの防止を図ったりするものが提案されている（例えば、特許文献１、特許文献２、特許文献３参照）。
また、従来のパワーモジュール用基板の製造方法には、金属回路パターンを形成する工程が、（１）金属板に対して回路パターン形状にハーフエッチングを施す工程、（２）エッチング面をセラミックス板に接合する工程、（３）金属板の非接合面にエッチングレジストを塗布し、ハーフエッチングを施して段差を形成する工程からなる製造方法が提案されている（例えば、特許文献４参照）。ここで用いられるエッチングレジスト膜は、公知の紫外線硬化型や熱硬化型のレジストペーストを金属板にスクリーン印刷法で塗布した後、硬化させて形成される。
特開平４−１０３１５０号公報 特開平１０−２４２３３０号公報 特開平１０−２４２３３１号公報 特開２００７−１３４５６３号公報
しかしながら、前述したようなパワーモジュール用基板及びパワーモジュール用基板の製造方法は、未だ解決すべき次のような問題がある。
電子部品、特に高温を発する半導体素子からの発熱を速やかに放熱するためには、半導体素子載置部の銅板厚みをできるだけ厚くしてセラミックス板への伝熱拡散範囲を広げるのがよいが、半導体素子載置部の銅板厚みを厚くすることで島状に設けられる全ての回路銅板の厚みが厚くなり、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力が増大してしまう。逆に、銅板厚みを薄くすればセラミックス板と銅板の接合界面での熱応力を小さくできるが、半導体素子載置部の銅板厚みも薄くなり、半導体素子からの発熱を速やかに放熱させるのが難しくなる。
特開平４−１０３１５０号公報、特開平１０−２４２３３０号公報、特開平１０−２４２３３１号公報で開示されるようなパワーモジュール用基板は、回路銅板の表面を凹凸状に形成した形態で、凹部に半導体素子を半田で接合するので半田の流れ出しを防止することができるものの、半導体素子が載置される部位の厚みが外周辺部の厚みと同等か、むしろ外周辺部の厚みの方が厚い形態なので、半導体素子からの発熱を速やかに放熱させることと、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力を小さくし銅板端部のセラミックス板からの剥離やセラミックス板へのクラックの発生を回避すること、の両方を満足させることが難しい。
特開２００７−１３４５６３号公報で開示されるようなパワーモジュール用基板は、予め回路パターン形状にハーフエッチングが施された銅板をセラミックス板に接合するので、回路銅板とセラミックス板との位置ずれを起こしやすいという問題がある。特に、個片体のパワーモジュール用基板を、複数のパワーモジュール用基板領域が配置された大型のセラミックス板から形成する場合には、大型のセラミックス板に接合される複数個の回路銅板全てが相対的にずれることとなり、歩留まりの低下を引き起こすこととなる。
本発明は、かかる事情に鑑みてなされたものであって、半導体素子からの発熱を速やかに放熱させることができると共に、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力による銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができるパワーモジュール用基板を提供することを目的とする。
また、本発明は、半導体素子からの発熱を速やかに放熱させることができると共に、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力の発生を回避することができる精緻な凹凸状の回路銅板の形成を可能にするパワーモジュール用基板の製造方法を提供することを目的とする。
併せて、本発明は、半導体素子の半田付け接合時の半田流れ止め部を併せ持つ精緻な凹凸状の回路銅板の形成を可能にするパワーモジュール用基板の製造方法を提供することを目的とする。
上記目的に沿うような第１の発明であるパワーモジュール用基板は、セラミックス板と、セラミックス板の主面に形成された回路銅板と、セラミックス板の主面の反対の面に形成された放熱銅板と、を有し、回路銅板は、少なくとも１の第１の回路銅板と、第１の回路銅板以外の少なくとも１の第２の回路銅板と、からなり、第１の回路銅板は、半導体素子が載置される第１のエリア部と、第１のエリア部の外側で第１のエリア部を囲むように配され第１のエリア部より厚みが薄い第２のエリア部と、を具備していることを特徴とするものである。
上記第１の発明であるパワーモジュール用基板の第１の回路銅板は、第１のエリア部と第２のエリア部との間に形成され、第２のエリア部より厚みが薄い第３のエリア部を具備した第２の発明としても良い。
さらに、上記第１又は第２の発明であるパワーモジュール用基板おいて、第２の回路銅板の厚みは、第１の回路銅板の第１のエリアの厚みより薄い第３の発明としても良い。
加えて、上記第１乃至第３の発明のそれぞれを碁盤目状に配置して、一体化してなるパワーモジュール用基板集合体（第４の発明）としても良い。
上記目的に沿う本発明に係るパワーモジュール用基板の製造方法（第５の発明）は、セラミックス板の両面に加熱直接接合法または活性金属ろう材によるろう付け接合法により大型銅板を接合する工程と、大型銅板に第１のエッチングレジスト膜を形成する工程と、第１のエッチングレジスト膜が形成されていない部分の大型銅板の厚みをエッチングによって薄くする工程と、第１のエッチングレジスト膜を剥離する工程と、大型銅板のうち一つに対して第２のエッチングレジスト膜を形成するとともに、他の一つに対して第３のエッチングレジスト膜を形成する工程と、第２のエッチングレジスト膜および第３のエッチングレジスト膜が形成されていない部分の大型銅板をエッチングによって除去しセラミックス板を露出させる工程と、第２のエッチングレジスト膜を剥離する工程と、第３のエッチングレジスト膜を剥離する工程と、セラミックス板の表面に分割用のレーザースクライブラインを形成する工程と、を有し、第２のエッチングレジスト膜は、インクジェット方式により形成されることを特徴とするものである。
さらに、上記第５のパワーモジュール用基板の製造方法は、第２のエッチングレジスト膜を剥離する工程と、第３のエッチングレジスト膜を剥離する工程と、の間に、第２のエッチングレジスト膜を剥離した大型銅板に対してインクジェット方式により第４のエッチングレジスト膜を形成する工程と、第４のエッチングレジスト膜が形成されていない部分の大型銅板の厚みを第１のエッチングレジスト膜が形成されていない部分の大型銅板のエッチング後の厚みよりエッチングによって薄くする工程とを備えていても良い。
第１の発明であるパワーモジュール用基板は、回路銅板が第１の回路銅板と第１の回路銅板以外の第２の回路銅板からなり、第１の回路銅板は半導体素子が載置される第１のエリア部と、第１のエリア部の外側で第１のエリア部を囲むように配され第１のエリア部より厚みが薄い第２のエリア部を有することで、半導体素子が載置される第１のエリア部の回路銅板の厚みを厚くすることができる。これにより、第１のエリア部の伝熱拡散範囲を広げることができる。この結果、半導体素子からの発熱をセラミックス板の下に形成された放熱銅板に速やかに伝達することができる。
これと共に、本発明は、第２のエリア部の回路銅板の厚みを、第１のエリア部の回路銅板の厚みより薄くすることで、セラミックス板と銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。これにより、回路銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
第２の発明であるパワーモジュール用基板は、第１のエリア部の周囲に第２のエリア部よりも厚みの薄い第３のエリア部を有することで、第１のエリア部に半導体素子を、接合材（例えば、半田等）を介して接合するときに、第１のエリア部からはみ出た接合材を、第２のエリア部と第３のエリア部の間に形成される段差部において堰き止めることができる。これにより、第１の回路銅板と第２の回路銅板間との短絡を防止することができる。
第３の発明であるパワーモジュール用基板は、第２の回路銅板の厚みを第１のエリア部の回路銅板の厚みよりも薄くすることで、セラミックス板と第２の回路銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。これにより、第２の回路銅板の端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
しかも、第１の回路銅板が第３のエリア部を有する場合は、第１のエリア部に半導体素子を、接合材を介して接合するときに、第１のエリア部からはみ出した接合材を、第２のエリア部と第３のエリア部の間に形成される段差部において堰き止めることができる。これにより、第１の回路銅板と第２の回路銅板との間の短絡を防止することができる。
第４の発明であるパワーモジュール用基板集合体では、半導体素子を搭載するための第１のエリア部が規則正しく配置されるため、第１のエリア部への半導体素子の搭載作業を効率的に行うことができる。
この結果、第４の発明であるパワーモジュール用基板集合体を用いた最終製品の生産性を向上することができる。
第５の発明であるパワーモジュール用基板の製造方法は、上述の第１の発明及び第４の発明の製造方法を特定したものである。このような第５の発明によれば、半導体素子からの発熱を速やかに放熱させることができるパワーモジュール用基板の製造を可能にすると共に、製造されたパワーモジュール用基板においてセラミックス板と銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和して、回路銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
また、第５の発明であるパワーモジュール用基板の製造方法では、特に、第２のエッチングレジスト膜をインクジェット方式で形成することで、第２のエッチングレジスト膜の断面形状を大型銅板面の凹凸形状に追随させることができる。つまり、大型銅板面上が凹凸形状であったとしても、所望の位置に高精度に第２のエッチングレジスト膜を形成することができる。これにより、破れや欠損のない第２のエッチングレジスト膜を大型銅板面の凹凸面上に容易に形成することができる。したがって、エッチングにより大型銅板面に精緻な凹凸形状を形成することができる。
第６の発明であるパワーモジュール用基板の製造方法によれば、第４のエッチングレジスト膜をインクジェット方式で形成するので、第４のエッチングレジスト膜の断面形状を大型銅板面の凹凸形状に追随させることができる。つまり、大型銅板面上が凹凸形状であったとしても、所望の位置に高精度に第４のエッチングレジスト膜を形成することができる。これにより、破れや欠損のない第４のエッチングレジスト膜を大型銅板面の凹凸面に形成できる。したがって、エッチングにより大型銅板面に精緻な凹凸形状を形成することができる。
（Ａ）、（Ｂ）はそれぞれ本発明の実施の形態に係るパワーモジュール用基板の平面図、Ａ−Ａ’線部拡大縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の銅板の厚みの違いによる放熱性の説明図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の変形例に係るパワーモジュール用基板の平面図、Ｂ−Ｂ’線部拡大縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の他の変形例に係るパワーモジュール用基板の平面図、Ｃ−Ｃ’線縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の更に他の変形例に係るパワーモジュール用基板の平面図、Ｄ−Ｄ’線縦断面図である。 （Ａ）〜（Ｉ）はそれぞれ同パワーモジュール用基板の製造方法の説明図である。 （Ａ）〜（Ｄ）はそれぞれ同パワーモジュール用基板の変形例に係るパワーモジュール用基板の製造方法の説明図である。
図１（Ａ）、（Ｂ）を参照しながら、本発明の実施の形態に係るパワーモジュール用基板について説明する。
図１（Ａ）、（Ｂ）に示すように、本発明に係るパワーモジュール用基板１０は、セラミックス板１１の一方の主面に回路銅板１２が島状に接合され、この回路基板１２全体で電気回路を形成している。また、このパワーモジュール用基板１０は、セラミックス板１１の他方の主面に、その全体（略全体の概念を含む）を覆うようにベタ状の放熱銅板１３が接合されている。この放熱銅板１３は、回路銅板１２上に搭載される電子部品（例えば、半導体素子１４等）から発生する熱を下方に（他方の主面側に）放熱させるために設けられている。
さらに、回路銅板１２は、半導体素子１４等の電子部品を搭載する第１の回路銅板１２ａと、それ以外の第２の回路銅板１２ｂとにより構成されている。
なお、本実施の形態においては、セラミックス板１１の一方の主面側に第１の回路銅板１２ａを１つのみ設ける場合を例に挙げて説明しているが、セラミックス板１１の一方の主面に形成する第１の回路銅板１２ａの数は２以上でもよい。
さらに、本実施の形態においては、セラミックス板１１の一方の主面側に第２の回路銅板１２ｂを複数設ける場合を例に挙げて説明しているが、第２の回路銅板１２ｂは単数でもよい。
また、図１乃至図５では、本発明に係るパワーモジュール用基板の作用効果が理解されやすいよう、第１の回路銅板１２ａ上に電子部品の一例としての半導体素子１４を搭載した状態を示しているが、本発明の概念は、半導体素子１４等の電子部品を必須の構成要素として含まなくても良い。
本発明に係るパワーモジュール用基板１０は、第１の回路銅板１２ａのそれぞれに、個別に半導体素子１４等の電子部品が半田等の接合剤を介して接合された状態で用いられる。そして、半導体素子１４の上面に設けられている接続端子と第２の回路銅板１２ｂとがボンディングワイヤ（図示せず）で電気的に接続され、第２の回路銅板１２ｂと外部回路が金属リードで電気的に接続されるのが一般的である。また、本発明に係るパワーモジュール用基板１０では、パワーＩＣや、ＩＧＢＴ等のようなパワー系半導体素子１４からの発熱を速やかに回路銅板１２から下方（セラミックス板１１の他方の主面側）の放熱銅板１３に伝熱させ、更に放熱銅板１３に取り付けられるフィン方式や、水冷方式等からなるヒートシンク（図示せず）に伝えて放熱することで機器の性能が維持される。
このようなパワーモジュール用基板１０の放熱性の向上には、銅板（回路銅板１２や放熱銅板１３）の厚みが大きく関係している。ここで、図２（Ａ）、（Ｂ）を参照しながら、銅板（第１の回路銅板１２ａ）の厚みの違いによる放熱性について説明する。回路銅板１２（第１の回路銅板１２ａ）上に搭載される半導体素子１４からの発熱は、熱伝導率に優れる回路銅板１２の上面から下面に向かって速やかに略一定角度αで下方に広がりながら伝えられる。次に、回路銅板１２の下面に達した熱は、セラミックス板１１の上面から下面に向かって略垂直に伝えられる。更に、セラミックス板１１の下面に達した熱は、熱伝導率に優れる放熱銅板１３の上面から下面に向かって速やかに略一定角度αで下方に広がりながら伝えられる。そして、放熱銅板１３の下面に達した熱は、放熱フィンやヒートシンク板等による図示しない空冷方式や、循環水を当接させる水冷方式等（図示せず）を介して排出される。上記の放熱銅板１３の下面に達する伝熱範囲は、図２（Ａ）に示すように、回路銅板１２及び放熱銅板１３の厚みが厚い場合をＸとし、図２（Ｂ）に示すように、回路銅板１２及び放熱銅板１３の厚みが薄い場合をＹとすると、Ｘ＞Ｙとなる。従って、放熱性は銅板（回路銅板１２や放熱銅板１３）の厚みが厚い程優れ、銅板（回路銅板１２や放熱銅板１３）の厚みが薄いと劣ることがわかる。
しかしながら、通常、パワーモジュール用基板１０の製造工程において、セラミックス板１１に回路銅板１２や放熱銅板１３を接合する際に必要な温度は少なくとも８００℃以上になり、場合によっては１０００℃を超える場合がある。そして、この温度は、樹脂と銅で構成されるプラスチック回路基板の製造工程における双方の接合温度に比べて一際高い。このような製造工程を経て製造されるパワーモジュール用基板１０では、放熱性を向上しようとしてセラミックス板１１に接合される回路銅板１２や放熱銅板１３の厚みを厚くすると、セラミックス板１１と銅板（回路銅板１２や放熱銅板１３）の接合界面において、セラミックスと銅の熱膨張係数差による熱応力によって、セラミックス板１１から回路銅板１２や放熱銅板１３の端部の剥離が発生したり、セラミックス板１１にクラックが発生するという問題が生じる。なお、セラミックス板１１に回路銅板１２や放熱銅板１３を接合する際に、セラミックスと銅の熱膨張係数差によって、回路銅板１２と放熱銅板１３のそれぞれにはひずみが生じる。そして、回路銅板１２と放熱銅板１３のひずみ量が不均一である場合は、パワーモジュール用基板に反りが生じる。従って、このようなパワーモジュール用基板における反りの発生を抑えるためには、回路銅板１２と放熱銅板１３の体積がほぼ一致するように回路銅板１２や放熱銅板１３の厚みを設定する必要がある。
そこで、本発明に係るパワーモジュール用基板１０では、半導体素子１４が搭載される第１の回路銅板１２ａを、目的に応じて回路銅板１２における所望の領域の厚みを変えたエリア部１５により構成している。
また、このエリア部１５は、最も厚みの厚い第１のエリア部１５ａと、この第１のエリア部１５ａの外側で、第１のエリア部１５ａを囲むように配され、第１のエリア部１５ａより厚みが薄い第２のエリア部１５ｂと、により構成されている。そして、本発明に係るパワーモジュール用基板１０は、最も厚みの厚い第１のエリア部１５ａ上に、接合材（例えば、半田等）を介して電子部品（例えば、半導体素子１４等）が接合された状態で使用される。
本発明に係るパワーモジュール用基板１０では、第１の回路銅板１２ａの厚みが最も厚い第１のエリア部１５ａに半導体素子１４を載置することで、半導体素子１４からの発熱を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面（他の主面側）に向かって伝えることができる。さらに、半導体素子１４からの発熱はセラミックス板１１の下に設けられる放熱銅板１３中を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面に向かって伝えることができる。この結果、半導体素子１４からの発熱は、放熱銅板１３に接合される図示しないヒートシンクを介して効率的に外部に放熱される。その一方で、本発明に係るパワーモジュール用基板１０では、第１の回路銅板１２ａにおける第２のエリア部１５ｂの厚みを第１のエリア部１５ａよりも薄くすることで、セラミックス板１１と第２の回路銅板１２ｂの接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。この結果、回路銅板１２端部のセラミックス板１１からの剥離の発生や、セラミックス板１１へのクラックの発生を回避することができる。
なお、パワーモジュール用基板の反りを抑えるために、セラミックス板１１の下面に設けられる放熱銅板１３の厚みは、第１のエリア部１５ａの厚みと、第２のエリア部１５ｂの厚みの間の値になるよう設定することが望ましい。また、第２の回路銅板１２ｂの厚みは特に限定されないが、その厚みが第１のエリア部１５ａの厚みよりも大きいと、セラミックス板１１と第２の回路銅板１２ｂの接合界面におけるセラミックスと銅の熱膨張係数差による熱応力が増大し、第２の回路銅板１２ｂ端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラック発生による破壊の発生を回避するのが難しくなる。
上記の本発明に係るパワーモジュール用基板１０に使用されるセラミックス板１１は、特にその材質を限定するものではないが、アルミナ、アルミナ−ジルコニア等のアルミナを主体とする酸化物や、窒化ケイ素、窒化アルミニウムが望ましい。これらのセラミックスの純度は１００％である必要はなく、セラミックスの焼結を助けるためのケイ素、マグネシウム、希土類元素等の成分が５重量％以下含まれていても良い。上記のパワーモジュール用基板１０に使用されるセラミックス板１１の厚さは、０.２ｍｍから１.０ｍｍの範囲内とするのが典型的であるが、放熱性を高めるためには、セラミックス板１１の強度、絶縁性が確保される限り、薄いほうが望ましい。なお、セラミックス板１１に回路銅板１２や放熱銅板１３を加熱直接接合法により接合する場合は、セラミックス板１１として、アルミナ、アルミナ−ジルコニア等のアルミナを主体とする酸化物セラミックスを用いることが望ましい。この場合、上記酸化物セラミックスの焼結を助けるためのケイ素、マグネシウム、希土類元素等の成分が５重量％以下含まれる窒化ケイ素、窒化アルミニウムの窒化物セラミックスを用いることもできる。また、上記のパワーモジュール用基板１０を構成するセラミックス板１１として、窒化ケイ素、窒化アルミニウム等の窒化物セラミックスを用いる場合は、活性金属ろう材によるろう付け接合法により回路銅板１２や放熱銅板１３をセラミックス板１１に接合することができる。
また、上記の本発明に係るパワーモジュール用基板１０に使用される回路銅板１２や放熱銅板１３の材質は、高い電気伝導性と熱伝導性を有しかつ高価でない、無酸素銅、タフピッチ銅、リン脱酸銅が望ましい。この回路銅板１２や放熱銅板１３は、材料組織上の特徴を阻害するものでなければ、多少の不純物を含有していても良い。不純物の含有量は、例えば銀や錫であれば、０.０５重量％までは許容できる。また、上記のパワーモジュール用基板１０に使用される回路銅板１２や放熱銅板１３の厚さは、０.２ｍｍから０.６ｍｍの範囲内とするのが典型的であるが、放熱性を要求される用途では、１.０ｍｍ 以上になる場合もある。
第１のエリア部１５ａに半導体素子１４が半田で接合されるとき、溶融した半田（接合材）が第１のエリア部１５ａから第２のエリア部１５ｂに、更には、第２のエリア部１５ｂからセラミックス板１１に流れ出す場合がある。そして、この流れ出した半田（接合材）が隣接する第２の回路銅板１２ｂに達して回路銅板１２ａと回路銅板１２ｂの間が短絡するという不具合が起きる場合がある。このような課題に対しては、例えば、特許文献３（特開平１０−２４２３３１号公報）の図２，３に示されるように、半田の流れ出しを防止するために回路銅板の表面に、土手状の突起を設けて、この突起により半導体素子の周囲を囲んでおくという技術内容が開示されている。この場合、半導体素子を半田で回路銅板の表面に接合する場合の半田の流れ出しを土手状の突起により妨げることができる。しかしながらこの場合は、半導体素子からの発熱の放熱性が何ら考慮されてはいない。つまり、特許文献３に開示される発明の場合は、半導体素子下面側における回路板（２）の厚みが一様であるため、放熱性を向上しようとしてこの回路板（２）の厚みを厚くすると、回路板（２）の端部がセラミック基板（１）から剥離するという課題が起こり易くなる。他方、回路板（２）の端部のセラミック基板（１）からの剥離を防止しようとして、回路板（２）の厚みを薄くすると、今度は半導体素子からの発熱の放熱性が低下するという課題が生じることが予想される。
上述のような課題に対処する目的で発明されたのが図３（Ａ）、（Ｂ）に示す本発明の変形例に係るパワーモジュール用基板である。
ここで、図３（Ａ）、（Ｂ）を参照しながら、半田の流れ出しを防止できる本発明の変形例に係るパワーモジュール用基板について説明する。
図３（Ａ）、（Ｂ）に示すように、本発明の変形例に係るパワーモジュール用基板１０ａは、セラミックス板１１の一方の主面に第１の回路銅板１２ａと第２の回路銅板１２ｂとからなる島状の回路銅板１２を有し、セラミックス板１１の他方の主面にはベタ状の放熱銅板１３を有している。また、本発明の変形例に係るパワーモジュール用基板では、半導体素子１４が搭載される第１の回路銅板１２ａは、目的に応じて所望の領域の厚みを変えたエリア部１５により構成されている。より具体的には、このエリア部１５は、図３に示すように、第１のエリア部１５ａと第２のエリア部１５ｂとの間に、第２のエリア部１５ｂよりも回路銅板１２の厚みが薄い第３のエリア部１５ｃを備えてなるものである。つまり、本発明の変形例に係るパワーモジュール用基板１０ａのエリア部１５では、回路銅板１２の厚みが、第１のエリア部１５ａ、第２のエリア部１５ｂ、第３のエリア部１５ｃの順で薄くなっている。なお、図３に示すパワーモジュール用基板１０ａは、先の図１に示すパワーモジュール用基板１０と同様に、第２の回路銅板１２ｂの厚みを限定するものではない。しかしながら、第２の回路銅板１２ｂの厚みが第１のエリア部１５ａの厚みよりも大きいと、セラミックス板１１と第２の回路銅板１２ｂの接合界面においてセラミックスと銅の熱膨張係数差による熱応力が増大し、第２の回路銅板１２ｂ端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避するのが難しくなる。このため、本発明の変形例に係るパワーモジュール用基板１０ａにおいても、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みよりも小さく設定しておくことが望ましい。
上記の本発明の変形例に係るパワーモジュール用基板１０ａによれば、半導体素子１４からの発熱を速やかに放熱させることができ、回路銅板１２や放熱銅板１３の端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。これと共に、本発明の変形例に係るパワーモジュール用基板１０ａによれば、半導体素子１４等の電子部品を第１のエリア部１５ａに半田（接合材）で接合する時に、第１のエリア部１５ａの外に流れ出た半田（接合材）を第３のエリア部１５ｃに落とし込んで、半田が第２のエリア部１５ｂの外に流れ出ないようにすることができる。これにより、第１の回路銅板１２ａとそれに隣接する第２の回路銅板１２ｂとの短絡の発生を防止することができる。
図４（Ａ）、（Ｂ）に示すように、本発明にかかるパワーモジュール用基板１０は、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みより薄くした、あるいは、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）の厚みである、パワーモジュール用基板１０ｂとしてもよい。
また、図５（Ａ）、（Ｂ）に示すように、上記の本発明の変形例に係るパワーモジュール用基板１０ａは、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みより薄くした、あるいは、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）の厚みである、パワーモジュール用基板１０ｃとしてもよい。
特に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃにおいて、第２の回路銅板１２ｂの厚みを、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）にした場合は、その製造工程をシンプルにできるので（後段において説明する本発明に係るパワーモジュール用基板の製造方法を参照）、その生産性を向上することができる。
更に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃは、セラミックス板１１の下面に設けられた放熱銅板１３の厚みがパワーモジュール用基板１０ｂ、１０ｃの反りバランスを考慮した厚みに設定されている。具体的には、放熱銅板１３の厚みが、第１の回路銅板１２ａの第１のエリア部１５ａの厚みと、第２のエリア部１５ｂの厚み又は第２の回路銅板１２ｂの厚み、の間の値になるように設定されている。
従って、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、第１の回路銅板１２ａにおいて厚みが最も厚い第１のエリア部１５ａに半導体素子１４を載置することで、半導体素子１４からの発熱を、第１の回路銅板１２ａにおいて略一定角度αで伝熱拡散範囲を下方に広げながら速やかにその下面に向かって伝えることができる。更に、半導体素子１４からの発熱は、セラミックス板１１の下面側に設けられた放熱銅板１３中を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面に向かって伝達される。このように図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、半導体素子１４からセラミックス板１１までの距離を局所的に大きくすることにより、図示しないヒートシンクを介して効率的に、半導体素子１４からの発熱を外部に放熱させることができる。
これと共に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、第２のエリア部１５ｂの厚みと、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みよりも薄くしている。これにより、セラミックス板１１と第２の回路銅板１２ｂの接合界面における、並びに、セラミックス板１１と放熱銅板１３の接合界面における、セラミックスと銅の熱膨張係数差による熱応力を緩和して、全ての回路銅板１２の端部、及び、放熱銅板１３の端部、のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。
なお、図１，図３−５に示す本発明に係るパワーモジュール用基板１０，１０ａ−１０ｃでは、第２のエリア部１５ｂ、第３のエリア部１５ｃ及び第２の回路銅板１２ｂの厚みが、第１のエリア部１５ａの厚み又は第２のエリア部１５ｂの厚みよりも小さく設定されていれば、第２のエリア部１５ｂ、第３のエリア部１５ｃ及び第２の回路銅板１２ｂの厚みは、必ずしも均一でなくてもよい。
上述のような本発明に係るパワーモジュール用基板１０，１０ａ−１０ｃは、図１（Ａ）、図３（Ａ）、図４（Ａ）及び図５（Ａ）のそれぞれに示されるような個片状のものとして提供してもよいが、複数のパワーモジュール用基板１０，１０ａ−１０ｃのそれぞれを碁盤目状に配置したものを、一体化してなるパワーモジュール用基板集合体として提供してもよい。
このようなパワーモジュール用基板集合体では、半導体素子１４を搭載する第１のエリア部１５ａが、セラミックス板１１上に規則正しく配置されるので、第１のエリア部１５ａ上に効率良く半導体素子１４を搭載することができる。
この場合、パワーモジュール用基板集合体を用いて最終製品である、例えば、エアコン等の家庭用や業務用電子機器、ロボットやエレベータ等の制御用電子機器、電気自動車や電車等の電子機器等を生産する場合に、その生産性を向上することができる。
次いで、図６（Ａ）〜（Ｉ）を参照しながら、先の図４に示す本発明に係るパワーモジュール用基板１０ｂの製造方法について説明する。より具体的には、第１のエリア部１５ａと第２のエリア部１５ｂの間に、第３のエリア部１５ｃを備えないエリア部１５（第１の回路銅板１２ａ）を有するパワーモジュール用基板の製造方法を図６を参照しながら説明する。
セラミックス板１１の一方の主面に島状の回路銅板１２を設けるとともに、他方の主面にベタ状の放熱銅板１３が設けられた本発明に係るパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃの製造方法は、概ね２種類に大別することができる。個片体状のパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃを個別に作製する方法と、大型のセラミックス板１１に個片体状のパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃを複数配列してなるパワーモジュール用基板集合体を作製した後に、このパワーモジュール用基板集合体を分割個・片化する方法である。
ここでは、大型のセラミックス板を用いる製造方法（後者の場合）を例に挙げて説明する。
本発明に係るパワーモジュール用基板の製造方法は主に、大型のセラミックス板を作製する工程［図６（Ａ）に示す第１の工程に対応］と、この大型のセラミックス板の一方の主面と他の主面の両方に大型の銅板を接合する工程［図６（Ａ）に示す第１の工程に対応］と、大型のセラミックス板に接合された大型の銅板から、分割・個片化した際に回路銅板１２や放熱銅板１３となるパターンを形成してパワーモジュール用基板集合体を作製する工程［図６（Ｂ）−（Ｉ）に示す第２−第５の工程に対応］と、必要に応じて、パワーモジュール用基板集合体を個片体状のパワーモジュール用基板１０、１０ａ，１０ｂ、１０ｃに分割・個片化する工程（図示せず）とにより構成されている。
図６（Ａ）に示すように、第１工程では、個片体状のパワーモジュール用基板１０ｂにおけるセラミックス板１１を複数個配列してなる平板状の大型セラミックス板２１が作製される。この大型セラミックス板２１は、セラミックグリーンシートを所望の大きさの四角形状に切断した後、焼成して作成される。セラミックグリーンシートが酸化物セラミックスの場合には、大気中において、１５００℃以上の高温で焼成して作製される。また、セラミックグリーンシートが窒化物セラミックスの場合には、窒素雰囲気中において、１６００℃以上の高温で焼成して作製される。
次に、焼成済みの大型セラミックス板２１の一方の主面には、回路銅板１２となる平板状の大型銅板２２を、また、大型セラミックス板２１の他方の主面には、放熱銅板１３となる平板状の大型銅板２３を、加熱直接接合法（大型セラミックス板２１が酸化物セラミックスの場合）により、又は、活性金属ろう材によるろう付け接合法（大型セラミックス板２１が酸化物セラミックスでない場合）により、接合する。
上記の加熱直接接合法とは、大型セラミックス板２１の一方の主面に大型銅板２２を、また、大型セラミックス板２１の他方の主面に大型銅板２３を配して、互いに対向する面同士を接触させた後、Ｃｕ−Ｃｕ２Ｏ共晶体が生じる１０６５−１０８３℃（銅の融点）の範囲内の温度に加熱して、大型セラミックス板２１と、大型銅板２２，２３のそれぞれの界面にＣｕ−Ｃｕ２Ｏ共晶体を生成させた後、これらを冷却することにより、大型セラミックス板２１に大型銅板２２，２３を接合材を介することなしに直接接合する方法である。
また、活性金属ろう材によるろう付け接合法とは、大型セラミックス板２１の一方の主面と大型銅板２２の間、及び、大型セラミックス板２１の他方の主面と大型銅板２３の間に、金属ろう材（例えば、ＴｉやＺｒの活性化金属を含む銅より融点の低いＡｇ−Ｃｕ合金等）を介設した後、８００℃程度の温度で加熱して大型セラミックス板２１と大型銅板２２，２３とを液相接合する方法である。
なお、回路銅板１２用の大型銅板２２と、放熱銅板１３用の大型銅板２３の厚みは、いずれも特に限定する必要ははないが、放熱銅板１３用の大型銅板２３の厚みは、後述するように、第２のエリア部１５ｂの厚みに近似させておくことが好ましい。
次に、図６（Ｂ）に示すように、第２工程では、大型銅板２２において半導体素子１４を載置する第１のエリア部１５ａとなる領域に、第１のエッチングレジスト膜２５が形成される。また、放熱銅板１３用の大型銅板２３上には、その全面を覆うように第１のエッチングレジスト膜２５ａが形成される。この第１のエッチングレジスト膜２５、２５ａの形成方法についは特に限定する必要はなく、例えば、インクジェット方式や以下に説明するその他の方式を用いて形成することができる。
上記のインクジェット方式とは、大型銅板２２、２３上にフォトレジスト液からなるインクを直接吐出して塗布し、この塗布されたインクを感光硬化させて第１のエッチングレジスト膜２５、２５ａを形成する方式である。
また、インクジェット方式以外の他の方式による第１のエッチングレジスト膜２５、２５ａの形成方法としては、大型銅板２２、２３上にフォトレジストペーストをスクリーン印刷して、印刷したフォトレジストペーストを感光硬化させる方式がある。あるいは、これ以外の他の方式としては、フォトレジストからなるドライフィルムを大型銅板２２、２３に貼り付けた後、このドライフィルムにパターンマスクを当接させて、パターンマスクから裸出するパターン部を感光硬化させてから、パターンマスクを取り除いて、パターン部以外の硬化していないドライフィルムを除去して所望個所にパターンを形成するというドライフィルム方式により第１のエッチングレジスト膜２５、２５ａを形成することもできる。更には、上記のドライフィルムに代えてフォトレジスト液を直接大型銅板２２、２３のそれぞれの上面にロールコーター等で塗布したり、フォトレジスト液中に接合体２４自体を浸漬したりすることにより、第１のエッチングレジスト膜２５、２５ａを大型銅板２２、２３上に形成してから乾燥させ、乾燥後の乾燥膜（第１のエッチングレジスト膜２５、２５ａ）にパターンマスクを当接させて、パターンマスクから裸出するパターン部を感光硬化させた後に、パターンマスクを取り除いて感光硬化したパターン部以外の硬化していない乾燥膜を除去することにより、大型銅板２２、２３上の所望個所に第１のエッチングレジスト膜２５、２５ａを形成することもできる。
次に、図６（Ｃ）に示すように、第３工程では、大型銅板２２の第１のエッチングレジスト膜２５、２５ａから露出する部分をエッチングして、露出部分の厚みを第１のエリア部１５ａの厚みより薄く、例えば、第１のエリア部１５ａの厚みの半分（略半分の概念を含む）の厚みにする。このエッチングは、酸性のエッチング液［例えば、塩化第二鉄（ＦｅＣｌ３）や塩化第二銅（ＣｕＣｌ２）等］、又は、アルカリ性のエッチング液［例えば、酸化銅（ＣｕＯ）に塩化アンモニウム（ＮＨ４Ｃｌ）を混ぜ合わせてなるもの］で大型銅板２２を腐食させて除去して行われる。この後、図６（Ｄ）に示すように、第３工程では、苛性ソーダ等を使用して第１のエッチングレジスト膜２５、２５ａを大型銅板２２、２３上から剥離除去する。
なお、本実施の形態では、第２の回路銅板１２ｂの厚みを、第２のエリア部１５ｂの厚みと同じにしているが、第２の回路銅板１２ｂの厚みは、第１のエリア部１５ａや第２のエリア部１５ｂの厚み必ずしもと同じである必要はない。また、エッチングされたエリアの銅板の表面が平坦である必要は必ずしもなく、エッチングされたすべてのエリアの銅板（大型銅板２２）の厚みが、エッチングされないエリアの銅板（大型銅板２２）の厚みよりも薄くなっていればよい。
次に、図６（Ｅ）に示すように、大型銅板２２において回路銅板１２となる領域に、フォトレジスト液からなるインクを用いてインクジェット方式により第２のエッチングレジスト膜２５ｂを形成する。この時、大型銅板２３の放熱銅板１３となる領域にも第３のエッチングレジスト膜２５ｃを形成するが、この第３のエッチングレジスト膜２５ｃの形成方式をインクジェット方式に特定する必要はなく、インクジェット方式以外の上述の他の方式により第３のエッチングレジスト膜２５ｃを形成してもよい。
そして、図６（Ｆ）に示すように、第２、第３のエッチングレジスト膜２５ｂ、２５ｃから露出する大型銅板２２、２３を上述の方法と同様の方法によりエッチングして大型セラミックス板２１上の所望個所に大型セラミックス板２１の表面を露出させることで、個片体状のパワーモジュール用基板における回路銅板１２と、放熱銅板１３の外形形状が形成される。
上述のインクジェット方式では、フォトレジストインクを銅板（大型銅板２２、２３）の表面に直接吐出してパターンを形成するので、他の方式の場合のように銅板表面が平坦でなくとも銅板の表面に正確にパターンを形成することができる。つまり、インクジェット方式を採用する場合は、塗布対象物の表面が平坦である必要がない。従って、インクジェット方式を採用することで、表面に凹凸が形成された大型銅板２２上の所望個所に第２のエッチングレジスト膜２５ｂを高い位置精度を保ちながら密着させることができる。これにより、大型銅板２２とエッチングレジスト膜の密着面へのエッチング液の侵入を防止し、正確な形状の回路銅板１２を形成することができる。また、上記の第１，第３のエッチングレジスト膜２５，２５ａ，２５ｃは、平坦な大型銅板２２，２３上に形成されるため、その形成方式をインクジェット方式に特定する必要は特にない。
次に、図６（Ｇ）に示すように、第５工程では、複数組の回路銅板１２と複数組の放熱銅板１３の上面から第２、第３のエッチングレジスト膜２５ｂ、２５ｃを剥離すると、個片体状のパワーモジュール用基板１０ｂが複数個一体に配列されてなるパワーモジュール用基板集合体２６が形成される。
更に、図６（Ｈ）に示すように、第５工程では、パワーモジュール用基板集合体２６から個片体状のパワーモジュール用基板１０ｂを得るためのレーザースクライブライン２７を大型セラミックス板２１に形成している。
なお、レーザースクライブライン２７が形成されたパワーモジュール用基板集合体２６を製品として出荷する場合もある。このような、レーザースクライブライン２７を有するパワーモジュール用基板集合体２６によれば、大型セラミックス板２１上に規則正しく第１のエリア部１５ａが配置されるので、第１のエリア部１５ａへの半導体素子１４の搭載作業を効率的に行うことができる。この結果、パワーモジュール用基板集合体２６を用いた最終製品の生産性を向上させることができる。また、本発明に係るパワーモジュール用基板の製造方法を、レーザースクライブライン２７を有するパワーモジュール用基板集合体２６の作製を完了した時点で完了する場合、パワーモジュール用基板集合体２６を分割・個片化する工程は、第１のエリア部１５に半導体素子１４を搭載した後に行うことになる。
そして、パワーモジュール用基板集合体２６をレーザースクライブライン２７に沿って分割・個片化することで、容易に個片体状のパワーモジュール用基板１０ｂを得ることができる。なお、レーザースクライブライン２７は、通常のＹＡＧレーザーや、ＣＯ２レーザー等を用いて容易に形成することができる。
上記のような本発明に係るパワーモジュール用基板１０ｂの製造方法によれば、精緻な凹凸面を有する回路銅板１２を形成することができるので、回路銅板１２における厚みの厚い部分（第１のエリア部１５ａ）に半導体素子１４を搭載した際に、半導体素子１４からの発熱を外部に速やかに放熱させることができる。それと共に、本発明に係るパワーモジュール用基板の製造方法によれば、パワーモジュール用基板１０ｂにおいて半導体素子１４が搭載されない領域の回路銅板１２（第２のエリア部１５ｂ、第３のエリア部１５ｃ、第２の回路銅板１２ｂ及び放熱銅板１３）の厚みを相対的に薄くすることができるので、セラミックス板１１と回路銅板１２及び放熱銅板１３の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力による、回路銅板１２及び放熱銅板１３の端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。
次いで、図７（Ａ）〜（Ｄ）を参照しながら、本発明の実施の形態に係るパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃの内、第１の回路銅板１２ａにおける第１のエリア部１５ａと第２のエリア部１５ｂの間に第３のエリア部１５ｃを有するパワーモジュール用基板１０ｃ（図５を参照）の製造方法について説明する。また、本発明の変形例に係るパワーモジュール用基板１０ｃの製造方法では、上記のパワーモジュール用基板１０ｂの製造方法で説明した第１工程［図６（Ａ）を参照］から第４工程［図６（Ｆ）を参照］が共通している。
本発明の変形例に係るパワーモジュール用基板の製造方法では、まず、図６（Ｆ）の第４工程が終了した接合体２４から、第２のエッチングレジスト膜２５ｂを剥離する。
次に、図７（Ａ）に示す工程では、大型銅板２２から形成された第１、第２の回路銅板１２ａ、１２ｂ上に、インクジェット方式により第４のエッチングレジスト膜２５ｄを形成する。この第４のエッチングレジスト膜２５ｄは、第１の回路銅板１２ａの第１のエリア部１５ａの周縁に溝状の開口部を有し、この開口部以外の第１の回路銅板１２ａの表面を覆っている。
また、第４のエッチングレジスト膜２５ｄは、第２の回路銅板１２ｂの全面を覆っている。また、図７（Ｂ）には示していないが、第１の回路銅板１２ａの第１のエリア部１５ａの周縁における断面、第２のエリア部１５ｂの周縁における断面、および、第２の回路銅板１２ｂの周縁における断面にも第４のエッチングレジスト膜２５ｄが形成されている。つまり、図７（Ａ）に示す工程では、第１の回路銅板１２ａの上面における第３のエリア部１５ｃの形成予定位置にだけ、第４のエッチングレジスト膜２５ｄが形成されておらず、それ以外の全ての第１の回路銅板１２ａの表面（上面及び断面）には第４のエッチングレジスト膜２５ｄが形成される。
次に、図７（Ｂ）に示すように、第４のエッチングレジスト膜２５ｄの開口部から露出する第１の回路銅板１２ａの表面をエッチングして、その厚みが第２のエリア部１５ｂの厚みより薄い第３のエリア部１５ｃを形成する。そして、第４のエッチングレジスト膜２５ｄと第３のエッチングレジスト膜２５ｃを剥離する。インクジェット方式は、フォトレジストインクを回路銅板１２となる銅板の表面に直接吐出して塗布することによりパターンが形成されるので、先に述べた他の方式を採用する場合のように、位置精度の高いパターンを形成するために回路銅板１２となる銅板の表面が平坦である必要がない。従って、回路銅板１２となる銅板の表面の所望個所に、より具体的には、表面に凹凸が形成された第１の回路銅板１２ａの上面、第１の回路銅板１２ａの周縁における断面、および、第２の回路銅板１２ｂの周縁における断面に、第４のエッチングレジスト膜２５ｄを密着させることができる。これにより、第４のエッチングレジスト膜２５ｄとその密着対象である第１の回路銅板１２ａの接合面へのエッチング液の侵入を防止して、所望の形状の第１の回路銅板１２ａを正確に形成することができる。従って、本発明の変形例に係るパワーモジュール用基板の製造方法（パワーモジュール用基板１０ｃの製造方法）によれば、精緻な凹凸状の第１の回路銅板１２ａの形成を可能にするとともに、を第１のエリア部１５ａに半導体素子１４搭載する際に、第１のエリア部１５ａから流出する半田を受け止めることができる第３のエリア部１５ｃを備えたパワーモジュール用基板１０ｃを製造することができる。
なお、図７（Ｃ）に示すように、本発明の変形例に係るパワーモジュール用基板の製造方法（パワーモジュール用基板１０ｃの製造方法）では、先に説明したパワーモジュール用基板１０ｂの製造方法と同様に、パワーモジュール用基板集合体２６ａから個片体状のパワーモジュール用基板１０ｂを得るためのレーザースクライブライン２７を大型セラミックス板２１に形成している。そして、図７（Ｄ）に示すように、大型セラミックス基板２１に形成されるレーザースクライブライン２７に沿って分割することで個片体状のパワーモジュール用基板１０ｃを容易に得ることができる。
なお、図７（ｃ）に示すようなレーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａを製品として出荷する場合がある。このような、レーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａでは、大型セラミックス板２１上に規則正しく第１のエリア部１５ａが配置されるので、この第１のエリア部１５ａへの半導体素子１４の搭載作業を効率的に行うことができる。この結果、レーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａを用いた最終製品の生産性を向上させることができる。
なお、この場合、パワーモジュール用基板集合体２６ａを分割・個片化する工程は、半導体素子１４を第１のエリア部１５ａに搭載した後に行われることになる。
本発明のパワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法は、急激に高電圧が掛かる機器であって、発生する熱を速やかに放熱して高信頼性を維持して使用できる、例えば、エアコン等の家庭用や業務用電子機器、ロボットやエレベータ等の制御用電子機器、電気自動車や電車等の電子機器等に利用されている。
１０…パワーモジュール用基板
１０ａ…パワーモジュール用基板
１０ｂ…パワーモジュール用基板
１０ｃ…パワーモジュール用基板
１１…セラミックス板
１２…回路銅板
１２ａ…第１の回路銅板
１２ｂ…第２の回路銅板
１３…放熱銅板
１４…半導体素子
１５…エリア部
１５ａ…第１のエリア部
１５ｂ…第２のエリア部
１５ｃ…第３のエリア部
２１…大型セラミックス板
２２…大型銅板
２３…大型銅板
２４…接合体
２５…第１のエッチングレジスト膜
２５ａ…第１のエッチングレジスト膜
２５ｂ…第２のエッチングレジスト膜
２５ｃ…第３のエッチングレジスト膜
２５ｄ…第４のエッチングレジスト膜
２６…パワーモジュール用基板集合体
２６ａ…パワーモジュール用基板集合体
２７…レーザースクライブライン

Claims (5)

  1. セラミックス板（１１）と、
    前記セラミックス板（１１）の主面に形成された回路銅板（１２）と、
    前記セラミックス板（１１）の前記主面の反対の面に形成された放熱銅板（１３）と、を有し、
    前記回路銅板（１２）は、少なくとも１の第１の回路銅板（１２ａ）と、前記第１の回路銅板（１２ａ）以外の少なくとも１の第２の回路銅板（１２ｂ）と、からなり、
    前記第１の回路銅板（１２ａ）は、
    半導体素子（１４）が載置される第１のエリア部（１５ａ）と、
    前記第１のエリア部（１５ａ）の外側で前記第１のエリア部（１５ａ）を囲むように配され、前記第１のエリア部（１５ａ）より厚みが薄い第２のエリア部（１５ｂ）と、
    前記第１のエリア部（１５ａ）と前記第２のエリア部（１５ｂ）との間に形成され、前記第２のエリア部（１５ｂ）より厚みが薄い第３のエリア部（１５ｃ）と、を具備していることを特徴とするパワーモジュール用基板。
  2. 前記第３のエリア部（１５ｃ）は、前記第１のエリア部（１５ａ）を囲んでいることを特徴とする請求項１に記載のパワーモジュール用基板。
  3. 前記第２の回路銅板（１２ｂ）の厚みは、前記第１のエリア部（１５ａ）の厚みより薄いことを特徴とする請求項１又は請求項２に記載のパワーモジュール用基板。
  4. 請求項１乃至請求項３のいずれか１項に記載されるパワーモジュール用基板が碁盤目状に配置され、一体化されてなることを特徴とするパワーモジュール用基板集合体。
  5. セラミックス板の両面に加熱直接接合法または活性金属ろう材によるろう付け接合法により大型銅板を接合する工程と、
    前記大型銅板に第１のエッチングレジスト膜を形成する工程と、
    前記第１のエッチングレジスト膜が形成されていない部分の前記大型銅板の厚みをエッチングによって薄くする工程と、
    前記第１のエッチングレジスト膜を剥離する工程と、
    前記大型銅板のうち一つに対して第２のエッチングレジスト膜を形成するとともに、他の一つに対して第３のエッチングレジスト膜を形成する工程と、
    前記第２のエッチングレジスト膜および前記第３のエッチングレジスト膜が形成されていない部分の前記大型銅板をエッチングによって除去し前記セラミックス板を露出させる工程と、
    前記第２のエッチングレジスト膜を剥離する工程と、
    前記第２のエッチングレジスト膜を剥離した前記大型銅板に対して第４のエッチングレジスト膜を形成する工程と、
    前記第４のエッチングレジスト膜が形成されていない部分の前記大型銅板の厚みを、エッチングにより、前記第１のエッチングレジスト膜が形成されていない部分の前記大型銅板のエッチング後の厚みよりも薄くする工程と、
    前記第３及び第４のエッチングレジスト膜を剥離する工程と、を有し、
    前記第２及び第４のエッチングレジスト膜は、インクジェット方式により形成され、
    前記第４のエッチングレジスト膜を剥離した前記大型銅板は、
    厚みが最も大きい第１のエリア部（１５ａ）と、
    前記第１のエリア部（１５ａ）より厚みが薄い第２のエリア部（１５ｂ）と、
    前記第１のエリア部（１５ａ）と前記第２のエリア部（１５ｂ）との間に形成され、前記第２のエリア部（１５ｂ）より厚みが薄い第３のエリア部（１５ｃ）と、を備える第１の回路銅板（１２ａ）を備え、
    前記第４のエッチングレジスト膜は、前記第３のエリア部（１５ｃ）の形成予定位置を除く前記第１の回路銅板（１２ａ）の上面及び断面の全てに形成されることを特徴とするパワーモジュール用基板の製造方法。
JP2017520825A 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 Active JP6706253B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015107141 2015-05-27
JP2015107141 2015-05-27
PCT/JP2016/065838 WO2016190440A1 (ja) 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016190440A1 JPWO2016190440A1 (ja) 2018-03-15
JP6706253B2 true JP6706253B2 (ja) 2020-06-03

Family

ID=57392897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520825A Active JP6706253B2 (ja) 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Country Status (5)

Country Link
US (1) US10937715B2 (ja)
EP (1) EP3306655B1 (ja)
JP (1) JP6706253B2 (ja)
HU (1) HUE055979T2 (ja)
WO (1) WO2016190440A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203058B3 (de) * 2016-02-26 2017-05-18 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund und Modul
JP6896734B2 (ja) * 2016-07-28 2021-06-30 株式会社東芝 回路基板および半導体モジュール
DE102016117003A1 (de) * 2016-09-09 2018-03-15 Eaton Industries (Austria) Gmbh Schutzschaltgerät
JP6695577B2 (ja) * 2016-12-22 2020-05-20 株式会社Ｎｓｃ パワーモジュール基板およびその生産方法
JP6742617B2 (ja) * 2016-12-22 2020-08-19 株式会社Ｎｓｃ パワーモジュール基板の生産方法および生産装置
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
CN111316408B (zh) * 2017-10-30 2023-07-18 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
JP6939596B2 (ja) 2018-01-24 2021-09-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
DE102018119313B4 (de) * 2018-08-08 2023-03-30 Rogers Germany Gmbh Verfahren zum Bearbeiten eines Metall-Keramik-Substrats und Anlage zum Durchführen des Verfahrens
JP7147502B2 (ja) * 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法
CN210630166U (zh) * 2019-10-18 2020-05-26 莫列斯有限公司 连接器组件
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
DE102021107690A1 (de) 2021-03-26 2022-09-29 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103150A (ja) 1990-08-23 1992-04-06 Mitsubishi Materials Corp Ｉｃ実装構造
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JPH10242330A (ja) 1997-02-21 1998-09-11 Dowa Mining Co Ltd パワーモジュール用基板及びその製造法
JP3531133B2 (ja) 1997-02-24 2004-05-24 同和鉱業株式会社 パワーモジュール用基板及びその製造法
JP5176042B2 (ja) * 2004-11-05 2013-04-03 Ｄｏｗａメタルテック株式会社 電子部品搭載基板の製造装置および製造方法
JP4703377B2 (ja) * 2005-11-11 2011-06-15 電気化学工業株式会社 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2008198905A (ja) * 2007-02-15 2008-08-28 Hitachi Metals Ltd セラミックス基板及びセラミックス回路基板の製造方法並びに集合基板と半導体モジュール
DE102009033029A1 (de) * 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
JP5860599B2 (ja) * 2011-03-01 2016-02-16 昭和電工株式会社 絶縁回路基板、パワーモジュール用ベースおよびその製造方法
JP6124521B2 (ja) * 2012-07-03 2017-05-10 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板の製造方法
JP6127852B2 (ja) * 2013-09-13 2017-05-17 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びその製造方法

Also Published As

Publication number Publication date
US20180102303A1 (en) 2018-04-12
US10937715B2 (en) 2021-03-02
EP3306655A1 (en) 2018-04-11
HUE055979T2 (hu) 2022-01-28
JPWO2016190440A1 (ja) 2018-03-15
EP3306655A4 (en) 2019-02-20
WO2016190440A1 (ja) 2016-12-01
EP3306655B1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
JP6706253B2 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
US8749052B2 (en) Electronic device
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP2010219524A (ja) ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP2010010561A (ja) パワーモジュール用基板及びその製造方法
JP5884291B2 (ja) ヒートシンク付パワーモジュール用基板ユニット
KR20170048999A (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
JP5056186B2 (ja) パワーモジュール用基板の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP5061740B2 (ja) パワーモジュール用基板
JP2007266224A (ja) パワーモジュール
JP6317178B2 (ja) 回路基板および電子装置
JP6264129B2 (ja) パワーモジュール用基板及びその製造方法
JP6439489B2 (ja) パワーモジュール用基板の製造方法及びパワージュールの製造方法
JP6127852B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2013211288A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5052290B2 (ja) 金具付き回路基板の製造方法
KR20220133559A (ko) 파워모듈 및 그 제조방법
JP5887907B2 (ja) パワーモジュール用基板の製造方法および製造装置
JP6201771B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200515

R150 Certificate of patent or registration of utility model

Ref document number: 6706253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150