JP7147502B2 - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7147502B2
JP7147502B2 JP2018216711A JP2018216711A JP7147502B2 JP 7147502 B2 JP7147502 B2 JP 7147502B2 JP 2018216711 A JP2018216711 A JP 2018216711A JP 2018216711 A JP2018216711 A JP 2018216711A JP 7147502 B2 JP7147502 B2 JP 7147502B2
Authority
JP
Japan
Prior art keywords
circuit pattern
semiconductor device
semiconductor chip
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018216711A
Other languages
English (en)
Other versions
JP2020088038A (ja
Inventor
大輔 村田
博 吉田
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018216711A priority Critical patent/JP7147502B2/ja
Priority to US16/452,001 priority patent/US11107760B2/en
Priority to DE102019217502.3A priority patent/DE102019217502B4/de
Priority to CN201911112072.4A priority patent/CN111211060B/zh
Publication of JP2020088038A publication Critical patent/JP2020088038A/ja
Application granted granted Critical
Publication of JP7147502B2 publication Critical patent/JP7147502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Description

本発明は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
特許文献１には、絶縁基板の銅箔回路パターンに半導体チップを重ねてはんだ接合した半導体装置の製造方法が開示されている。この半導体装置の製造方法では、銅箔回路パターンの接合面域内にレーザ光を照射して、凹凸状のクレータを分散形成する。その後、接合面域にはんだを挟んで絶縁基板と半導体チップの間を接合する。レーザ光の照射で形成するクレータが銅箔を貫通しないようにするために、銅箔の厚さを０．５ｍｍ以上にしておく。
特開２００８－２８２８３４号公報
有機絶縁層は、一般にセラミックに比べて熱伝導率が低い。有機絶縁層を有した絶縁基板に０．５ｍｍ厚の回路パターンが形成される場合、有機絶縁層の影響で十分な放熱ができない可能性がある。
本発明は、上述の課題を解決するためになされたもので、効率よく放熱できる半導体装置、電力変換装置および半導体装置の製造方法を得ることを目的とする。
本開示に係る半導体装置は、有機絶縁層と、該有機絶縁層の上に設けられた回路パターンと、を有する絶縁基板と、該回路パターンの上面に設けられた半導体チップと、を備え、該回路パターンの厚さは１ｍｍ以上３ｍｍ以下であり、前記回路パターンの前記上面には凹部が形成され、前記半導体チップは平面視で前記凹部の内部に収まり、前記凹部は前記半導体チップと前記回路パターンとを接合する接合材によって埋められ、前記半導体チップと前記凹部の幅は同じであり、前記半導体チップの下面は前記回路パターンの前記上面よりも上方に位置する。
本開示に係る半導体装置の製造方法は、有機絶縁層の上に厚さが１ｍｍ以上３ｍｍ以下の金属層を形成し、該金属層を機械加工でパターン化して回路パターンを形成し、該回路パターンの上面に半導体チップを設け、前記回路パターンの前記上面には凹部が形成され、前記半導体チップは平面視で前記凹部の内部に収まり、前記凹部は前記半導体チップと前記回路パターンとを接合する接合材によって埋められ、前記半導体チップと前記凹部の幅は同じであり、前記半導体チップの下面は前記回路パターンの前記上面よりも上方に位置する。
本発明に係る半導体装置および半導体装置の製造方法では、回路パターンの厚さを１ｍｍ以上３ｍｍ以下とすることで、熱伝導率が低い有機絶縁層を用いても回路パターンから十分に放熱できる。従って、効率よく放熱できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の拡大図である。 熱抵抗のシミュレーションに用いた半導体装置の構成を説明する図である。 熱抵抗の計算結果を示す図である。 実施の形態１の比較例に係る半導体装置の断面図である。 実施の形態１の第１の変形例に係る半導体装置の断面図である。 実施の形態１の第２の変形例に係る半導体装置の断面図である。 実施の形態１の第３の変形例に係る半導体装置の断面図である。 実施の形態１の第４の変形例に係る半導体装置の断面図である。 実施の形態１の第５の変形例に係る半導体装置の断面図である。 実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
本発明の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は絶縁基板１０を備える。絶縁基板１０の上面には半導体チップ２４が設けられる。半導体チップ２４は例えば珪素から形成される。半導体チップ２４は、接合材２２で絶縁基板１０の上面に接合される。接合材２２は、例えばはんだである。半導体チップ２４は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子である。
絶縁基板１０の上には、半導体チップ２４を囲むようにケース２０が設けられる。絶縁基板１０とケース２０は接着剤等で接着される。ケース２０の上には端子２６、２８が設けられる。端子２６は、ワイヤを介して絶縁基板１０が有する回路パターンに接続される。端子２８はワイヤを介して半導体チップ２４と接続される。端子２６、２８は、それぞれ半導体チップ２４の主電極端子、駆動端子であっても良い。ケース２０の内部は、半導体チップ２４を覆うように封止樹脂３０で封止される。封止樹脂３０は例えばエポキシ樹脂から形成される。
図２は、実施の形態１に係る半導体装置１００の拡大図である。絶縁基板１０は、ベース板１２と、ベース板１２の上に設けられた有機絶縁層１４と、有機絶縁層１４の上に設けられた回路パターン１６を有する。回路パターン１６の上面には、接合材２２を介して半導体チップ２４が設けられる。図２において、ワイヤは省略されている。ベース板１２と回路パターン１６は、例えば銅から形成される。有機絶縁層１４は、エポキシ樹脂等の樹脂または液晶ポリマーから形成される。有機絶縁層１４の厚さは例えば０．１ｍｍ～０．２ｍｍである。
本実施の形態では、半導体装置１００は２つの半導体チップ２４を備える。これに限らず、半導体装置１００は、１つ以上の半導体チップ２４を備えればよい。また、複数の半導体チップ２４は異なる種類の半導体チップを含んでも良い。
回路パターン１６の厚さは１ｍｍ以上３ｍｍ以下である。回路パターン１６の上面の幅と下面の幅は等しい。ここで、回路パターン１６の下面は、上面と反対側の面であり、有機絶縁層１４と対向する面である。回路パターン１６の有機絶縁層１４の上面と垂直な断面の形状は、矩形である。回路パターン１６の上面の幅は、例えばチップ幅の１．２倍である。
次に、半導体装置１００の製造方法を説明する。まず、絶縁基板１０の製造方法として、有機絶縁層１４を２つの金属層で挟む態様で、有機絶縁層１４と金属層を張り合わせる。その後、有機絶縁層１４と金属層を加熱および加圧する。これにより、有機絶縁層１４の上面側と下面側の両面に金属層を形成する。金属層は、例えば銅板等の導電板である。金属層は、後述する加工を経ることで回路パターン１６とベース板１２となる。回路パターン１６として用いられる金属層は厚さが１ｍｍ以上３ｍｍ以下であり、ベース板１２として用いられる金属層は例えば厚さが２ｍｍである。
次に、金属層を機械加工でパターン化して回路パターン１６を形成する。機械加工は、例えば切削加工またはルータ加工である。次に、回路パターン１６の上面に半導体チップ２４を設ける。次に、絶縁基板１０の上にケース２０および端子２６、２８を搭載する。次に、端子２６、２８と半導体チップ２４および回路パターン１６とをワイヤで接続する。次に、ケース２０の内部を封止樹脂３０で封止する。
本実施の形態では、絶縁基板１０に有機絶縁層１４を使用することで、セラミック絶縁基板と比較して製造コストを低減できる。ここで、有機絶縁層１４は、セラミックに比べると熱伝導率が低い。有機絶縁層１４の熱伝導率は、例えば５～２０Ｗ／ｍ・Ｋである。また、セラミックの熱伝導率は、窒化ケイ素の場合約７０Ｗ／ｍ・Ｋであり、窒化アルミニウムの場合約１７０Ｗ／ｍ・Ｋである。このため、絶縁基板１０は、有機絶縁層１４の影響で熱抵抗が大きくなる可能性がある。
これについて、回路パターン１６の厚さを変更した場合の半導体装置１００ａの熱抵抗の値を算出した。図３は、熱抵抗のシミュレーションに用いた半導体装置１００ａの構成を説明する図である。半導体装置１００ａにおいて、空冷フィン３２の上面に絶縁基板１０が放熱グリース３４を介して接合される。放熱グリース３４は、空冷フィン３２と絶縁基板１０とに挟まれる。空冷フィン３２はアルミから形成される。絶縁基板１０の上面には、はんだ２２によって半導体チップ２４が接合される。
図４は熱抵抗の計算結果を示す図である。図４には、半導体チップ２４とベース板１２との間の熱抵抗のシミュレーションによる計算結果が示されている。また、図４には、回路パターン１６の厚さが０．５ｍｍの場合の熱抵抗に対する熱抵抗比が示されている。回路パターン１６が厚いほど熱抵抗は低下する。
本実施の形態では、回路パターン１６の厚さが１ｍｍ以上において、熱抵抗を低減させる有意な効果が得られる。回路パターン１６の厚さが２．０ｍｍの場合、０．５ｍｍの場合と比較して熱抵抗を１５％程度低減できる。このとき、半導体装置１００ａの熱抵抗を、窒化アルミニウムからなるセラミック絶縁基板を使用した場合の熱抵抗と同等にできる。また、回路パターン１６が厚くなるほど、回路パターン１６の厚さの変化量に対する熱抵抗の変化量が小さくなる。回路パターン１６の厚さが３ｍｍ以上において、熱抵抗を低減させる効果は収束する傾向にある。
以上から、本実施の形態では回路パターン１６の厚さは１ｍｍ以上３ｍｍ以下であることが望ましい。これにより、半導体チップ２４が発する熱が有機絶縁層１４に達する前に、回路パターン１６により熱を十分に拡散させることができる。従って、半導体装置１００の熱抵抗を低減することができる。
また、回路パターン１６の厚さは２ｍｍ以上であっても良い。これにより、有機絶縁層１４を使用しても、セラミック絶縁基板と同等またはセラミック絶縁基板よりも低い熱抵抗が得られる。
また、一般に有機絶縁基板では、熱抵抗を低減させるために有機絶縁層を薄く形成する場合がある。本実施の形態では、回路パターン１６により熱抵抗を低減させることができるため、有機絶縁層１４を厚く設けることができる。従って、絶縁基板１０の耐電圧を向上できる。
図５は、実施の形態１の比較例に係る半導体装置２００の断面図である。半導体装置２００は、絶縁基板２１０を備える。絶縁基板２１０は回路パターン２１６を備える。半導体装置２００は、回路パターン２１６の形成方法が半導体装置１００と異なる。回路パターン２１６は金属層をエッチングして形成される。この場合、エッチングファクターにより、回路パターン２１６の下面の幅は、上面の幅よりも広くなる。
横方向のエッチング量は、回路パターン２１６が厚いほど大きくなる。このため、回路パターン２１６が厚いほど、回路パターン２１６の下面の幅と上面の幅との差分が大きくなる。従って、回路パターン２１６が厚いほど、回路パターン２１６間の距離を大きくする必要がある。このため、回路パターン２１６を厚くすると、半導体装置２００が大型化するおそれがある。
これに対して本実施の形態では、機械加工により回路パターン１６を形成する。このため、回路パターン１６の有機絶縁層１４の上面と垂直な断面の形状を長方形にすることができる。従って、エッチングで回路パターン１６を形成する場合と比較して、回路パターン１６間の距離を近接させることができる。よって、半導体装置１００の大型化を抑制しつつ、回路パターン１６を厚くすることができる。また、回路パターン１６の断面積を大きくできるため、半導体装置１００の電流密度を大きくできる。
本実施の形態では、機械加工により回路パターン１６を形成するものとした。この変形例として、金属層の上面から一定の深さまで機械加工により加工し、残った部分をエッチングで加工しても良い。例えば、機械加工で金属層の加工部分が残り５０μｍの厚さとなるまで加工したあと、エッチングで残りの加工部分を除去しても良い。これにより、機械加工のみで回路パターン１６を形成する場合と比較して、回路パターン１６の形成に際して、有機絶縁層１４に機械的なダメージを及ぼすことを防止できる。
図６は、実施の形態１の第１の変形例に係る半導体装置３００の断面図である。半導体装置３００は、絶縁基板３１０を備える。絶縁基板３１０は回路パターン３１６を備える。回路パターン３１６の上面と側面を繋ぐ角は面取りされ、例えば図６に示されるように丸まっている。回路パターン３１６の丸い角は、エッチングまたは機械加工により形成される。回路パターン３１６の上面と側面とが滑らかに繋がることで、封止樹脂３０に発生する応力を緩和できる。従って、クラックによる封止樹脂３０の破壊を抑制できる。
図７は、実施の形態１の第２の変形例に係る半導体装置４００の断面図である。半導体装置４００は、絶縁基板４１０を備える。絶縁基板４１０は回路パターン４１６を備える。回路パターン４１６の上面には凹部４１７が形成される。凹部４１７は、ハーフエッチングまたは機械加工により形成される。凹部４１７には、接合材２２が設けられる。接合材２２および半導体チップ２４は平面視で凹部４１７の内部に収まる。これにより、接合材２２および半導体チップ２４の位置ズレを抑制できる。従って、生産性を向上できる。
図８は、実施の形態１の第３の変形例に係る半導体装置５００の断面図である。半導体装置５００は、絶縁基板５１０を備える。絶縁基板５１０は回路パターン５１６を備える。回路パターン５１６には、段差が形成される。段差により、回路パターン５１６は内側に向かって厚くなる。段差はハーフエッチングまたは機械加工により形成される。半導体チップ２４は、回路パターン５１６のうち中央部の最上段に接合される。このため、半導体チップ２４の搭載位置の位置決めを容易にできる。従って、接合材２２および半導体チップ２４の位置ズレを抑制し、生産性を向上できる。また、段差と接する封止樹脂３０は、アンカーとして機能する。このため、封止樹脂３０と絶縁基板５１０との剥離を抑制できる。
回路パターン５１６には一段の段差に限らず、より大きなアンカー効果を得るべく、複数段の段差が形成されても良い。また、回路パターン５１６のうち半導体チップ２４の両側に段差が形成されても良く、片側に段差が形成されても良い。
図９は、実施の形態１の第４の変形例に係る半導体装置６００の断面図である。半導体装置６００は、絶縁基板６１０を備える。絶縁基板６１０は回路パターン６１６を備える。回路パターン６１６には、溝６１８が形成される。溝６１８は、回路パターン６１６のうち半導体チップ２４が搭載される領域の外側に形成される。溝６１８はハーフエッチングまたは機械加工により形成される。溝６１８を埋め込む封止樹脂３０は、アンカーとして機能する。このため、封止樹脂３０と絶縁基板６１０との剥離を抑制できる。従って、信頼性を向上できる。
溝６１８の断面形状は、長方形または正方形である。これに限らず、溝６１８の断面形状は、台形、三角形、多角形または半円形でも良い。また、溝６１８の断面形状は、回路パターン６１６の上面に近づくほど幅が狭まる形状でも良い。また、回路パターン６１６のうち半導体チップ２４の両側に溝６１８が形成されても良く、片側に溝６１８が形成されても良い。
図１０は、実施の形態１の第５の変形例に係る半導体装置７００の断面図である。半導体装置７００は、絶縁基板７１０を備える。絶縁基板７１０は回路パターン７１６を備える。回路パターン７１６は、第１回路パターン７１６ａと第２回路パターン７１６ｂとを含む。第２回路パターン７１６ｂは、第１回路パターン７１６ａよりも薄い。
また、半導体チップ２４は、第１回路パターン７１６ａの上面に設けられた第１半導体チップ７２４ａと、第２回路パターン７１６ｂの上面に設けられた第２半導体チップ７２４ｂを含む。第２半導体チップ７２４ｂは、第１半導体チップ７２４ａよりも厚い。第１半導体チップ７２４ａと第２半導体チップ７２４ｂの上方には、端子７３８が設けられる。第１半導体チップ７２４ａの上面と第２半導体チップ７２４ｂの上面は、接合材７３６によって共に端子７３８に接合される。端子７３８は平板状である。
半導体装置７００では、第１半導体チップ７２４ａと第２半導体チップ７２４ｂの厚さの差分を、回路パターン７１６が打ち消している。つまり、第１半導体チップ７２４ａの上面の有機絶縁層１４からの高さと、第２半導体チップ７２４ｂの上面の有機絶縁層１４からの高さは等しい。これにより、半導体装置７００の組み立てを容易にできる。従って、生産性を向上できる。
なお、半導体チップ２４は、珪素に替えてワイドバンドギャップ半導体によって形成されても良い。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。半導体チップ２４をワイドバンドギャップ半導体によって形成することで、半導体装置１００の耐圧性をさらに向上できる。
また、半導体チップ２４がワイドバンドギャップ半導体によって形成されることで、耐熱性をさらに向上できる。従って、空冷フィン３２の小型化が可能になり、半導体装置１００を小型化できる。また、半導体装置１００の高温動作が可能になる。更に電力損失を低減できるため、半導体装置１００を高効率化できる。
これらの変形は以下の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置、電力変換装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
本実施の形態は、上述した実施の形態１に係る半導体装置１００を電力変換装置に適用したものである。本実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態２として、三相のインバータに実施の形態１に係る半導体装置１００を適用した場合について説明する。
図１１は、本実施の形態に係る電力変換装置８００を適用した電力変換システムの構成を示すブロック図である。
図１１に示す電力変換システムは、電源８５０、電力変換装置８００、負荷９００から構成される。電源８５０は、直流電源であり、電力変換装置８００に直流電力を供給する。電源８５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができる。また、電源８５０は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源８５０を、直流系統から出力される直流電力を予め定められた電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置８００は、電源８５０と負荷９００の間に接続された三相のインバータである。電力変換装置８００は、電源８５０から供給された直流電力を交流電力に変換し、負荷９００に交流電力を供給する。電力変換装置８００は、図１１に示すように、直流電力を交流電力に変換して出力する主変換回路８０１と、主変換回路８０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路８０２と、駆動回路８０２を制御する制御信号を駆動回路８０２に出力する制御回路８０３とを備えている。
負荷９００は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置８００の詳細を説明する。主変換回路８０１は、図示しないスイッチング素子と還流ダイオードを備えている。主変換回路８０１は、スイッチング素子がスイッチングすることによって、電源８５０から供給される直流電力を交流電力に変換し、負荷９００に供給する。主変換回路８０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路８０１は２レベルの三相フルブリッジ回路である。２レベルの三相フルブリッジ回路は、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路８０１には、上述した実施の形態１の半導体装置１００を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成する。各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路８０１の３つの出力端子は、負荷９００に接続される。
駆動回路８０２は、主変換回路８０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路８０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路８０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号となる。スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。
制御回路８０３は、負荷９００に所望の電力が供給されるよう主変換回路８０１のスイッチング素子を制御する。具体的には、負荷９００に供給すべき電力に基づいて主変換回路８０１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路８０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路８０２に制御指令である制御信号を出力する。駆動回路８０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置８００では、主変換回路８０１として実施の形態１に係る半導体装置１００を適用するため、電力変換装置８００を効率よく放熱させることができる。
本実施の形態では、２レベルの三相インバータに実施の形態１を適用する例を説明したが、本実施の形態はこれに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わない。また、単相負荷に電力を供給する場合には単相のインバータに実施の形態１を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに実施の形態１を適用することも可能である。
また、実施の形態１を適用した電力変換装置８００は、上述した負荷９００が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザ加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもできる。さらに、電力変換装置８００を、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、１００ａ、３００、４００、５００、６００、７００ 半導体装置、８００ 電力変換装置、１０、３１０、４１０、５１０、６１０、７１０ 絶縁基板、１４ 有機絶縁層、１６、３１６、４１６、５１６、６１６、７１６ 回路パターン、７１６ａ 第１回路パターン、７１６ｂ 第２回路パターン、４１７ 凹部、６１８ 溝、２４ 半導体チップ、７２４ａ 第１半導体チップ、７２４ｂ 第２半導体チップ、８０１ 主変換回路、８０２ 駆動回路、８０３ 制御回路

Claims (11)

  1. 有機絶縁層と、前記有機絶縁層の上に設けられた回路パターンと、を有する絶縁基板と、
    前記回路パターンの上面に設けられた半導体チップと、
    を備え、
    前記回路パターンの厚さは１ｍｍ以上３ｍｍ以下であり、
    前記回路パターンの前記上面には凹部が形成され、
    前記半導体チップは平面視で前記凹部の内部に収まり、
    前記凹部は前記半導体チップと前記回路パターンとを接合する接合材によって埋められ、
    前記半導体チップと前記凹部の幅は同じであり、
    前記半導体チップの下面は前記回路パターンの前記上面よりも上方に位置することを特徴とする半導体装置。
  2. 前記回路パターンの前記上面の幅と、前記回路パターンの前記上面と反対側の面である下面の幅は等しいことを特徴とする請求項１に記載の半導体装置。
  3. 前記回路パターンの厚さは２ｍｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記回路パターンは、第１回路パターンと、前記第１回路パターンよりも薄い第２回路パターンと、を含み、
    前記半導体チップは、前記第１回路パターンの上面に設けられた第１半導体チップと、前記第２回路パターンの上面に設けられ、前記第１半導体チップよりも厚い第２半導体チップと、を含むことを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 前記回路パターンの前記上面と前記回路パターンの側面を繋ぐ角は丸まっていることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 前記回路パターンには、前記回路パターンが内側に向かって厚くなるように段差が形成されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記回路パターンには、前記半導体チップが搭載される領域の外側に溝が形成されることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項８に記載の半導体装置。
  10. 請求項１から９の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
  11. 有機絶縁層の上に厚さが１ｍｍ以上３ｍｍ以下の金属層を形成し、
    前記金属層を機械加工でパターン化して回路パターンを形成し、
    前記回路パターンの上面に半導体チップを設け、
    前記回路パターンの前記上面には凹部が形成され、
    前記半導体チップは平面視で前記凹部の内部に収まり、
    前記凹部は前記半導体チップと前記回路パターンとを接合する接合材によって埋められ、
    前記半導体チップと前記凹部の幅は同じであり、
    前記半導体チップの下面は前記回路パターンの前記上面よりも上方に位置することを特徴とする半導体装置の製造方法。
JP2018216711A 2018-11-19 2018-11-19 半導体装置、電力変換装置および半導体装置の製造方法 Active JP7147502B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018216711A JP7147502B2 (ja) 2018-11-19 2018-11-19 半導体装置、電力変換装置および半導体装置の製造方法
US16/452,001 US11107760B2 (en) 2018-11-19 2019-06-25 Semiconductor device, electric power conversion apparatus and method for manufacturing semiconductor device
DE102019217502.3A DE102019217502B4 (de) 2018-11-19 2019-11-13 Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201911112072.4A CN111211060B (zh) 2018-11-19 2019-11-14 半导体装置、电力变换装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018216711A JP7147502B2 (ja) 2018-11-19 2018-11-19 半導体装置、電力変換装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020088038A JP2020088038A (ja) 2020-06-04
JP7147502B2 true JP7147502B2 (ja) 2022-10-05

Family

ID=70470212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018216711A Active JP7147502B2 (ja) 2018-11-19 2018-11-19 半導体装置、電力変換装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11107760B2 (ja)
JP (1) JP7147502B2 (ja)
CN (1) CN111211060B (ja)
DE (1) DE102019217502B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459395B1 (ja) 2022-06-28 2024-04-01 三菱電機株式会社 半導体装置
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169560A (ja) 1999-12-02 2001-06-22 Mitsubishi Electric Corp 電力変換装置
JP2002280705A (ja) 2001-03-19 2002-09-27 Hitachi Metals Ltd 複合基板の回路形成方法及び複合基板
JP2004296619A (ja) 2003-03-26 2004-10-21 Dowa Mining Co Ltd 回路基板と製造方法およびこれを用いたパワーモジュール
JP2012114360A (ja) 2010-11-26 2012-06-14 Toyota Motor Corp 半導体装置
JP2014053384A (ja) 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
JP2015156466A (ja) 2014-01-17 2015-08-27 ローム株式会社 パワーモジュールおよびその製造方法
WO2016190440A1 (ja) 2015-05-27 2016-12-01 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
JP2017045804A (ja) 2015-08-25 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017073529A (ja) 2015-10-09 2017-04-13 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777246B2 (ja) 1989-10-31 1995-08-16 株式会社住友金属セラミックス セラミックス回路基板
DE4406397A1 (de) 1994-02-26 1995-08-31 Curamik Electronics Gmbh Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
CN1941347A (zh) * 2005-09-29 2007-04-04 中国砂轮企业股份有限公司 高导热效率电路板
JP5077536B2 (ja) 2007-05-08 2012-11-21 富士電機株式会社 半導体装置の製造方法
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102010039728A1 (de) 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
JP5976678B2 (ja) 2011-12-20 2016-08-24 株式会社東芝 セラミックス銅回路基板
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
DE102014105000B4 (de) 2014-04-08 2021-02-25 Infineon Technologies Ag Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
DE112017006866T5 (de) * 2017-02-23 2019-10-31 Ngk Insulators, Ltd. Isoliertes wärmeabfuhrsubstrat
DE112018001769B4 (de) 2017-03-31 2022-05-05 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren des Leistungsmoduls

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169560A (ja) 1999-12-02 2001-06-22 Mitsubishi Electric Corp 電力変換装置
JP2002280705A (ja) 2001-03-19 2002-09-27 Hitachi Metals Ltd 複合基板の回路形成方法及び複合基板
JP2004296619A (ja) 2003-03-26 2004-10-21 Dowa Mining Co Ltd 回路基板と製造方法およびこれを用いたパワーモジュール
JP2012114360A (ja) 2010-11-26 2012-06-14 Toyota Motor Corp 半導体装置
JP2014053384A (ja) 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
JP2015156466A (ja) 2014-01-17 2015-08-27 ローム株式会社 パワーモジュールおよびその製造方法
WO2016190440A1 (ja) 2015-05-27 2016-12-01 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
JP2017045804A (ja) 2015-08-25 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017073529A (ja) 2015-10-09 2017-04-13 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN111211060A (zh) 2020-05-29
DE102019217502A1 (de) 2020-05-20
JP2020088038A (ja) 2020-06-04
CN111211060B (zh) 2023-10-31
US20200161233A1 (en) 2020-05-21
DE102019217502B4 (de) 2022-03-17
US11107760B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
JP6705393B2 (ja) 半導体装置及び電力変換装置
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
US10468314B2 (en) Semiconductor power module and power conversion apparatus
JP7147502B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2019140233A (ja) パワーモジュールおよび電力変換装置
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP2020107666A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2020092223A (ja) 半導体装置および電力変換装置
JP7162739B2 (ja) 半導体装置および電力変換装置
JP6919725B2 (ja) 半導体装置、その製造方法及び電力変換装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2022185545A1 (ja) 半導体装置の製造方法、半導体装置、電力変換装置及び移動体
WO2022130523A1 (ja) 半導体装置、電力変換装置、および移動体
JP2023077817A (ja) 半導体装置及び電力変換装置
JP2024038575A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150