JP2015156466A - パワーモジュールおよびその製造方法 - Google Patents

パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2015156466A
JP2015156466A JP2014138421A JP2014138421A JP2015156466A JP 2015156466 A JP2015156466 A JP 2015156466A JP 2014138421 A JP2014138421 A JP 2014138421A JP 2014138421 A JP2014138421 A JP 2014138421A JP 2015156466 A JP2015156466 A JP 2015156466A
Authority
JP
Japan
Prior art keywords
power module
resin layer
module according
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014138421A
Other languages
English (en)
Other versions
JP6371610B2 (ja
Inventor
清太 岩橋
Seita Iwahashi
清太 岩橋
吉記 岩▲崎▼
Yoshinori Iwasaki
吉記 岩▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014138421A priority Critical patent/JP6371610B2/ja
Publication of JP2015156466A publication Critical patent/JP2015156466A/ja
Application granted granted Critical
Publication of JP6371610B2 publication Critical patent/JP6371610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュール２０は、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む器部材１０と、器部材１０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、器部材１０の外側に配置され、第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５とを備える。【選択図】図１

Description

本発明は、パワーモジュールおよびその製造方法に関し、特に耐振動性・耐湿性および信頼性が向上し、低コスト化可能なパワーモジュールおよびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するためのパワーモジュールの設計は必須である。
ＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファーモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
また、従来のパワーモジュールにおいて、半導体デバイスを封止するために、２種類の樹脂を適用する例も開示されている（例えば、特許文献２および特許文献３参照。）。
これまでのパワーモジュールでは、小型化の点で薄型パワーモジュールが求められ、実装プロセスにおいて、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）基板若しくはＡＭＢ（Active Metal Brazed, Active Metal Bond）基板が使われている。
特開２００５−１８３４６３号公報 特開平０８−１０７１６３号公報 特開２０００−４８１６２号公報
本発明の目的は、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、基板と、前記基板上に配置された半導体デバイスと、前記基板上に配置され、前記半導体デバイスを囲む囲繞部と、前記囲繞部の内側に配置され、前記半導体デバイスを封止する第１樹脂層と、前記囲繞部の外側および第１樹脂層上に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層とを備えるパワーモジュールが提供される。
本発明の他の態様によれば、基板上に器部材を形成する工程と、前記器部材の内側の前記基板上に半導体デバイスを配置する工程と、前記器部材の内側に配置され、前記半導体デバイスを封止する第１樹脂層を形成する工程と、前記器部材の外側に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層を形成する工程とを有するパワーモジュールの製造方法が提供される。
本発明の他の態様によれば、基板上に電極パターンを形成する工程と、前記電極パターンに対して凹部を形成する工程と、前記凹部の内側の前記電極パターン上に半導体デバイスを配置する工程と、前記凹部の内側に配置され、前記半導体デバイスを封止する第１樹脂層を形成する工程と、前記凹部の外側に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層を形成する工程とを有するパワーモジュールの製造方法が提供される。
本発明によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
第１の実施の形態に係るパワーモジュールの主要部の模式的断面構造図。 第１の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に器部材を配置した構成の模式的鳥瞰図。 （ａ）第１の実施の形態に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的平面パターン構成図、（ｂ）図３（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その２）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その３）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その４）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その５）、（ｂ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その６）。 （ａ）第１の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その７）、（ｂ）実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その８）。 （ａ）第１の実施の形態の変形例１に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的平面パターン構成図、（ｂ）図８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図、（ｃ）第１の実施の形態の変形例２に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図、（ｄ）第１の実施の形態の変形例３に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図。 （ａ）第１の実施の形態の変形例４に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図、（ｂ）第１の実施の形態の変形例５に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図、（ｃ）第１の実施の形態の変形例６に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図、（ｄ）第１の実施の形態の変形例７に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造図。 （ａ）第２の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）第２の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その２）。 （ａ）第２の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その３）、（ｂ）第２の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その４）。 （ａ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）中継用基板の模式的断面構造図、（ｃ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その２）。 （ａ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その３）、（ｂ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その４）。 （ａ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その５）、（ｂ）第３の実施の形態に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その６）。 第３の実施の形態に係るパワーモジュールにおいて、図１３（ａ）に対応する構成の模式的鳥瞰図。 第４の実施の形態に係るパワーモジュールであって、ツーインワンモジュール（2 in 1 Module）（ハーフブリッジ内蔵モジュール）において、第２樹脂層を形成前の模式的平面パターン構成図。 第４の実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ 絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を適用したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成図。 第４の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、第２樹脂層を形成後の模式的鳥瞰構成図。 第４の実施の形態に係るパワーモジュールであって、ハーフブリッジ内蔵モジュールにおいて、上面板電極を形成後で第２樹脂層を形成前の模式的鳥瞰構成図。 第５の実施の形態に係るパワーモジュールの模式的断面構造図。 第５の実施の形態に係るパワーモジュールの製造方法であって、（ａ）一工程を示す模式的断面構造図（その１）、（ｂ）一工程を示す模式的断面構造図（その２）、（ｃ）一工程を示す模式的断面構造図（その３）、（ｄ）一工程を示す模式的断面構造図（その４）。 第６の実施の形態に係るパワーモジュールであって、（ａ）模式的平面パターン構成図、（ｂ）別の模式的平面パターン構成図。 図２２（ａ）および図２２（ｂ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第６の実施の形態に係るパワーモジュールの製造方法であって、（ａ）一工程を示す模式的断面構造図（その１）、（ｂ）一工程を示す模式的断面構造図（その２）、（ｃ）一工程を示す模式的断面構造図（その３）。 第６の実施の形態に係るパワーモジュールであって、（ａ）模式的平面パターン構成図、（ｂ）別の模式的平面パターン構成図。 第７の実施の形態に係るパワーモジュールであって、ツーインワンモジュール（ハーフブリッジ内蔵モジュール）において、第２樹脂層を形成前の模式的平面パターン構成図。 実施の形態に係るパワーモジュールであって、（ａ）ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ワンインワンモジュールのＩＧＢＴの模式的回路表現図。 実施の形態に係るパワーモジュールであって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現図。 実施の形態に係るパワーモジュールであって、（ａ）ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ツーインワンモジュールの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）の模式的回路表現図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、（ａ）ＳｉＣ ＭＩＳＦＥＴの模式的断面構造図、（ｂ）ＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＤＩ（Double Implanted）ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ トレンチ（Ｔ：Ｔrench）ＭＩＳＦＥＴの模式的断面構造図。 実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成において、（ａ）半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。 半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。 （ａ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その１）、（ｂ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その２）。 （ａ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その３）、（ｂ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その４）。 （ａ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その５）、（ｂ）比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その６）。 比較例に係るパワーモジュールの製造方法の一工程を示す模式的断面構造図（その７）。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
比較例に係るパワーモジュール２０Ａの製造方法は、図３８〜図４１に示すように、基板８上に半導体デバイス１をダイボンディングにより形成する工程と、半導体デバイス１のゲート電極・ソース電極に対してボンディングワイヤ４・６をボンディングする工程と、基板８の裏面をヒートシンク１００上に接続する工程と、基板８上にブロック端子電極１２・１３を接続する工程と、ヒートシンク１００上にケース５０を接続する工程と、ケース５０内にソフトレジン１４を形成し、半導体デバイス１を封止する工程と、ケース５０内のソフトレジン１４上にハードレジン１５を形成し、パワーモジュール全体を封止する工程とを有する。
比較例に係るパワーモジュール２０Ａの製造方法を図３８〜図４１を参照して説明する。
（ａ）まず、図３８（ａ）に示すように、セラミックス基板８の表面上のパターニングされた銅箔３上に半導体デバイス１をダイボンディングにより形成する。基板は、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を用いている。また、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、図３８（ｂ）に示すように、半導体デバイス１のゲート電極・ソース電極に対してボンディングワイヤ４・６をボンディングする。
（ｃ）次に、図３９（ａ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。
（ｄ）次に、図３９（ｂ）に示すように、セラミックス基板８の表面上にパターニングされた銅箔５・７上に半田層（図示省略）を介してブロック端子電極１２・１３を接続する。ここで、ボンディングワイヤ４・６は、パターニングされた銅箔５・７上にボンディング接続されていても良い。
（ｅ）次に、図４０（ａ）に示すように、ヒートシンク１００上に接着層５２を介してケース５０を接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
（ｆ）次に、図４０（ｂ）に示すように、ケース５０内にソフトレジン１４を形成し、半導体デバイス１を封止する。ここで、ソフトレジン１４の形成工程では、ポッティング工程などを適用可能である。
（ｇ）次に、図４１に示すように、ケース５０内のソフトレジン１４上にハードレジン１５を形成し、パワーモジュール全体を封止する。ここで、ハードレジン１５の形成工程では、ポッティング工程などを適用可能である。
比較例に係るパワーモジュールではケース付け後にソフトレジン封止およびハードレジン封止を行うため、製造工程数が多い。また、比較例に係るパワーモジュールではケース付け前に半田付けをする必要があるため、ケース付け前にヒートシンクを取り付ける必要があるこのため、製造工程の自由度が少ない。
[第１の実施の形態]
（パワーモジュール）
第１の実施の形態に係るパワーモジュール２０の主要部の模式的断面構造は、図１に示すように表される。また、第１の実施の形態に係るパワーモジュール２０において、セラミックス基板８上に器部材１０を配置した構成の模式的鳥瞰構成は、図２に示すように表される。また、第１の実施の形態に係るパワーモジュール２０において、セラミックス基板８上に配置された器部材１０の模式的平面パターン構成は、図３（ａ）に示すように表され、図３（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図３（ｂ）に示すように表される。
第１の実施の形態に係るパワーモジュール２０の主要部は、図１に示すように、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む囲繞部と、囲繞部の内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、囲繞部の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５とを備える。ここで、囲繞部は、器部材１０を備える。
詳細には、第１の実施の形態に係るパワーモジュール２０の主要部は、図１に示すように、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む器部材１０と、器部材１０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、器部材１０の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５とを備える。
また、第１樹脂層１４と第２樹脂層１５は、同一材料で形成されていても良い。
また、第１樹脂層１４と第２樹脂層１５は、互いに異なる材料で形成されていても良い。
また、第１樹脂層１４はソフトレジンで形成され、第２樹脂層１５はハードレジンで形成されていても良い。
ソフトレジン１４としては、熱硬化性樹脂などの耐熱絶縁材料を適用可能である。具体的には、シリコーン樹脂などの変性ポリシロキサンを主成分とする材料を適用可能である。ハードレジン１５としては、エポキシ系樹脂などを適用可能である。
ソフトレジン１４の粘性は、例えば、２５℃において約１１００ｍＰａ・ｓである。一方、ハードレジン１５の粘性は、例えば、２５℃において約５０００ｍＰａ・ｓ〜３００００ｍＰａ・ｓである。すなわち、ハードレジン１５の粘性は、ソフトレジン１４の粘性に比べて、約４倍以上３０倍以下程度である。
ソフトレジン１４の線熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）は、ハードレジン１５のＣＴＥの値に比べて、約１０倍〜１００倍程度高い。例えば、ソフトレジン１４のＣＴＥは、例えば、約１０００ｐｐｍ／Ｋであり、ハードレジン１５のＣＴＥは、例えば、約１０ｐｐｍ／Ｋである。すなわち、ソフトレジン１４のＣＴＥは、ハードレジン１５のＣＴＥに比べて、約１０倍以上１００倍以下程度である。
ソフトレジン１４のヤング率は、例えば、約３．４ｋＰａである。一方、ハードレジン１５のヤング率は、例えば、約１５ＧＰａ〜１６ＧＰａ程度である。すなわち、ハードレジン１５のヤング率は、ソフトレジン１４のヤング率に比べて、約６桁以上高い。
ここで、基板は、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を用いている。また、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。また、基板としてＣｕ基板などの金属基板を適用することも可能である。
また、第１の実施の形態に係るパワーモジュール２０は、図７（ｂ）に示すように、ヒートシンク１００を備え、セラミックス基板８は、ヒートシンク１００上に配置されていても良い。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
また、器部材１０はセラミックス若しくは金属部材などで形成可能である。
またガラス部材を適用しても良い。器部材１０をセラミックスで形成する場合には、セラミックスは、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。また、Ａｌ２Ｏ３の表面にＷ、Ｎｉ、Ａｕなどがめっき加工されていても良い。また、器部材１０を金属部材で形成する場合には、器部材１０をフライス加工などによって形成しても良い。なお、器部材１０を金属部材で形成する例については、第５の実施の形態において詳述する。
また、器部材１０の高さは、例えば、約０．５ｍｍ〜５ｍｍ程度である。また器部材１０の壁面の厚さは、例えば、約１．０ｍｍである。また、ソフトレジン１４の厚さは、器部材１０の高さと同程度であり、例えば、約０．５ｍｍ〜５ｍｍ程度である。また、ハードレジン１５の厚さは、例えば、約４．０ｍｍ〜１０ｍｍ程度である。
また、第２樹脂層１５は、トランスファーモールド成型されていても良い。
尚、ブロック端子電極１２・１３は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
セラミックス基板８は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
第１の実施の形態に係るパワーモジュール２０においては、図３（ｂ）に示すように、器部材１０の断面構造は、Ｉ字構造を有していても良い。
（製造方法）
第１の実施の形態に係るパワーモジュール２０の製造方法は、図４〜図７に示すように、基板８上に器部材１０を形成する工程と、器部材１０の内側の基板８上に半導体デバイス１を配置する工程と、器部材１０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４を形成する工程と、器部材１０の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５を形成する工程とを有する。
第１の実施の形態に係るパワーモジュールの製造方法を図４〜図７を参照して説明する。
（ａ）まず、図４（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。セラミックス基板８上にパターン形成された銅箔３・５・７は、フレームと呼ばれる。
（ｂ）次に、図４（ｂ）に示すように、セラミックス基板８の表面の銅箔３上に器部材下接合層１１を介して器部材１０を形成する。器部材下接合層１１には、例えば、半田層を適用可能である。
（ｃ）次に、図５（ａ）に示すように、器部材１０の内側のセラミックス基板８の表面の銅箔３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｄ）次に、図５（ｂ）に示すように、半導体デバイス１のゲート電極・ソース電極に対してボンディングワイヤ４・６をボンディングする。ここで、ボンディングワイヤ４・６は、パターニングされた銅箔５・７上にボンディング接続されていても良い。ボンディングワイヤ４・６は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
（ｅ）次に、図６（ａ）に示すように、セラミックス基板８の表面上にパターニングされた銅箔５・７上に半田層（図示省略）を介してブロック端子電極１２・１３を接続する。
（ｆ）次に、図６（ｂ）に示すように、器部材１０の内側に第１樹脂層１４を形成し、半導体デバイス１を封止する。ここで、第１樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｇ）次に、図７（ａ）に示すように、器部材１０の外側および第１樹脂層１４上に第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、第２樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｈ）次に、図７（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
パワーモジュールは大型化するため、トランスファーモジュール成型では樹脂が充分に回り込まないことが予想されるが、第１の実施の形態に係るパワーモジュール２０においては、信頼性は器部材１０の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は器部材１０の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、器部材１０は、第２樹脂層１５の成型時の第１樹脂層１４へのダメージを防止するという効果もある。すなわち、第２樹脂層（モールド樹脂）１５をトランスファーモールド成型する場合、器部材１０が存在しないと第１樹脂層（ソフトレジン）１４を削ってしまう可能性が高いが、器部材１０によって、第１樹脂層１４へのダメージを防止することができる。
第１の実施の形態に係るパワーモジュールにおいては、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第１の実施の形態に係るパワーモジュールにおいては、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
（変形例１）
第１の実施の形態の変形例１に係るパワーモジュールにおいて、基板上に配置された器部材１０の模式的平面パターン構成は、図８（ａ）に示すように表され、図８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図８（ｂ）に示すように表される。
第１の実施の形態の変形例１に係るパワーモジュールにおいては、器部材１０の断面構造は、図８（ｂ）に示すように器部材１０に突起構造のキャップ部分１０Ａを備えることによって、Ｔ字構造を有していても良い。器部材１０に突起構造のキャップ部分１０Ａを備えることによって、ソフトレジン１４の這い上がりを防止し、またソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
（変形例２）
第１の実施の形態の変形例２に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図８（ｃ）に示すように表される。
第１の実施の形態の変形例２に係るパワーモジュールにおいては、器部材１０の断面構造は、図８（ｃ）に示すように、キャップ部分１０Ｂを備えることによって、逆Ｌ字構造若しくはΓ（ガンマ）字構造を有していても良い。器部材１０に突起構造のキャップ部分１０Ｂを備えることによって、ソフトレジン１４の這い上がりを防止し、またソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
（変形例３）
第１の実施の形態の変形例３に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図８（ｄ）に示すように表される。
第１の実施の形態の変形例３に係るパワーモジュールにおいても、器部材１０の断面構造は、図８（ｄ）に示すように、キャップ部分１０Ｃを備えることによって、逆Ｌ字構造若しくはΓ字構造を有していても良い。器部材１０に突起構造のキャップ部分１０Ｃを備えることによって、ハードレジン１５のくいつきを良くし、密着性を向上可能となる。
（変形例４）
第１の実施の形態の変形例４に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図９（ａ）に示すように表される。
第１の実施の形態の変形例４に係るパワーモジュールにおいては、Ｉ字構造を有する器部材１０の表面１０Ｓは粗面化処理されていても良い。器部材１０はセラミックスなどで形成可能であり、サンドブラスト処理などによって、粗面化処理可能である。このように、器部材１０の表面１０Ｓを粗面化処理することによって、ソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
（変形例５）
第１の実施の形態の変形例５に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図９（ｂ）に示すように表される。
第１の実施の形態の変形例５に係るパワーモジュールにおいては、キャップ部分１０Ａを備えることによって、Ｔ字構造を有する器部材１０の表面１０Ｓは粗面化処理されていても良い。このように、器部材１０の表面１０Ｓを粗面化処理することによって、ソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
また、器部材１０に突起構造のキャップ部分１０Ａを備えることによって、ソフトレジン１４の這い上がりを防止し、またソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
（変形例６）
第１の実施の形態の変形例６に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図９（ｃ）に示すように表される。
第１の実施の形態の変形例６に係るパワーモジュールにおいては、キャップ部分１０Ｂを備えることによって、逆Ｌ字構造若しくはΓ字構造を有する器部材１０の表面１０Ｓは粗面化処理されていても良い。このように、器部材１０の表面１０Ｓを粗面化処理することによって、ソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
また、器部材１０に突起構造のキャップ部分１０Ｂを備えることによって、ソフトレジン１４の這い上がりを防止し、またソフトレジン１４のくいつきを良くし、密着性を向上可能となる。
（変形例７）
第１の実施の形態の変形例７に係るパワーモジュールにおいて、セラミックス基板上に配置された器部材の模式的断面構造は、図９（ｄ）に示すように表される。
第１の実施の形態の変形例７に係るパワーモジュールにおいては、キャップ部分１０Ｃを備えることによって、逆Ｌ字構造若しくはΓ字構造を有する器部材１０の表面１０Ｓは粗面化処理されていても良い。このように、器部材１０の表面１０Ｓを粗面化処理することによって、ソフトレジン１４およびハードレジン１５のくいつきを良くし、密着性を向上可能となる。
また、器部材１０に突起構造のキャップ部分１０Ｃを備えることによって、ハードレジン１５のくいつきを良くし、密着性を向上可能となる。
第１の実施の形態およびその変形例によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第２の実施の形態]
（パワーモジュール）
第２の実施の形態に係るパワーモジュール２０は、図１１（ａ）および図１１（ｂ）に示すように、ボンディングワイヤ４・６の代わりにブロック端子電極３７を備える。
ボンディングワイヤ４・６がソフトレジン１４とハードレジン１５を横断すると、熱ストレスなどにより断線する可能性がある。このため、第２の実施の形態に係るパワーモジュール２０においては、ソフトレジン１４とハードレジン１５の横断部は、ボンディングワイヤ４・６の代わりにブロック端子電極３７を採用している。
ここで、ブロック端子電極１７は、半導体デバイス１の表面上のゲート電極若しくはソース電極上に配置可能である。図１１（ａ）および図１１（ｂ）に示す例では、ブロック端子電極１７は１本のみ図示されているが、ゲート電極およびソース電極用に複数本配置されていても良い。
尚、ブロック端子電極１７は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。その他の構成は、第１の実施の形態と同様である。
（製造方法）
第２の実施の形態に係るパワーモジュールの製造方法は、図４（ａ）・図４（ｂ）・図５（ａ）および図１０〜図１１に示すように、基板８上に器部材１０を形成する工程と、器部材１０の内側の基板８上に半導体デバイス１を配置する工程と、器部材１０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４を形成する工程と、器部材１０の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５を形成する工程とを有する。
第２の実施の形態に係るパワーモジュールの製造方法を図４（ａ）・図４（ｂ）・図５（ａ）および図１０〜図１１を参照して説明する。
（ａ）まず、図４（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、図４（ｂ）に示すように、セラミックス基板８の表面の銅箔３上に器部材下接合層１１を介して器部材１０を形成する。器部材下接合層１１には、例えば、半田層を適用可能である。
（ｃ）次に、図５（ａ）に示すように、器部材１０の内側のセラミックス基板８の表面の銅箔３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｄ）次に、図１０（ａ）に示すように、セラミックス基板８の表面上にパターニングされた銅箔５・７上に半田層（図示省略）を介してブロック端子電極１２・１３を接続する。また、半導体デバイス１の表面上のゲート電極若しくはソース電極上に半田層（図示省略）を介してブロック端子電極１７を接続する。
（ｅ）次に、図１０（ｂ）に示すように、器部材１０の内側に第１樹脂層１４を形成し、半導体デバイス１を封止する。ここで、第１樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｆ）次に、図１１（ａ）に示すように、器部材１０の外側および第１樹脂層１４上に第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、第２樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｇ）次に、図１１（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
第２の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤ４・６の代わりにブロック端子電極１７を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第２の実施の形態に係るパワーモジュール２０においても、信頼性は器部材１０の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は器部材１０の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、第２の実施の形態に係るパワーモジュール２０においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第２の実施の形態に係るパワーモジュール２０においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第２の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第３の実施の形態]
（パワーモジュール）
第３の実施の形態に係るパワーモジュール２０は、図１４（ａ）および図１４（ｂ）に示すように、器部材１０の内側の銅箔３上に、ボンディングワイヤ１９とブロック端子電極２３とを切り替える中継用基板１８を備える。
中継用基板１８は、セラミックス基板１８ａと、セラミックス基板１８ａの表面・裏面に配置された銅箔１８ｂ・１８ｃとを備える。すなわち、中継用基板１８は、ＤＢＣ基板構造を有する。また、中継用基板１８としては、ＤＢＡ基板若しくはＡＭＢ基板を用いても良い。
ボンディングワイヤ１９は、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔１８ｂとの間をボンディング接続している。ボンディングワイヤ１９は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
ブロック端子電極２１は、半導体デバイス１上のソース電極とセラミックス基板８上の銅箔７との間を半田層（図示省略）を介して接続している。
ブロック端子電極２３は、中継用基板１８上の銅箔１８ｂとセラミックス基板８上の銅箔５との間を半田層（図示省略）を介して接続している。
尚、ブロック端子電極２１・２３は、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
ボンディングワイヤがソフトレジン１４とハードレジン１５を横断すると、熱ストレスなどにより断線する可能性がある。このため、第３の実施の形態に係るパワーモジュール２０においては、ソフトレジン１４とハードレジン１５の横断部は、ボンディングワイヤの代わりにブロック端子電極２１・２３を採用している。
また、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔１８ｂとの間をボンディング接続しているボンディングワイヤ１９は、ソフトレジン１４の内部に形成されており、ソフトレジン１４とハードレジン１５を横断することはないため、熱ストレスなどによる断線を抑制可能である。その他の構成は、第１の実施の形態と同様である。
（製造方法）
第３の実施の形態に係るパワーモジュールの製造方法は、図４（ａ）・図４（ｂ）および図１２〜図１４に示すように、基板８上に器部材１０を形成する工程と、器部材１０の内側の基板８上に半導体デバイス１を配置する工程と、器部材１０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４を形成する工程と、器部材１０の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５を形成する工程とを有する。
第３の実施の形態に係るパワーモジュールの製造方法を図４（ａ）・図４（ｂ）および図１２〜図１４を参照して説明する。
（ａ）まず、図４（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３・５・７を形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、図４（ｂ）に示すように、セラミックス基板８の表面の銅箔３上に器部材下接合層１１を介して器部材１０を形成する。器部材下接合層１１には、例えば、半田層を適用可能である。
（ｃ）次に、図１２（ａ）に示すように、器部材１０の内側のセラミックス基板８の表面の銅箔３上に、半田層（図示省略）を介して、中継用基板１８をダイボンディングにより形成する。
（ｄ）次に、図１２（ｂ）に示すように、器部材１０の内側のセラミックス基板８の表面の銅箔３上に、チップ下接合層２を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層２としては、半田層を適用可能である。尚、チップ下接合層２としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｅ）次に、図１２（ｂ）に示すように、半導体デバイス１上のゲート電極と中継用基板１８上の銅箔１８ｂとの間をボンディングワイヤ１９を用いてボンディング接続する。
（ｆ）次に、図１３（ａ）に示すように、セラミックス基板８の表面上のパターニングされた銅箔５上に半田層（図示省略）を介してブロック端子電極１２を接続する。また、半導体デバイス１上のソース電極とセラミックス基板８上の銅箔７との間を半田層（図示省略）を介してブロック端子電極２１により接続する。また、中継用基板１８上の銅箔１８ｂとセラミックス基板８上の銅箔５との間を半田層（図示省略）を介してブロック端子電極２３により接続する。第３の実施の形態に係るパワーモジュールにおいて、図１３（ａ）に対応する模式的鳥瞰構成は、図１５に示すように表される。
（ｇ）次に、図１３（ｂ）に示すように、器部材１０の内側に第１樹脂層１４を形成し、半導体デバイス１を封止する。ここで、第１樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｈ）次に、図１４（ａ）に示すように、器部材１０の外側および第１樹脂層１４上に第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、第２樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
（ｉ）次に、図１４（ｂ）に示すように、セラミックス基板８の裏面の銅箔９をヒートシンク１００上に基板下半田層１６を介して接続する。ここで、ヒートシンク１００は、例えば、放熱用Ｃｕベースで形成される。
第３の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤ１９は、ソフトレジン１４の内部に形成されており、ソフトレジン１４とハードレジン１５を横断することはないため、熱ストレスなどにより断線する可能性を抑制している。
第３の実施の形態に係るパワーモジュール２０においては、ボンディングワイヤの代わりにブロック端子電極２１・２３を備えるため、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第３の実施の形態に係るパワーモジュール２０においても、信頼性は器部材１０の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は器部材１０の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、第３の実施の形態に係るパワーモジュールにおいても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第３の実施の形態に係るパワーモジュールにおいても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第３の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第４の実施の形態]
第４の実施の形態に係るパワーモジュール２００であって、ツーインワンモジュール（2 in 1 Module：ハーフブリッジ内蔵モジュール）において、第２樹脂層１５を形成前の模式的平面パターン構成は図１６に示すように表され、第２樹脂層１５を形成後の模式的鳥瞰構成は図１８に示すように表される。また、第４の実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した図１６に対応したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成は、図１７に示すように表される。
第４の実施の形態に係るパワーモジュール２００は、２個のＭＩＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
図１６においては、ＭＩＳＦＥＴＱ１・Ｑ４は、それぞれ４チップ並列に配置されている例が示されている。
第４の実施の形態に係るパワーモジュール２００は、図１８に示すように、樹脂層１５に被覆されたセラミックス基板８の第１の辺に配置された正側電力端子Ｐおよび負側電力端子Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏと、第２の辺に対向する第４の辺に配置されたゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４とを備える。ここで、図１６に示すように、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＭＩＳＦＥＴＱ１のゲート用信号配線パターンＧＬ１・ソース用信号配線パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＭＩＳＦＥＴＱ４のゲート用信号配線パターンＧＬ４・ソース用信号配線パターンＳＬ４に接続される。
図１６に示すように、ＭＩＳＦＥＴＱ１・Ｑ４から信号基板２４1・２４4上に配置されたゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４に向けてゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４が接続される。また、ゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４が半田付けなどによって接続される。
図１６に示すように、信号基板２４1・２４4は、セラミックス基板８上に、半田付けなどによって接続される。
また、第４の実施の形態に係るパワーモジュール２００であって、ハーフブリッジ内蔵モジュールにおいて、上面板電極２２1・２２4を形成後で第２樹脂層１５を形成前の模式的鳥瞰構成は、図１９に示すように表される。４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続される。尚、図１９においては、ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は図示を省略している。
また、図１６〜図１９においては、図示は省略されているが、ＭＩＳＦＥＴＱ１・Ｑ４のＤ１・Ｓ１間およびＤ４・Ｓ４間に逆並列にダイオードが接続されていても良い。
図１６〜図１９に示された例では、４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続されているが、上面板電極２２1・２２4の代わりにソース同士がワイヤで導通されていても良い。
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
信号基板２４1・２４4は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
主配線導体（電極パターン）３２1・３２4・２２nは、例えば、Ｃｕ、Ａｌなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４と上面板電極２２１・２２4を接続する柱状電極２５1・２５4および上面板電極２２１・２２4部分は、例えば、Ｃｕ、ＣｕＭｏなどで形成されていても良い。ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。また、上面板電極２２１・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約２ｍｍである。
ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４としては、ＳｉＣ ＤＩＭＩＳＦＥＴ、ＳｉＣ ＴＭＩＳＦＥＴなどのＳｉＣ系パワーデバイス、あるいはＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）などのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＩＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。
第４の実施の形態に係るパワーモジュール２００においては、４チップ構成のＭＩＳＦＥＴＱ１は、主配線導体（電極パターン）３２1上に半田層などを介して配置された第１器部材１０1内の主配線導体（電極パターン）３２1上にチップ下接合層２を介して配置されている。更に、第１器部材１０1内には、第１樹脂層１４1が充填され、４チップ構成のＭＩＳＦＥＴＱ１を樹脂封止している。同様に、４チップ構成のＭＩＳＦＥＴＱ４は、主配線導体（電極パターン）３２4上に半田層などを介して配置された第２器部材１０4内の主配線導体（電極パターン）３２4上にチップ下接合層２を介して配置されている。更に、第２器部材１０4内には、第１樹脂層１４4が充填され、４チップ構成のＭＩＳＦＥＴＱ４を樹脂封止している。第１樹脂層１４1と第１樹脂層１４4は同一材料で形成される。尚、器部材１０1・１０4は、図１６および図１９に示す例では複数のＭＩＳＦＥＴＱ１・Ｑ４を内包しているが、複数のＭＩＳＦＥＴＱ１・Ｑ４をそれぞれ内包するように配置しても良い。
第４の実施の形態に係るパワーモジュール２００の主要部は、第１の実施の形態と同様に、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイスＱ１・Ｑ４と、セラミックス基板８上に配置され、半導体デバイスＱ１・Ｑ４を囲む器部材１０1・１０4と、器部材１０1・１０4の内側に配置され、半導体デバイスＱ１・Ｑ４を封止する第１樹脂層１４1・１４4と、器部材１０1・１０4の外側および第１樹脂層１４1・１４4上に配置され、第１樹脂層１４1・１４4およびセラミックス基板８を封止する第２樹脂層１５とを備える。
第４の実施の形態に係るパワーモジュール２００においても第１の実施の形態と同様の第１樹脂層１４・第２樹脂層１５の材料を適用可能である。
また、第４の実施の形態に係るパワーモジュール２００においても第１の実施の形態およびその変形例１〜７と同様の器部材の構成を採用することができる。
また、第４の実施の形態に係るパワーモジュール２００においてもワイヤ配線の代わりに第２の実施の形態と同様のブロック端子電極を半導体デバイスに対して適用しても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第４の実施の形態に係るパワーモジュール２００においても第３の実施の形態と同様の中継用基板およびブロック端子電極を備えていても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第４の実施の形態に係るパワーモジュール２００においても第１の実施の形態と同様の製造方法を適用可能である。
また、第４の実施の形態に係るパワーモジュール２００においても、信頼性は器部材１０1・１０4の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は器部材１０1・１０4の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、第４の実施の形態に係るパワーモジュール２００においても、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第４の実施の形態に係るパワーモジュール２００においても、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第４の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第５の実施の形態]
第５の実施の形態に係るパワーモジュールの模式的断面構造は、図２０に示すように表される。
第５の実施の形態に係るパワーモジュール２０の主要部は、図２０に示すように、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む囲繞部と、囲繞部の内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、囲繞部の外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５とを備える。ここで、囲繞部は、器部材１０Ｍを備える。
詳細には、第５の実施の形態に係るパワーモジュール２０の主要部は、図２０に示すように、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む器部材１０Ｍと、器部材１０Ｍの内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、器部材１０Ｍの外側および第１樹脂層１４上に配置され、第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５とを備える。ここで、器部材１０Ｍは金属で形成される。また、器部材１０Ｍをフライス加工などによって形成しても良い。器部材１０Ｍの金属としては、例えば、ＣｕＭｏ、ＣｕＷ、Ｍｏ、Ｗなどの低熱膨張係数金属を用いることができる。或いは、Ｃｕ、Ａｌ、Ｃｕ合金、Ａｌ合金またはこれらを１つ以上含む合金などを適用可能である。また、コバール、インバーなどを適用可能である。
また、第１樹脂層１４と第２樹脂層１５は、同一材料で形成されていても良い。
また、第１樹脂層１４と第２樹脂層１５は、互いに異なる材料で形成されていても良い。
また、第１樹脂層１４はソフトレジンで形成され、第２樹脂層１５はハードレジンで形成されていても良い。
ここで、基板は、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を用いている。また、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。また、基板としてＣｕ基板などの金属基板を適用することも可能である。
また、器部材１０Ｍの高さは、例えば、約０．５ｍｍ〜５ｍｍ程度である。また器部材１０Ｍの壁面の厚さは、例えば、約１．０ｍｍである。また、ソフトレジン１４の厚さは、器部材１０Ｍの高さと同程度であり、例えば、約０．５ｍｍ〜５ｍｍ程度である。また、ハードレジン１５の厚さは、例えば、約４．０ｍｍ〜１０ｍｍ程度である。
また、第２樹脂層１５は、トランスファーモールド成型されていても良い。
第５の実施の形態に係るパワーモジュールにおいては、器部材１０Ｍを金属によって構成している。その他の構成は、第１の実施の形態およびその変形例、第２〜第４の実施の形態の構成を同様に適用可能である。
（製造方法）
第５の実施の形態に係るパワーモジュールの製造方法であって、一工程を示す模式的断面構造（その１）は、図２１（ａ）に示すように表され、一工程を示す模式的断面構造（その２）は、図２１（ｂ）に示すように表され、一工程を示す模式的断面構造（その３）は、図２１（ｃ）に示すように表され、一工程を示す模式的断面構造（その４）は、図２１（ｄ）に示すように表される。
第５の実施の形態に係るパワーモジュール２０の製造方法は、図２１（ａ）〜図２１（ｄ）および図２０に示すように、セラミックス基板８上に器部材１０Ｍを形成する工程と、器部材１０Ｍの内側のセラミックス基板８上に半導体デバイス１を配置する工程と、器部材１０Ｍの内側に配置され、半導体デバイス１を封止する第１樹脂層１４を形成する工程と、器部材１０Ｍの外側および第１樹脂層１４上に配置され、第１樹脂層１４および基板８を封止する第２樹脂層１５を形成する工程とを有する。
第５の実施の形態に係るパワーモジュールの製造方法を図２１（ａ）〜図２１（ｄ）および図２０を参照して説明する。
（ａ）まず、図２１（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた銅箔３を形成する。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。セラミックス基板８上にパターン形成された銅箔３は、フレームと呼ばれる。
（ｂ）次に、図２１（ｂ）に示すように、セラミックス基板８の表面の銅箔３上に器部材下接合層（図示省略）を介して器部材１０Ｍを形成する。器部材下接合層には、例えば、半田層を適用可能である。
（ｃ）次に、図２１（ｃ）に示すように、器部材１０Ｍの内側のセラミックス基板８の表面の銅箔３上に、チップ下接合層（図示省略）を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層としては、半田層を適用可能である。尚、チップ下接合層としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｄ）次に、図２１（ｄ）に示すように、器部材１０Ｍの内側に第１樹脂層１４を形成し、半導体デバイス１を封止する。ここで、第１樹脂層１４の形成工程では、ポッティング工程などを適用可能である。
（ｅ）次に、図２０に示すように、器部材１０Ｍの外側および第１樹脂層１４上に第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、第２樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
第５の実施の形態に係るパワーモジュール２０においては、信頼性は器部材１０Ｍの内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は器部材１０Ｍの外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、器部材１０Ｍは、第２樹脂層１５の成型時の第１樹脂層１４へのダメージを防止するという効果もある。すなわち、第２樹脂層（モールド樹脂）１５をトランスファーモールド成型する場合、器部材１０Ｍが存在しないと第１樹脂層（ソフトレジン）１４を削ってしまう可能性が高いが、器部材１０Ｍによって、第１樹脂層１４へのダメージを防止することができる。
第５の実施の形態に係るパワーモジュールにおいては、ケース付け無しでモジュール作製が可能となるため、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができる。
また、第５の実施の形態に係るパワーモジュールにおいては、ケースなどの部材が不要となり、部品点数が削減され、低コスト化可能である。
第５の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第６の実施の形態]
第６の実施の形態に係るパワーモジュールであって、模式的平面パターン構成は、図２２（ａ）に示すように表され、別の模式的平面パターン構成は、図２２（ｂ）に示すように表される。また、図２２（ａ）および図２２（ｂ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図２３に示すように表される。
第６の実施の形態に係るパワーモジュール２０は、図２３に示すように、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイス１と、セラミックス基板８上に配置され、半導体デバイス１を囲む囲繞部３０と、囲繞部３０の内側に配置され、半導体デバイス１を封止する第１樹脂層１４と、囲繞部３０の外側および第１樹脂層１４上に配置され、第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５とを備える。
ここで、囲繞部３０は、セラミックス基板８表面に形成された段差構造を備える。
詳細には、第６の実施の形態に係るパワーモジュール２０は、図２３に示すように、セラミックス基板８上に配置された電極パターン３を備え、段差構造は、電極パターン３に形成された凹部３７を備える。半導体デバイス１は、凹部３７の底面上に配置される。第１樹脂層１４は、凹部３７の内側に配置され、半導体デバイス１を封止する。第２樹脂層１５は、凹部３７の外側および第１樹脂層１４上に配置され、第１樹脂層１４およびセラミックス基板８を封止する。ここで、段差構造の底面、すなわち凹部３７の底面は、電極パターン３からなる金属部であり、セラミックス基板８には到達しない。半導体デバイス１の裏面側には、例えば、ドレイン電極が形成されるため、段差構造の底面において、電気的に接触する必要があるからである。
セラミックス基板８上に配置される電極パターン３は、例えば、ＤＢＣ基板における表面銅箔層をパターニングすることで形成可能である。半導体デバイス１の厚さは、電極パターン３に形成された凹部３７の深さよりも薄いことが望ましい。凹部３７の底面上に配置される半導体デバイス１は、凹部３７に充填される第１樹脂層１４により被覆され、しかも囲繞部３０の表面と第１樹脂層１４の表面とが面一に平坦化可能となるからである。
凹部３７の深さは、半導体デバイス１の厚さよりも大きく、例えば、約０．１ｍｍ〜３ｍｍ程度、望ましくは、約０．３ｍｍ〜１ｍｍ程度である。
例えば、電極パターン３としてＤＢＣ基板における表面銅箔層を利用する場合には、電極パターン３の厚さは、例えば、約０．４ｍｍであり、半導体デバイス１の厚さは、例えば、約０．２５ｍｍであるため、凹部３７の深さは、例えば、約０．３ｍｍである。
また、凹部３７の輪郭形状は、平面視において、図２２（ａ）に示すように、矩形であっても良く、図２２（ｂ）に示すように、楕円形若しくは円形であっても良い。また、凹部３７のサイズは、平面視において半導体デバイス１のサイズよりも大きい。
また、第１樹脂層１４と第２樹脂層１５は、同一材料で形成されていても良い。
また、第１樹脂層１４と第２樹脂層１５は、互いに異なる材料で形成されていても良い。
また、第１樹脂層１４はソフトレジンで形成され、第２樹脂層１５はハードレジンで形成されていても良い。
ここで、基板は、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を用いている。また、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。また、基板としてＣｕ基板などの金属基板を適用することも可能である。
また、ソフトレジン１４の厚さは、凹部３７の深さと同程度であり、例えば、約０．３ｍｍ〜０．４ｍｍ程度である。また、ハードレジン１５の厚さは、例えば、約１．０ｍｍ〜５ｍｍ程度である。
また、第２樹脂層１５は、トランスファーモールド成型されていても良い。
その他の構成は、第１の実施の形態およびその変形例、第２〜第５の実施の形態の構成を同様に適用可能である。
第６の実施の形態に係るパワーモジュール２０であって、さらに別の模式的平面パターン構成は、図２５（ａ）に示すように表わされ、さらに別の模式的平面パターン構成は、図２５（ｂ）に示すように表わされる。
第６の実施の形態に係るパワーモジュール２０においては、図２５（ａ）に示すように、囲繞部３０に囲まれる１つの凹部３７の底面には複数の半導体デバイス１Ａ・１Ｂを配置しても良い。
また、第６の実施の形態に係るパワーモジュール２０においては、図２５（ｂ）に示すように、囲繞部３０に囲まれる複数の凹部３７Ａ・３７Ｂを備えていても良い。複数の凹部３７Ａ・３７Ｂの底面にはそれぞれ半導体デバイス１Ａ・１Ｂを配置しても良い。
第６の実施の形態に係るパワーモジュールは、囲繞部として段差構造を利用するため、器部材を適用する第１〜第５の実施の形態に比べ、平坦化、薄層化可能である。
（製造方法）
第６の実施の形態に係るパワーモジュールの製造方法であって、一工程を示す模式的断面構造（その１）は、図２４（ａ）に示すように表され、一工程を示す模式的断面構造（その２）は、図２４（ｂ）に示すように表わされ、一工程を示す模式的断面構造（その３）は、図２４（ｃ）に示すように表わされる。
第６の実施の形態に係るパワーモジュールの製造方法を図２４（ａ）〜図２４（ｃ）および図２３を参照して説明する。
（ａ）まず、図２４（ａ）に示すように、基板として、セラミックス基板８の表面・裏面に銅箔を形成したＤＢＣ基板を準備し、セラミックス基板８の表面上にパターニングされた電極パターン３に対して、囲繞部３０に囲まれる凹部３７を形成する。凹部３７の底面は、銅箔からなる電極パターン３である。また、囲繞部３０は、銅箔からなる電極パターン３と同一部材で形成される。セラミックス基板８の裏面上には、銅箔９が形成されている。尚、基板としては、ＤＢＡ基板若しくはＡＭＢ基板も適用可能である。
（ｂ）次に、図２４（ｂ）に示すように、凹部３７の底面上に、チップ下接合層（図示省略）を介して、半導体デバイス１をダイボンディングにより形成する。チップ下接合層としては、半田層を適用可能である。尚、チップ下接合層としては、半導体デバイス１の裏面に予め形成されたＡｇナノ粒子層などを用いても良い。
（ｃ）次に、図２４（ｃ）に示すように、囲繞部３０の内側の凹部３７上に第１樹脂層１４を形成し、半導体デバイス１を封止する。ここで、第１樹脂層１４の形成工程では、ポッティング工程などを適用可能である。囲繞部３０の上面と第１樹脂層１４の上面は、実質的に面一に形成されている。
（ｅ）次に、図２３に示すように、囲繞部３０の外側および第１樹脂層１４上に第１樹脂層１４およびセラミックス基板８を封止する第２樹脂層１５を形成し、パワーモジュール全体を封止する。ここで、第２樹脂層１５の形成工程では、トランスファーモールド成型工程などを適用可能である。
第６の実施の形態に係るパワーモジュール２０においては、信頼性は囲繞部３０の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は囲繞部３０の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
また、囲繞部３０は、第２樹脂層１５の成型時の第１樹脂層１４へのダメージを防止するという効果もある。すなわち、第２樹脂層（モールド樹脂）１５をトランスファーモールド成型する場合、囲繞部３０が存在しないと第１樹脂層（ソフトレジン）１４を削ってしまう可能性が高いが、囲繞部３０によって、第１樹脂層１４へのダメージを防止することができる。
第６の実施の形態に係るパワーモジュールにおいては、器部材を設ける必要がないため、部品点数を削減可能であり、また製造工程が短縮化される。
また、第６の実施の形態に係るパワーモジュールにおいては、器部材を設ける必要がないため、小型化可能である。
また、また、第６の実施の形態に係るパワーモジュールにおいては、凹部構造を形成することによって、基板の反り量を低減化可能であり、半導体デバイス接合面への応力を緩和することができる。
第６の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、平坦化・薄層化され、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[第７の実施の形態]
第７の実施の形態に係るパワーモジュールであって、ツーインワンモジュール（ハーフブリッジ内蔵モジュール）において、第２樹脂層を形成前の模式的平面パターン構成は、図２６に示すように表わされる。第２樹脂層１５を形成後の模式的鳥瞰構成は図１８と同様に表される。また、第７の実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した図２６に対応したツーインワンモジュール（ハーフブリッジ内蔵モジュール）の回路構成は、図１７と同様に表される。
第７の実施の形態に係るパワーモジュール２００は、２個のＭＩＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
図１７においては、ＭＩＳＦＥＴＱ１・Ｑ４は、それぞれ４チップ並列に配置されている例が示されている。
第７の実施の形態に係るパワーモジュール２００は、図２６に示すように、セラミックス基板８の第１の辺に配置された正側電力端子Ｐおよび負側電力端子Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏと、第２の辺に対向する第４の辺に配置されたゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４とを備える。ここで、図２６に示すように、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＭＩＳＦＥＴＱ１のゲート用信号配線パターンＧＬ１・ソース用信号配線パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＭＩＳＦＥＴＱ４のゲート用信号配線パターンＧＬ４・ソース用信号配線パターンＳＬ４に接続される。
図２６に示すように、ＭＩＳＦＥＴＱ１・Ｑ４から信号基板２４1・２４4上に配置されたゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４に向けてゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４が接続される。また、ゲート用信号配線パターンＧＬ１・ＧＬ４およびソースセンス用信号配線パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４が半田付けなどによって接続される。
図２６に示すように、信号基板２４1・２４4は、セラミックス基板８上に、半田付けなどによって接続される。
また、図２６に示すように、４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続される。
また、図２６において、図示は省略されているが、ＭＩＳＦＥＴＱ１・Ｑ４のＤ１・Ｓ１間およびＤ４・Ｓ４間に逆並列にダイオードが接続されていても良い。
図２６に示された例では、４チップ並列に配置されたＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４は、上面板電極２２1・２２4によって共通に接続されているが、上面板電極２２1・２２4の代わりにソース同士がワイヤで導通されていても良い。
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
信号基板２４1・２４4は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
主配線導体（電極パターン）３２1・３２4・２２nは、例えば、Ｃｕ、Ａｌなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４のソースＳ１・Ｓ４と上面板電極２２１・２２4を接続する柱状電極２５1・２５4および上面板電極２２１・２２4部分は、例えば、Ｃｕ、ＣｕＭｏなどで形成されていても良い。
ゲート用ワイヤＧＷ１・ＧＷ４およびソースセンス用ワイヤＳＳＷ１・ＳＳＷ４は、例えば、Ａｌ、ＡｌＣｕなどで形成可能である。
ＭＩＳＦＥＴＱ１・Ｑ４としては、ＳｉＣ ＤＩＭＩＳＦＥＴ、ＳｉＣ ＴＭＩＳＦＥＴなどのＳｉＣ系パワーデバイス、あるいはＧａＮ系ＨＥＭＴなどのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＩＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。
第７の実施の形態に係るパワーモジュール２００においては、４チップ構成のＭＩＳＦＥＴＱ１は、主配線導体（電極パターン）３２1に対して形成された凹部３７1の底面上に半田層などを介して配置されている。更に、凹部３７1内には、第１樹脂層１４1が充填され、４チップ構成のＭＩＳＦＥＴＱ１を樹脂封止している。
同様に、４チップ構成のＭＩＳＦＥＴＱ４は、主配線導体（電極パターン）３２4に対して形成された凹部３７4の底面上に半田層などを介して配置されている。更に、凹部３７4内には、第１樹脂層１４4が充填され、４チップ構成のＭＩＳＦＥＴＱ４を樹脂封止している。第１樹脂層１４1と第１樹脂層１４4は同一材料で形成される。尚、凹部３７1・３７4は、図２６に示す例では複数のＭＩＳＦＥＴＱ１・Ｑ４を内包しているが、複数のＭＩＳＦＥＴＱ１・Ｑ４をそれぞれの凹部構造に内包するように配置しても良い。
第７の実施の形態に係るパワーモジュール２００の主要部は、第６の実施の形態と同様に、セラミックス基板８と、セラミックス基板８上に配置された半導体デバイスＱ１・Ｑ４と、セラミックス基板８上に配置され、半導体デバイスＱ１・Ｑ４を底面に配置する凹部３７1・３７4と、凹部３７1・３７4の内側に配置され、半導体デバイスＱ１・Ｑ４を封止する第１樹脂層１４1・１４4と、器部材１０1・１０4の外側および第１樹脂層１４1・１４4上に配置され、第１樹脂層１４1・１４4およびセラミックス基板８を封止する第２樹脂層１５とを備える。
第７の実施の形態に係るパワーモジュール２００においても第１の実施の形態と同様の第１樹脂層１４・第２樹脂層１５の材料を適用可能である。
また、第７の実施の形態に係るパワーモジュール２００においてもワイヤ配線の代わりに第２の実施の形態と同様のブロック端子電極を半導体デバイスに対して適用しても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第７の実施の形態に係るパワーモジュール２００においても第３の実施の形態と同様の中継用基板およびブロック端子電極を備えていても良い。この結果、熱ストレスなどによる断線を防止し、信頼性を向上可能である。
また、第７の実施の形態に係るパワーモジュール２００においても第６の実施の形態と同様の製造方法を適用可能である。
また、第７の実施の形態に係るパワーモジュール２００においても、信頼性は凹部３７1・３７4の内側に配置されるソフトレジン１４で保持可能であり、耐振動性・耐湿性は凹部３７1・３７4の外側およびソフトレジン１４上に配置されるハードレジン１５で保持可能である。
第７の実施の形態によれば、耐振動性・耐湿性および信頼性が向上し、平坦化・薄層化され、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュールの具体例を説明する。もちろん、以下に説明するパワーモジュールにおいても、フレームにレジンを封止する器部材を形成し、器部材の内部と外側で封止材を変える構成を採用している。例えば、器部材の内側はソフトレジンを封止、器部材の外側は、ハードレジンを封止する。フレームに予めソフトレジンを封止する器部材部分を形成する。器部材の外側の封止は、モールド成型で行う。信頼性は器部材内側のソフトレジンで保持し、耐振動性・耐湿性は器部材外側のハードレジンで保持する。ケース付け無しでモジュール作製が可能となり、モジュール作製プロセスの簡略化、モジュールの小型化を図ることができ、ケースなどの部材が不要となり、低コスト化可能である。
実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図２７（ａ）に示すように表され、ワンインワンモジュールのＩＧＢＴの模式的回路表現は、図２７（ｂ）に示すように表される。
図２７（ａ）には、ＭＩＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＩＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図２７（ｂ）には、ＩＧＢＴＱに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴＱの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。
また、実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現は、図２８に示すように表される。
実施の形態に係るパワーモジュール２０は、例えば、ワンインワンモジュールの構成を備える。すなわち、１個のＭＩＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＩＳＦＥＴ×５）搭載可能であり、それぞれのＭＩＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図２８に示すように、ＭＩＳＦＥＴＱに並列にセンス用ＭＩＳＦＥＴＱｓが接続される。センス用ＭＩＳＦＥＴＱｓは、ＭＩＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図２８において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＩＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図２９（ａ）に示すように表される。
図２９（ａ）に示すように、２個のＭＩＳＦＥＴＱ１・Ｑ４と、ＭＩＳＦＥＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＩＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＩＳＦＥＴＱ１のソース端子である。Ｇ４は、ＭＩＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＩＳＦＥＴＱ４のソース端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
また、実施の形態に係るパワーモジュール２０Ｔであって、ツーインワンモジュールのＩＧＢＴの模式的回路表現は、図２９（ｂ）に示すように表される。図２９（ｂ）に示すように、２個のＩＧＢＴＱ１・Ｑ４と、ＩＧＢＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３０（ａ）に示すように表され、ＩＧＢＴの模式的断面構造は、図３０（ｂ）に示すように表される。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３０（ａ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３０（ａ）では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＩＳＦＥＴで構成されているが、後述する図３４に示すように、ｎチャネル縦型ＳｉＣ ＴＭＩＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＩＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系のいずれかのパワーデバイスを採用可能である。
更には、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
同様に、実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴは、図３０（ｂ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
図３０（ｂ）では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図３１に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図３１に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図３０（ａ）或いは、図３１の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図３１に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０・２０Ｔに適用する半導体デバイス１１０Ａの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図３２に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図３２に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図３０（ｂ）或いは、図３２の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図３２に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
―ＳｉＣ ＤＩＭＩＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＤＩＭＩＳＦＥＴの模式的断面構造は、図３３に示すように表される。
実施の形態に係るパワーモジュールに適用可能なＳｉＣ ＤＩＭＩＳＦＥＴは、図３３に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３３では、半導体デバイス１１０は、ｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０が、ダブルイオン注入（ＤＩ）で形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３３に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
ＳｉＣ ＤＩＭＩＳＦＥＴは、図３３に示すように、ｐボディ領域１２８に挟まれたｎ-高抵抗層からなる半導体基板１２６内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETが形成される。また、ｐボディ領域１２８／半導体基板１２６間には、図３３に示すように、ボディダイオードＢＤが形成される。
―ＳｉＣ ＴＭＩＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＴＭＩＳＦＥＴの模式的断面構造は、図３４に示すように表される。
実施の形態に係るパワーモジュールに適用可能なＳｉＣ ＴＭＩＳＦＥＴは、図３４に示すように、ｎ層からなる半導体基板１２６Ｎと、半導体基板１２６Ｎの表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチの内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧと、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３４では、半導体デバイス１１０は、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧが形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３４に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４Ｕ上に配置される。
ＳｉＣ ＴＭＩＳＦＥＴでは、ＳｉＣ ＤＩＭＩＳＦＥＴのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETは形成されない。また、ｐボディ領域１２８／半導体基板１２６Ｎ間には、図２と同様に、ボディダイオードＢＤが形成される。
実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０の模式的回路構成において、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３５（ａ）に示すように表される。同様に、実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０Ａの模式的回路構成において、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３５（ｂ）に示すように表される。
実施の形態に係るパワーモジュールを電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ ＭＩＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(Ａ／ｓ)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図３６を参照して、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ１４０について説明する。
図３６に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０と、ゲートドライブ部１５０に接続されたパワーモジュール部１５２と、３相交流モータ部１５４とを備える。パワーモジュール部１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０は、ＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、ＳｉＣ ＭＩＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＩＳＦＥＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２は、蓄電池（Ｅ）１４６が接続されたコンバータ１４８のプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ ＭＩＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
次に、図３７を参照して、半導体デバイスとしてＩＧＢＴを適用した実施の形態に係るパワーモジュール２０Ｔを用いて構成した３相交流インバータ１４０Ａについて説明する。
図３７に示すように、３相交流インバータ１４０Ａは、ゲートドライブ部１５０Ａと、ゲートドライブ部１５０Ａに接続されたパワーモジュール部１５２Ａと、３相交流モータ部１５４Ａとを備える。パワーモジュール部１５２Ａは、３相交流モータ部１５４ＡのＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０Ａは、ＩＧＢＴＱ１・Ｑ４、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６に接続されている。
パワーモジュール部１５２Ａは、蓄電池（Ｅ）１４６Ａが接続されたコンバータ１４８Ａのプラス端子（＋）とマイナス端子（−）間に接続され、インバータ構成のＩＧＢＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。さらに、ＩＧＢＴＱ１〜Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。
以上説明したように、本発明によれば、耐振動性・耐湿性および信頼性が向上し、構造が簡単で、小型化、製造プロセスが簡略化され、低コスト化可能なパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＩＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュール作製技術に利用することができ、ＨＥＶ／ＥＶ向けのインバータ、産業向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１、１１０、１１０Ａ、Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＭＩＳＦＥＴ、ＩＧＢＴ）
２…チップ下接合層（チップ下半田層）
３、５、７、９、１８ｂ、１８ｃ…銅箔（フレーム）（電極パターン）
４、６、１９…ボンディングワイヤ
８、１８ａ…セラミックス基板
１０、１０Ｍ、１０1、１０4…器部材
１１…器部材下接合層（半田層）
１２、１３、２１、２３…ブロック端子電極
１４、１４1、１４4、１４1Ｒ、１４4Ｒ…第１樹脂層（ソフトレジン）
１５…第２樹脂層（ハードレジン）
１６…基板下接合層（半田層）
１７、２３…ブロック端子電極
１８…中継用基板
２０、２０Ａ、２０Ｔ、２００…パワーモジュール
２２1、２２4…上面板電極
２４1、２４4…信号基板
２５1、２５4…柱状電極
３０…囲繞部
３２、３２1、３２4、３２n…主配線導体（電極パターン）
３７、３７1、３７4…凹部
５０…ケース
５２…接着層
１００…ヒートシンク

Claims (42)

  1. 基板と、
    前記基板上に配置された半導体デバイスと、
    前記基板上に配置され、前記半導体デバイスを囲む囲繞部と、
    前記囲繞部の内側に配置され、前記半導体デバイスを封止する第１樹脂層と、
    前記囲繞部の外側および第１樹脂層上に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層と
    を備えることを特徴とするパワーモジュール。
  2. 前記囲繞部は、器部材を備えることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記器部材は、セラミックス若しくは金属を備えることを特徴とする請求項１または２に記載のパワーモジュール。
  4. 前記器部材の高さは、０．５ｍｍ以上５ｍｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール。
  5. 前記器部材の内側の前記基板上には、前記半導体デバイスが複数個配置されることを特徴とする請求項１〜４のいずれか１項に記載のパワーモジュール。
  6. 前記器部材は、前記基板上に複数配置されることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
  7. 前記器部材の断面構造は、Ｉ字構造、Ｔ字構造、逆Ｌ字構造若しくはΓ字構造のいずれかを有することを特徴とする請求項１〜６のいずれか１項に記載のパワーモジュール。
  8. 前記器部材の表面は、粗面化処理されていることを特徴とする請求項７に記載のパワーモジュール。
  9. 前記第１樹脂層の厚さは、前記器部材の高さと同じであることを特徴とする請求項２〜８のいずれか１項に記載のパワーモジュール。
  10. 前記半導体デバイスに接続され、前記第１樹脂層と前記第２樹脂層を横断する第１ボンディングワイヤを備えることを特徴とする請求項１〜９のいずれか１項に記載のパワーモジュール。
  11. 前記半導体デバイスに接続され、前記第１樹脂層と前記第２樹脂層を横断する第１ブロック端子電極を備えることを特徴とする請求項１〜９のいずれか１項に記載のパワーモジュール。
  12. 前記半導体デバイスを囲む前記器部材の内側の前記基板上に配置された中継用基板と、
    前記中継用基板に接続され、前記第１樹脂層と前記第２樹脂層を横断する第２ブロック端子電極と、
    前記半導体デバイスと前記中継用基板に接続する第２ボンディングワイヤと
    を備えることを特徴とする請求項１１に記載のパワーモジュール。
  13. 前記囲繞部は、前記基板表面に形成された段差構造を備えることを特徴とする請求項１に記載のパワーモジュール。
  14. 前記基板上に配置された電極パターンを備え、
    前記段差構造は、前記電極パターンに形成された凹部を備え、
    前記半導体デバイスは、前記凹部表面に配置され、
    前記第１樹脂層は、前記凹部の内側に配置され、前記半導体デバイスを封止し、
    前記第２樹脂層は、前記凹部の外側および第１樹脂層上に配置され、前記第１樹脂層および前記基板を封止することを特徴とする請求項１３に記載のパワーモジュール。
  15. 前記凹部の底面は、前記電極パターンであることを特徴とする請求項１４に記載のパワーモジュール。
  16. 前記凹部の輪郭形状は、矩形、円形、若しくは楕円形を備えることを特徴とする請求項１４または１５に記載のパワーモジュール。
  17. 前記凹部の深さは、０．１ｍｍ以上３ｍｍ以下であることを特徴とする請求項１４〜１６のいずれか1項に記載のパワーモジュール。
  18. 前記凹部の内側の前記電極パターン上には、前記半導体デバイスが複数個配置されることを特徴とする請求項１４〜１６のいずれか1項に記載のパワーモジュール。
  19. 前記凹部は、前記電極パターン上に複数配置されることを特徴とする請求項１４〜１８のいずれか1項に記載のパワーモジュール。
  20. 前記第１樹脂層と前記第２樹脂層は、同一材料で形成されていることを特徴とする請求項１〜１９のいずれか1項に記載のパワーモジュール。
  21. 前記第１樹脂層と前記第２樹脂層は、互いに異なる材料で形成されていることを特徴とする請求項１〜１９のいずれか1項に記載のパワーモジュール。
  22. 前記第１樹脂層はソフトレジンで形成され、前記第２樹脂層はハードレジンで形成されていることを特徴とする請求項２１に記載のパワーモジュール。
  23. 前記ソフトレジンは熱硬化性樹脂で形成され、前記ハードレジンはエポキシ系樹脂で形成されていることを特徴とする請求項２２に記載のパワーモジュール。
  24. 前記ハードレジンの粘性は、前記ソフトレジンの粘性に比べて、４倍以上３０倍以下であることを特徴とする請求項２２に記載のパワーモジュール。
  25. 前記ソフトレジンの線熱膨張係数は、前記ハードレジンの線熱膨張係数に比べて、１０倍以上１００倍以下であることを特徴とする請求項２２に記載のパワーモジュール。
  26. 前記ハードレジンのヤング率は、前記ソフトレジンのヤング率に比べて、６桁以上高いことを特徴とする請求項２２に記載のパワーモジュール。
  27. 前記基板は、ＤＢＣ基板、ＤＢＡ基板若しくはＡＭＢ基板のいずれかであることを特徴とする請求項１〜１６のいずれか１項に記載のパワーモジュール。
  28. ヒートシンクを備え、
    前記基板は、前記ヒートシンク上に配置されることを特徴とする請求項１〜２７のいずれか１項に記載のパワーモジュール。
  29. 前記第１樹脂層は、シリコーン系樹脂で構成されていることを特徴とする請求項１〜２８のいずれか１項に記載のパワーモジュール。
  30. 前記第２樹脂層の厚さは、４．０ｍｍ以上１０ｍｍ以下であることを特徴とする請求項１〜２９のいずれか１項に記載のパワーモジュール。
  31. 前記第２樹脂層は、トランスファーモールド成型されていることを特徴とする請求項１〜３０のいずれか１項に記載のパワーモジュール。
  32. ヒートシンクを備え、
    前記基板は、前記ヒートシンク上に配置されることを特徴とする請求項１〜３１のいずれか１項に記載のパワーモジュール。
  33. 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれかに形成されることを特徴とする請求項１〜３２のいずれか１項に記載のパワーモジュール。
  34. 前記半導体デバイスは、ＩＧＢＴ、ダイオード、Ｓｉ系ＭＩＳＦＥＴ、ＳｉＣ系ＭＩＳＦＥＴ、ＧａＮＦＥＴのいずれかを備えることを特徴とする請求項１〜３３のいずれか１項に記載のパワーモジュール。
  35. 基板上に器部材を形成する工程と、
    前記器部材の内側の前記基板上に半導体デバイスを配置する工程と、
    前記器部材の内側に配置され、前記半導体デバイスを封止する第１樹脂層を形成する工程と、
    前記器部材の外側に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層を形成する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  36. 基板上に電極パターンを形成する工程と、
    前記電極パターンに対して凹部を形成する工程と、
    前記凹部の内側の前記電極パターン上に半導体デバイスを配置する工程と、
    前記凹部の内側に配置され、前記半導体デバイスを封止する第１樹脂層を形成する工程と、
    前記凹部の外側に配置され、前記第１樹脂層および前記基板を封止する第２樹脂層を形成する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  37. 前記第１樹脂層はソフトレジンで形成され、前記第２樹脂層はハードレジンで形成されていることを特徴とする請求項３５または３６に記載のパワーモジュールの製造方法。
  38. 前記ソフトレジンは熱硬化性樹脂で形成され、前記ハードレジンはエポキシ系樹脂で形成されていることを特徴とする請求項３７に記載のパワーモジュールの製造方法。
  39. 前記ハードレジンの粘性は、前記ソフトレジンの粘性に比べて、４倍以上３０倍以下であることを特徴とする請求項３７に記載のパワーモジュールの製造方法。
  40. 前記ソフトレジンの線熱膨張係数は、前記ハードレジンの線熱膨張係数に比べて、１０倍以上１００倍以下であることを特徴とする請求項３７に記載のパワーモジュールの製造方法。
  41. 前記ハードレジンのヤング率は、前記ソフトレジンのヤング率に比べて、６桁以上高いことを特徴とする請求項３７に記載のパワーモジュールの製造方法。
  42. 前記基板裏面をヒートシンク上に接続する工程
    を有することを特徴とする請求項３５〜４１のいずれか１項に記載のパワーモジュールの製造方法。


JP2014138421A 2014-01-17 2014-07-04 パワーモジュールおよびその製造方法 Active JP6371610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014138421A JP6371610B2 (ja) 2014-01-17 2014-07-04 パワーモジュールおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014006755 2014-01-17
JP2014006755 2014-01-17
JP2014138421A JP6371610B2 (ja) 2014-01-17 2014-07-04 パワーモジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015156466A true JP2015156466A (ja) 2015-08-27
JP6371610B2 JP6371610B2 (ja) 2018-08-08

Family

ID=54775605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014138421A Active JP6371610B2 (ja) 2014-01-17 2014-07-04 パワーモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6371610B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP2019068030A (ja) * 2017-09-28 2019-04-25 株式会社デンソー 電子装置および電子装置の製造方法
US10308034B2 (en) 2016-04-15 2019-06-04 Rohm Co., Ltd. Liquid container, liquid remaining amount detection circuit of liquid container, liquid remaining amount detection method, liquid container identification method, ink mounting unit, printer, and print system
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
WO2023087842A1 (zh) * 2021-11-16 2023-05-25 北京卫星制造厂有限公司 宇航电源产品的大功率模块集成电路装置及其安装方法
CN116944626A (zh) * 2023-08-08 2023-10-27 合肥工业大学 适用于多芯片串并联功率模块端子回流焊的分立式夹具
CN117253866A (zh) * 2023-11-20 2023-12-19 深圳平创半导体有限公司 功率模块的三维封装结构、方法及车辆电驱装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5665659U (ja) * 1979-10-26 1981-06-01
JPS60150654A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 半導体装置用ケ−ス
JPH02130866A (ja) * 1988-11-10 1990-05-18 Fuji Electric Co Ltd 半導体装置
JPH0864760A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 半導体装置
JP2006086337A (ja) * 2004-09-16 2006-03-30 Sanken Electric Co Ltd 樹脂封止型電子装置及びその製法
JP2009147062A (ja) * 2007-12-13 2009-07-02 Mitsubishi Electric Corp 半導体モジュール
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5665659U (ja) * 1979-10-26 1981-06-01
JPS60150654A (ja) * 1984-01-18 1985-08-08 Toshiba Corp 半導体装置用ケ−ス
JPH02130866A (ja) * 1988-11-10 1990-05-18 Fuji Electric Co Ltd 半導体装置
JPH0864760A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 半導体装置
JP2006086337A (ja) * 2004-09-16 2006-03-30 Sanken Electric Co Ltd 樹脂封止型電子装置及びその製法
JP2009147062A (ja) * 2007-12-13 2009-07-02 Mitsubishi Electric Corp 半導体モジュール
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013111276A1 (ja) * 2012-01-25 2013-08-01 三菱電機株式会社 電力用半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP6254299B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
JP6254300B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
JPWO2017130421A1 (ja) * 2016-01-31 2018-02-01 新電元工業株式会社 半導体モジュール
JPWO2017130420A1 (ja) * 2016-01-31 2018-02-01 新電元工業株式会社 半導体モジュール
US10308034B2 (en) 2016-04-15 2019-06-04 Rohm Co., Ltd. Liquid container, liquid remaining amount detection circuit of liquid container, liquid remaining amount detection method, liquid container identification method, ink mounting unit, printer, and print system
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7207904B2 (ja) 2017-08-25 2023-01-18 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP2019068030A (ja) * 2017-09-28 2019-04-25 株式会社デンソー 電子装置および電子装置の製造方法
JP7187795B2 (ja) 2017-09-28 2022-12-13 株式会社デンソー 電子装置および電子装置の製造方法
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7147502B2 (ja) 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
WO2023087842A1 (zh) * 2021-11-16 2023-05-25 北京卫星制造厂有限公司 宇航电源产品的大功率模块集成电路装置及其安装方法
CN116944626A (zh) * 2023-08-08 2023-10-27 合肥工业大学 适用于多芯片串并联功率模块端子回流焊的分立式夹具
CN116944626B (zh) * 2023-08-08 2024-02-06 合肥工业大学 适用于多芯片串并联功率模块端子回流焊的分立式夹具
CN117253866A (zh) * 2023-11-20 2023-12-19 深圳平创半导体有限公司 功率模块的三维封装结构、方法及车辆电驱装置
CN117253866B (zh) * 2023-11-20 2024-03-01 深圳平创半导体有限公司 功率模块的三维封装结构、方法及车辆电驱装置

Also Published As

Publication number Publication date
JP6371610B2 (ja) 2018-08-08

Similar Documents

Publication Publication Date Title
JP6371610B2 (ja) パワーモジュールおよびその製造方法
JP6338937B2 (ja) パワーモジュールおよびその製造方法
JP6280265B2 (ja) パワーモジュール半導体装置
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US10566258B2 (en) Method of packaging power semiconductor module including power transistors
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
CN109585392A (zh) 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件
JP7025181B2 (ja) パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
WO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
KR20180040493A (ko) 전기 도전층이 열전도 유전체 시트를 넘어서 연장되는 칩 캐리어
JP2017050374A (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP7155748B2 (ja) 半導体装置
JP6305778B2 (ja) パワーモジュールおよびその製造方法
JP6148830B2 (ja) パワーモジュール半導体装置
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP6630762B2 (ja) パワーモジュール
JP7334655B2 (ja) 半導体装置
JP2002289772A (ja) 高耐熱半導体素子、およびこれを用いた電力変換器
JP2023045018A (ja) 半導体装置および半導体装置の製造方法
JP2021077661A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250