WO2016190440A1 - パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 - Google Patents

パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 Download PDF

Info

Publication number
WO2016190440A1
WO2016190440A1 PCT/JP2016/065838 JP2016065838W WO2016190440A1 WO 2016190440 A1 WO2016190440 A1 WO 2016190440A1 JP 2016065838 W JP2016065838 W JP 2016065838W WO 2016190440 A1 WO2016190440 A1 WO 2016190440A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper plate
power module
plate
module substrate
resist film
Prior art date
Application number
PCT/JP2016/065838
Other languages
English (en)
French (fr)
Inventor
樹一郎 森
Original Assignee
Ｎｇｋエレクトロデバイス株式会社
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｇｋエレクトロデバイス株式会社, 日本碍子株式会社 filed Critical Ｎｇｋエレクトロデバイス株式会社
Priority to EP16800144.4A priority Critical patent/EP3306655B1/en
Priority to JP2017520825A priority patent/JP6706253B2/ja
Publication of WO2016190440A1 publication Critical patent/WO2016190440A1/ja
Priority to US15/821,894 priority patent/US10937715B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/08—Interconnection of layers by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Definitions

  • the present invention relates to a power module substrate, a power module substrate assembly, and a method for manufacturing a power module substrate, which are mainly used for mounting a power semiconductor element in which a ceramic plate and a copper plate are joined.
  • a power module substrate having an island-shaped circuit copper plate on one main surface of a ceramic plate and a solid heat-dissipating copper plate on the other main surface of the ceramic plate is a power IC (Integrated Circuit), IGBT ( It is used as a substrate for mounting power semiconductor elements such as Insulated Gate Bipolar Transistors) and passive elements such as capacitors.
  • power semiconductor elements such as Insulated Gate Bipolar Transistors
  • passive elements such as capacitors.
  • Ceramic boards are used for power module substrates to ensure heat resistance and insulation. Further, a joined body of a ceramic plate and a copper plate is used for the power module substrate in order to ensure heat dissipation.
  • a power module substrate has a structure in which heat generated from a semiconductor element mounted on a circuit copper plate is radiated downward through a circuit copper plate, a ceramic plate, and a heat dissipation copper plate.
  • the power module substrate composed of the joined body of the ceramic plate and the copper plate has a problem that the heat dissipation of the ceramic plate is lowered due to the low thermal conductivity of the ceramic, and the ceramic plate due to the difference in thermal expansion coefficient between the ceramic and copper. Due to the thermal stress at the bonding interface between the copper plate and the copper plate, there is a problem that the end portion of the copper plate is peeled off from the ceramic plate or cracks are generated in the ceramic plate.
  • One way to increase the heat dissipation of the power module substrate is to use ceramics with high thermal conductivity, for example, aluminum nitride, but the ceramic plates made of aluminum nitride have the problem of being very expensive. ing. Moreover, as a measure for improving the heat dissipation of the power module substrate, the ceramic plate can be thinned. However, when alumina is used as the ceramic, for example, the ceramic plate is reduced in strength due to the thinned ceramic plate. There's a problem. On the other hand, for example, high strength silicon nitride is used as the ceramic, but a ceramic plate made of silicon nitride has a problem that it is very expensive.
  • the thickening of the copper plate to be bonded to the ceramic plate can be mentioned, but at the bonding interface between the ceramic plate and the copper plate due to the difference in thermal expansion coefficient between the ceramic and copper. Due to the increase in thermal stress, there is a problem that peeling of the end portion of the copper plate and cracking of the ceramic plate occur. Therefore, recently, a ceramic plate in which zirconia is added to alumina ceramic to improve the strength and the thickness is reduced to improve heat dissipation has been put into practical use.
  • the joined body of a ceramic plate and a copper plate is obtained by brazing a copper plate to each of the main surfaces of the ceramic plate with an active metal brazing material, or a direct heating method (DCB: Direct Copper) for directly joining the ceramic plate and the copper plate. Bonding).
  • an active metal brazing material layer such as an Ag-Cu-Ti layer exists between the ceramic plate and the copper plate, so that the brazing material layer functions as a buffer layer for thermal stress. Can be expected.
  • the presence of the active metal brazing material layer has a problem that heat dissipation is slightly reduced.
  • the heating direct bonding method is a method in which the surfaces of the oxide ceramic plate and the copper plate are brought into direct contact with each other, heated to form a Cu—Cu 2 O eutectic at the interface, and then cooled to join.
  • the heating direct bonding method since the copper plate and the ceramic plate are bonded directly or through a very thin copper oxide layer, heat conduction at the interface between the ceramic plate and the copper plate, that is, Excellent heat dissipation.
  • the copper plate surface of the ceramic plate / copper plate assembly is masked with an etching resist having a desired pattern, and the unmasked copper plate portion is chemically removed (etched) to form a circuit copper plate having a desired shape. It is formed.
  • the power module substrate is usually formed by creating an aggregate substrate in which a plurality of power module substrate regions are arranged, and dividing the assembled substrate along the dividing groove formed at the boundary of the power module substrate. .
  • the surface of the copper plate is formed in an uneven shape to relieve stress at the bonding interface between the ceramic plate and the end of the copper plate, and for soldering positioning of semiconductor elements and prevention of solder flow Some have been proposed (see, for example, Patent Document 1, Patent Document 2, and Patent Document 3).
  • the step of forming a metal circuit pattern includes (1) a step of half-etching a metal plate into a circuit pattern shape, and (2) an etched surface on a ceramic plate.
  • a manufacturing method including a step of bonding, and (3) a step of applying an etching resist to a non-bonding surface of a metal plate and performing half etching to form a step (see, for example, Patent Document 4).
  • the etching resist film used here is formed by applying a known ultraviolet curable or thermosetting resist paste to a metal plate by a screen printing method and then curing it.
  • the power module substrate and the method for manufacturing the power module substrate as described above still have the following problems to be solved.
  • the copper plate thickness of the semiconductor element mounting part As much as possible to widen the heat transfer diffusion range to the ceramic plate.
  • the thickness of all the circuit copper plates provided in the island shape increases, and the thermal stress at the bonding interface between the ceramic plate and the copper plate due to the difference in thermal expansion coefficient between the ceramic and copper increases. End up.
  • the thickness of the copper plate is reduced, the thermal stress at the bonding interface between the ceramic plate and the copper plate can be reduced, but the thickness of the copper plate of the semiconductor element mounting portion is also reduced, making it difficult to quickly dissipate the heat generated from the semiconductor element. Become.
  • the power module substrate as disclosed in JP-A-4-103150, JP-A-10-242330, and JP-A-10-242331 is formed in a concave shape with the surface of the circuit copper plate formed in an uneven shape.
  • the thickness of the part where the semiconductor elements are placed is equal to the thickness of the outer peripheral part, or rather the thickness of the outer peripheral part is thicker Therefore, heat generated from the semiconductor element is quickly dissipated, and the thermal stress at the bonding interface between the ceramic plate and the copper plate due to the difference in the thermal expansion coefficient between the ceramic and copper is reduced, and peeling from the ceramic plate at the end of the copper plate or the ceramic plate It is difficult to satisfy both of the following:
  • a power module substrate as disclosed in Japanese Patent Application Laid-Open No. 2007-134563 joins a ceramic plate with a half-etched circuit pattern in advance to the ceramic plate, which causes a positional shift between the circuit copper plate and the ceramic plate. There is a problem that it is easy. In particular, when a single power module substrate is formed from a large ceramic plate on which a plurality of power module substrate regions are arranged, all of the plurality of circuit copper plates bonded to the large ceramic plate are relative to each other. Will cause a drop in yield.
  • the present invention has been made in view of such circumstances, and can quickly dissipate heat generated from a semiconductor element, and heat at a bonding interface between a ceramic plate and a copper plate due to a difference in thermal expansion coefficient between the ceramic and copper.
  • An object of the present invention is to provide a power module substrate capable of avoiding peeling of a copper plate end from a ceramic plate due to stress and generation of cracks in the ceramic plate.
  • the present invention is capable of dissipating heat generated from the semiconductor element quickly and avoiding the generation of thermal stress at the bonding interface between the ceramic plate and the copper plate due to the difference in thermal expansion coefficient between the ceramic and copper. It is an object of the present invention to provide a method for manufacturing a power module substrate that enables formation of an uneven circuit copper plate.
  • an object of the present invention is to provide a method for manufacturing a power module substrate that enables formation of a precise uneven circuit copper plate having a solder flow stop portion at the time of soldering joining of semiconductor elements.
  • the power module substrate according to the first invention that meets the above-mentioned object is a ceramic plate, a circuit copper plate formed on the main surface of the ceramic plate, and a heat dissipation copper plate formed on the surface opposite to the main surface of the ceramic plate.
  • the circuit copper plate includes at least one first circuit copper plate and at least one second circuit copper plate other than the first circuit copper plate, and the first circuit copper plate includes a semiconductor element.
  • the first circuit copper plate of the power module substrate according to the first aspect of the present invention is formed between the first area portion and the second area portion, and the third area is thinner than the second area portion. It is good also as 2nd invention which comprised the part.
  • the thickness of the second circuit copper plate may be the third invention thinner than the thickness of the first area of the first circuit copper plate.
  • each of the first to third inventions may be arranged in a grid pattern and integrated into a power module substrate assembly (fourth invention).
  • a power module substrate manufacturing method (fifth invention) that meets the above-described object includes a step of bonding a large copper plate to both surfaces of a ceramic plate by a direct heating method or a brazing method using an active metal brazing material; A step of forming a first etching resist film on the large copper plate, a step of reducing the thickness of the large copper plate in a portion where the first etching resist film is not formed by etching, and peeling off the first etching resist film.
  • the second etching resist film is provided between the step of peeling the second etching resist film and the step of peeling the third etching resist film.
  • a step of forming a fourth etching resist film by an ink jet method on the peeled large copper plate and a thickness of the large copper plate in a portion where the fourth etching resist film is not formed are formed on the first etching resist film. And a step of making it thinner by etching than the thickness after etching of the large-sized copper plate in a portion that is not present.
  • the circuit copper plate includes a first circuit copper plate and a second circuit copper plate other than the first circuit copper plate, and the first circuit copper plate has a semiconductor element mounted thereon.
  • the semiconductor element is placed by having one area portion and a second area portion that is disposed outside the first area portion so as to surround the first area portion and is thinner than the first area portion.
  • the thickness of the circuit copper plate in the first area portion can be increased. Thereby, the heat transfer diffusion range of the first area portion can be expanded. As a result, the heat generated from the semiconductor element can be quickly transmitted to the heat dissipation copper plate formed under the ceramic plate.
  • the present invention reduces the thermal expansion coefficient of ceramics and copper at the bonding interface between the ceramic plate and the copper plate by making the thickness of the circuit copper plate in the second area portion thinner than the thickness of the circuit copper plate in the first area portion. Thermal stress due to the difference can be relaxed. Thereby, peeling from the ceramic board of the circuit copper board edge part and generation
  • the power module substrate according to the second invention has a third area part having a thickness smaller than that of the second area part around the first area part, so that the semiconductor element is provided in the first area part.
  • a bonding material for example, solder
  • the bonding material protruding from the first area portion is dammed up at a step portion formed between the second area portion and the third area portion. be able to. Thereby, a short circuit between the first circuit copper plate and the second circuit copper plate can be prevented.
  • a power module substrate in which the thickness of the second circuit copper plate is made thinner than the thickness of the circuit copper plate in the first area portion, so that the ceramic at the bonding interface between the ceramic plate and the second circuit copper plate is obtained. And thermal stress due to difference in thermal expansion coefficient between copper and copper can be relaxed. Thereby, peeling from the ceramic plate of the edge part of a 2nd circuit copper plate and generation
  • the first circuit copper plate has the third area part, when joining the semiconductor element to the first area part via the joining material, the bonding material protruding from the first area part, It is possible to dam at a step portion formed between the second area portion and the third area portion. Thereby, a short circuit between the first circuit copper plate and the second circuit copper plate can be prevented.
  • the first area portion for mounting the semiconductor elements is regularly arranged, the mounting work of the semiconductor elements to the first area portion is efficiently performed. be able to. As a result, the productivity of the final product using the power module substrate assembly according to the fourth invention can be improved.
  • the method for manufacturing a power module substrate according to the fifth aspect of the invention specifies the manufacturing method of the first and fourth aspects described above. According to the fifth aspect of the invention, it is possible to manufacture a power module substrate that can quickly dissipate heat generated from the semiconductor element, and in the manufactured power module substrate, the ceramic plate and the copper plate are joined. The thermal stress due to the difference in thermal expansion coefficient between ceramics and copper at the interface can be relieved, and the peeling of the end of the circuit copper plate from the ceramic plate and the occurrence of cracks in the ceramic plate can be avoided.
  • the second etching resist film is formed by an ink jet method so that the cross-sectional shape of the second etching resist film is an uneven shape on the large copper plate surface.
  • the second etching resist film can be formed at a desired position with high accuracy.
  • deletion can be easily formed on the uneven surface of a large sized copper plate surface. Therefore, a precise uneven shape can be formed on the large copper plate surface by etching.
  • the fourth etching resist film is formed by the ink jet method, the cross-sectional shape of the fourth etching resist film is made to follow the uneven shape of the large copper plate surface. be able to. That is, even if the large copper plate surface has an uneven shape, the fourth etching resist film can be formed with high accuracy at a desired position. Thereby, the 4th etching resist film without a tear and a defect
  • FIGS. 4A and 4B are a plan view and an enlarged vertical sectional view taken along line A-A ′ of a power module substrate according to an embodiment of the present invention, respectively.
  • FIGS. (A), (B) is explanatory drawing of the heat dissipation by the difference in the thickness of the copper plate of the board
  • FIGS. 7A and 7B are a plan view and a B-B ′ line enlarged vertical sectional view of a power module substrate according to a modification of the power module substrate, respectively.
  • FIGS. 7A and 7B are a plan view and a C-C ′ line longitudinal sectional view of a power module substrate according to another modification of the power module substrate, respectively.
  • FIG. 7A and 7B are a plan view and a D-D ′ line longitudinal sectional view of a power module substrate according to still another modification of the power module substrate, respectively.
  • (A)-(I) is explanatory drawing of the manufacturing method of the board
  • (A)-(D) are explanatory drawings of the manufacturing method of the board
  • a power module substrate 10 according to the present invention has a circuit copper plate 12 joined to one main surface of a ceramic plate 11 in an island shape. An electric circuit is formed.
  • the power module substrate 10 is bonded to the other main surface of the ceramic plate 11 with a solid heat-dissipating copper plate 13 so as to cover the whole (including the concept of substantially the whole).
  • the heat radiating copper plate 13 is provided to radiate heat generated from electronic components (for example, the semiconductor element 14) mounted on the circuit copper plate 12 downward (to the other main surface side).
  • the circuit copper plate 12 includes a first circuit copper plate 12a on which electronic components such as the semiconductor element 14 are mounted, and a second circuit copper plate 12b other than the first circuit copper plate 12b.
  • first circuit copper plate 12a on which electronic components such as the semiconductor element 14 are mounted
  • second circuit copper plate 12b other than the first circuit copper plate 12b.
  • the case where only one first circuit copper plate 12a is provided on one main surface side of the ceramic plate 11 is described as an example. However, one main surface of the ceramic plate 11 is described.
  • the number of the first circuit copper plates 12a formed in the above may be two or more.
  • the case where a plurality of second circuit copper plates 12b are provided on one main surface side of the ceramic plate 11 is described as an example, but a single second circuit copper plate 12b may be provided. .
  • FIG. 1 to 5 show a state in which a semiconductor element 14 as an example of an electronic component is mounted on the first circuit copper plate 12a so that the effects of the power module substrate according to the present invention can be easily understood.
  • the concept of the present invention may not include an electronic component such as the semiconductor element 14 as an essential component.
  • the power module substrate 10 according to the present invention is used in a state where electronic components such as the semiconductor element 14 are individually bonded to each of the first circuit copper plates 12a via a bonding agent such as solder.
  • the connection terminal provided on the upper surface of the semiconductor element 14 and the second circuit copper plate 12b are electrically connected by a bonding wire (not shown), and the second circuit copper plate 12b and the external circuit are metal leads. Generally, it is electrically connected.
  • the heat generated from the power system semiconductor element 14 such as the power IC or IGBT is rapidly lowered from the circuit copper plate 12 (on the other main surface side of the ceramic plate 11). Heat is transferred to the heat radiating copper plate 13 and further transmitted to a heat sink (not shown) such as a fin method attached to the heat radiating copper plate 13 or a water cooling method to radiate heat, thereby maintaining the performance of the device.
  • the thickness of the copper plate (the circuit copper plate 12 or the heat radiating copper plate 13) is greatly related to the improvement of the heat dissipation of the power module substrate 10 as described above.
  • heat dissipation due to a difference in thickness of the copper plate (first circuit copper plate 12a) will be described with reference to FIGS.
  • Heat generated from the semiconductor element 14 mounted on the circuit copper plate 12 (first circuit copper plate 12a) spreads downward at a substantially constant angle ⁇ from the upper surface to the lower surface of the circuit copper plate 12 having excellent thermal conductivity. Reportedly.
  • the heat reaching the lower surface of the circuit copper plate 12 is transmitted substantially vertically from the upper surface of the ceramic plate 11 toward the lower surface.
  • the heat reaching the lower surface of the ceramic plate 11 is transmitted while spreading downward at a substantially constant angle ⁇ from the upper surface of the heat-dissipating copper plate 13 having excellent thermal conductivity toward the lower surface.
  • the heat reaching the lower surface of the heat radiating copper plate 13 is discharged through an air cooling method (not shown) using a heat radiating fin, a heat sink plate, or the like, or a water cooling method (not shown) that makes circulating water contact.
  • the heat transfer range reaching the lower surface of the heat radiating copper plate 13 is X when the thickness of the circuit copper plate 12 and the heat radiating copper plate 13 is thick, and as shown in FIG.
  • the thickness of the circuit copper plate 12 and the heat radiating copper plate 13 is thin, then X> Y. Therefore, it can be seen that the heat dissipation is superior as the thickness of the copper plate (the circuit copper plate 12 or the heat dissipation copper plate 13) is thicker, and is inferior when the thickness of the copper plate (the circuit copper plate 12 or the heat dissipation copper plate 13) is thin.
  • the temperature required for joining the circuit copper plate 12 and the heat radiating copper plate 13 to the ceramic plate 11 is at least 800 ° C. or higher, and in some cases may exceed 1000 ° C. is there. And this temperature is extremely higher than both joining temperatures in the manufacturing process of the plastic circuit board made of resin and copper.
  • the ceramic plate 11 and the copper plate (circuit At the joint interface between the copper plate 12 and the heat radiating copper plate 13), the end portions of the circuit copper plate 12 and the heat radiating copper plate 13 are peeled off from the ceramic plate 11 due to the thermal stress due to the difference in thermal expansion coefficient between the ceramic and copper, or the ceramic plate 11 There arises a problem that cracks occur.
  • the first circuit copper plate 12a on which the semiconductor element 14 is mounted is configured by the area portion 15 in which the thickness of a desired region in the circuit copper plate 12 is changed according to the purpose. ing.
  • the area portion 15 is arranged to surround the first area portion 15a on the outer side of the first area portion 15a having the thickest thickness and the first area portion 15a. And a second area portion 15b having a smaller thickness.
  • an electronic component for example, the semiconductor element 14 or the like
  • a bonding material for example, solder or the like. Used in the state.
  • the semiconductor element 14 is placed on the first area portion 15a where the thickness of the first circuit copper plate 12a is the thickest, so that the heat generated from the semiconductor element 14 is substantially constant.
  • ⁇ can be quickly transmitted toward the lower surface (the other main surface side) while expanding the heat transfer diffusion range downward.
  • the heat generated from the semiconductor element 14 can be quickly transmitted toward the lower surface through the heat radiating copper plate 13 provided under the ceramic plate 11 while expanding the heat transfer diffusion range downward at a substantially constant angle ⁇ .
  • the heat generated from the semiconductor element 14 is efficiently radiated to the outside through a heat sink (not shown) joined to the heat radiating copper plate 13.
  • the thickness of the second area portion 15b of the first circuit copper plate 12a is made thinner than that of the first area portion 15a.
  • the thermal stress due to the difference in thermal expansion coefficient between ceramic and copper at the joint interface of the circuit copper plate 12b can be alleviated. As a result, it is possible to avoid the occurrence of peeling from the ceramic plate 11 at the end of the circuit copper plate 12 and the occurrence of cracks in the ceramic plate 11.
  • the thickness of the heat dissipation copper plate 13 provided on the lower surface of the ceramic plate 11 is a value between the thickness of the first area portion 15a and the thickness of the second area portion 15b. It is desirable to set so that Further, the thickness of the second circuit copper plate 12b is not particularly limited, but if the thickness is larger than the thickness of the first area portion 15a, the ceramic and copper at the bonding interface between the ceramic plate 11 and the second circuit copper plate 12b. The thermal stress due to the difference in thermal expansion coefficient increases, making it difficult to avoid the peeling of the end portion of the second circuit copper plate 12b from the ceramic plate 11 and the occurrence of breakage due to the occurrence of cracks in the ceramic plate 11.
  • the ceramic plate 11 used in the power module substrate 10 according to the present invention is not particularly limited in material, but oxides mainly composed of alumina such as alumina and alumina-zirconia, silicon nitride, Aluminum nitride is desirable.
  • the purity of these ceramics does not need to be 100%, and components such as silicon, magnesium and rare earth elements for assisting the sintering of the ceramics may be contained in an amount of 5% by weight or less.
  • the thickness of the ceramic plate 11 used for the power module substrate 10 is typically in the range of 0.2 mm to 1.0 mm. In order to improve heat dissipation, the ceramic plate 11 As long as the strength and insulation properties are ensured, it is desirable that the thickness is thin.
  • oxide ceramics mainly composed of alumina such as alumina or alumina-zirconia as the ceramic plate 11.
  • oxide ceramics mainly composed of alumina such as alumina or alumina-zirconia
  • nitride ceramics of silicon nitride or aluminum nitride containing 5% by weight or less of components such as silicon, magnesium and rare earth elements for assisting the sintering of the oxide ceramics can also be used.
  • the circuit copper plate 12 and the heat radiating copper plate 13 are formed by brazing and joining using an active metal brazing material. It can be joined to the ceramic plate 11.
  • the material of the circuit copper plate 12 and the heat dissipation copper plate 13 used for the power module substrate 10 according to the present invention described above is oxygen-free copper, tough pitch copper, Phosphorus deoxidized copper is desirable.
  • the circuit copper plate 12 and the heat radiating copper plate 13 may contain some impurities as long as they do not hinder the characteristics of the material structure. The impurity content is acceptable up to 0.05% by weight in the case of silver or tin, for example.
  • the thickness of the circuit copper plate 12 and the heat radiating copper plate 13 used for the power module substrate 10 is typically in the range of 0.2 mm to 0.6 mm, but heat dissipation is required. In some applications, it may be 1.0 mm or more.
  • a power module substrate according to a modification of the present invention shown in FIGS. 3A and 3B has been invented for the purpose of addressing the above-described problems.
  • a power module substrate according to a modified example of the present invention that can prevent the solder from flowing out will be described.
  • a power module substrate 10a according to a modification of the present invention has a first circuit copper plate 12a and a second circuit copper plate 12b on one main surface of a ceramic plate 11. And the other main surface of the ceramic plate 11 has a solid heat radiating copper plate 13.
  • the first circuit copper plate 12a on which the semiconductor element 14 is mounted is configured by the area portion 15 in which the thickness of a desired region is changed according to the purpose. . More specifically, as shown in FIG. 3, the area 15 has a thickness of the circuit copper plate 12 between the first area 15 a and the second area 15 b than the second area 15 b. Is provided with a thin third area portion 15c. That is, in the area portion 15 of the power module substrate 10a according to the modification of the present invention, the thickness of the circuit copper plate 12 is in the order of the first area portion 15a, the second area portion 15b, and the third area portion 15c. It is getting thinner.
  • the thickness of the second circuit copper plate 12b does not limit the thickness of the second circuit copper plate 12b, like the power module substrate 10 shown in FIG.
  • the thickness of the second circuit copper plate 12b is larger than the thickness of the first area portion 15a, the thermal stress due to the difference in the thermal expansion coefficient between the ceramic and the copper is caused at the bonding interface between the ceramic plate 11 and the second circuit copper plate 12b. It becomes difficult to avoid peeling of the end of the second circuit copper plate 12b from the ceramic plate 11 and occurrence of cracks in the ceramic plate 11.
  • the heat generated from the semiconductor element 14 can be quickly dissipated, and the end portions of the circuit copper plate 12 and the heat radiating copper plate 13 are separated from the ceramic plate 11. Moreover, generation
  • the power module substrate 10a according to the modification of the present invention when the electronic component such as the semiconductor element 14 is joined to the first area portion 15a by solder (joining material), the first area portion 15a.
  • the solder (joining material) that has flowed out of the second area portion 15c can be dropped into the third area portion 15c so that the solder does not flow out of the second area portion 15b. Thereby, it is possible to prevent the occurrence of a short circuit between the first circuit copper plate 12a and the second circuit copper plate 12b adjacent thereto.
  • the thickness of the second circuit copper plate 12b is made thinner than the thickness of the first area portion 15a, or
  • the power module substrate 10b may have the same thickness (including substantially the same concept) as the thickness of the second area portion 15b.
  • the power module substrate 10a according to the modified example of the present invention has a thickness of the second circuit copper plate 12b and a thickness of the first area portion 15a.
  • the power module substrate 10c may be thinner, or may have the same thickness (including substantially the same concept) as the second area portion 15b.
  • the thickness of the second circuit copper plate 12b is the same as the thickness of the second area portion 15b (including substantially the same concept), Since the manufacturing process can be simplified (see the method for manufacturing a power module substrate according to the present invention described later), the productivity can be improved. Further, in the power module substrates 10b and 10c shown in FIGS. 4 and 5, the thickness of the heat dissipation copper plate 13 provided on the lower surface of the ceramic plate 11 is set to a thickness in consideration of the warpage balance of the power module substrates 10b and 10c. Yes.
  • the thickness of the heat dissipation copper plate 13 is between the thickness of the first area portion 15a of the first circuit copper plate 12a and the thickness of the second area portion 15b or the thickness of the second circuit copper plate 12b. It is set to be a value.
  • the heat generated from can be dissipated to the outside.
  • the thickness of the second area portion 15b and the thickness of the second circuit copper plate 12b are made thinner than the thickness of the first area portion 15a. ing. This alleviates thermal stress due to the difference in thermal expansion coefficient between ceramic and copper at the bonding interface between the ceramic plate 11 and the second circuit copper plate 12b and at the bonding interface between the ceramic plate 11 and the heat dissipation copper plate 13 Separation of the end of the circuit copper plate 12 and the end of the heat dissipation copper plate 13 from the ceramic plate 11 and generation of cracks in the ceramic plate 11 can be avoided.
  • the thicknesses of the second area portion 15b, the third area portion 15c, and the second circuit copper plate 12b are as follows. If the thickness of the first area portion 15a or the thickness of the second area portion 15b is set smaller than the thickness of the second area portion 15b, the third area portion 15c and the second circuit copper plate 12b, It is not necessarily uniform.
  • the power module substrates 10 and 10a to 10c according to the present invention as described above are as shown in FIGS. 1A, 3A, 4A, and 5A. Although it may be provided as a piece, a plurality of power module substrates 10, 10a-10c arranged in a grid pattern may be provided as an integrated power module substrate assembly. Good. In such a power module substrate assembly, since the first area portions 15a on which the semiconductor elements 14 are mounted are regularly arranged on the ceramic plate 11, the semiconductor elements 14 are efficiently disposed on the first area portions 15a. Can be installed.
  • the final product using the power module substrate assembly is, for example, a home or business electronic device such as an air conditioner, a control electronic device such as a robot or an elevator, an electronic device such as an electric car or a train, etc.
  • a home or business electronic device such as an air conditioner
  • a control electronic device such as a robot or an elevator
  • an electronic device such as an electric car or a train, etc.
  • the productivity can be improved.
  • FIG. 4 a method of manufacturing the power module substrate 10b according to the present invention shown in FIG. 4 will be described with reference to FIGS. More specifically, a power module substrate having an area portion 15 (first circuit copper plate 12a) that does not include the third area portion 15c between the first area portion 15a and the second area portion 15b. The manufacturing method will be described with reference to FIG.
  • the power module substrates 10, 10 a, 10 b, 10 c in which the island-shaped circuit copper plate 12 is provided on one main surface of the ceramic plate 11 and the solid heat-dissipating copper plate 13 is provided on the other main surface.
  • Manufacturing methods can be roughly divided into two types. A method for individually manufacturing the individual power module substrates 10, 10 a, 10 b, and 10 c, and arranging a plurality of individual power module substrates 10, 10 a, 10 b, and 10 c on a large ceramic plate 11. After the power module substrate assembly is manufactured, the power module substrate assembly is divided into pieces.
  • a manufacturing method using the large ceramic plate in the latter case
  • the method for manufacturing a power module substrate according to the present invention mainly includes a step of producing a large ceramic plate [corresponding to the first step shown in FIG. 6A] and one main surface of the large ceramic plate.
  • a large copper plate is bonded to both the main surface and the other main surface [corresponding to the first step shown in FIG. 6A], and the large copper plate bonded to the large ceramic plate is divided into pieces.
  • Steps of forming a power module substrate assembly by forming a pattern to be the circuit copper plate 12 and the heat dissipation copper plate 13 (corresponding to the second to fifth steps shown in FIGS. 6B to 6I) and
  • the power module substrate assembly is divided into individual power module substrates 10, 10 a, 10 b, and 10 c and separated into individual pieces (not shown) as necessary.
  • a large plate-shaped ceramic plate 21 formed by arranging a plurality of ceramic plates 11 in a single-piece power module substrate 10b is produced.
  • the large ceramic plate 21 is formed by cutting a ceramic green sheet into a rectangular shape having a desired size and firing it.
  • the ceramic green sheet is an oxide ceramic, it is produced by firing at a high temperature of 1500 ° C. or higher in the atmosphere.
  • the ceramic green sheet is a nitride ceramic, it is produced by firing at a high temperature of 1600 ° C. or higher in a nitrogen atmosphere.
  • a flat large copper plate 22 to be the circuit copper plate 12 is formed on one main surface of the fired large ceramic plate 21, and a heat dissipation copper plate 13 is formed on the other main surface of the large ceramic plate 21.
  • a flat large copper plate 23 is heated by a direct joining method (when the large ceramic plate 21 is an oxide ceramic) or by a brazing joining method using an active metal brazing material (when the large ceramic plate 21 is not an oxide ceramic). , Join.
  • the above-mentioned direct heating bonding method is a method in which a large copper plate 22 is arranged on one main surface of the large ceramic plate 21 and a large copper plate 23 is arranged on the other main surface of the large ceramic plate 21, and the surfaces facing each other are arranged. After the contact, it is heated to a temperature in the range of 1065-1083 ° C. (melting point of copper) where a Cu—Cu 2 O eutectic is formed, and Cu is formed at each interface between the large ceramic plate 21 and the large copper plates 22, 23.
  • This is a method of directly bonding the large copper plates 22 and 23 to the large ceramic plate 21 without using a bonding material by cooling the Cu 2 O eutectic and then cooling them.
  • the brazing joining method using an active metal brazing material is a method in which a metal is interposed between one main surface of the large ceramic plate 21 and the large copper plate 22 and between the other main surface of the large ceramic plate 21 and the large copper plate 23. After a brazing material (for example, an Ag—Cu alloy having a melting point lower than that of copper containing Ti or Zr activated metal) is interposed, the ceramic plate 21 and the large copper plates 22 and 23 are heated at a temperature of about 800 ° C. And liquid phase bonding.
  • a brazing material for example, an Ag—Cu alloy having a melting point lower than that of copper containing Ti or Zr activated metal
  • the thickness of the large copper plate 22 for the circuit copper plate 12 and the thickness of the large copper plate 23 for the heat dissipation copper plate 13 need not be particularly limited, but the thickness of the large copper plate 23 for the heat dissipation copper plate 13 will be described later. In addition, it is preferable to approximate the thickness of the second area portion 15b.
  • a first etching resist film 25 is formed in the large copper plate 22 in a region to be the first area portion 15a on which the semiconductor element 14 is placed.
  • the A first etching resist film 25a is formed on the large copper plate 23 for the heat dissipation copper plate 13 so as to cover the entire surface thereof.
  • the method for forming the first etching resist films 25 and 25a is not particularly limited.
  • the first etching resist films 25 and 25a can be formed using an inkjet method or other methods described below.
  • ink made of a photoresist solution is directly ejected and applied onto the large copper plates 22 and 23, and the applied ink is photocured to form the first etching resist films 25 and 25a. It is a method. Further, as a method of forming the first etching resist films 25 and 25a by a method other than the ink jet method, a photoresist paste is screen-printed on the large copper plates 22 and 23, and the printed photoresist paste is photocured. There is a method. Alternatively, as another method other than this, after a dry film made of a photoresist is attached to the large copper plates 22 and 23, a pattern mask is brought into contact with the dry film so that the pattern portion exposed from the pattern mask is exposed.
  • the first etching resist films 25 and 25a are formed by a dry film method in which the pattern mask is removed after the photo-curing, and the uncured dry film other than the pattern portion is removed to form a pattern at a desired location. You can also. Furthermore, instead of the above-mentioned dry film, a photoresist solution is directly applied to the upper surfaces of the large copper plates 22 and 23 with a roll coater or the like, or the joined body 24 itself is immersed in the photoresist solution, The first etching resist films 25 and 25a are formed on the large copper plates 22 and 23 and then dried, and the pattern mask is brought into contact with the dried film (first etching resist films 25 and 25a) after drying.
  • the pattern mask is removed, and the uncured dry film other than the photocured pattern portion is removed, so that a first portion is obtained at a desired location on the large copper plates 22 and 23.
  • the etching resist films 25 and 25a can also be formed.
  • the portions of the large copper plate 22 exposed from the first etching resist films 25 and 25a are etched, and the thickness of the exposed portions is set to the first area portion.
  • the thickness is smaller than 15a, for example, half the thickness of the first area portion 15a (including the concept of substantially half).
  • This etching may be performed using an acidic etching solution [for example, ferric chloride (FeCl 3 ) or cupric chloride (CuCl 2 )] or an alkaline etching solution [for example, copper oxide (CuO) with ammonium chloride (NH 4 Cl) and the large copper plate 22 is corroded and removed.
  • the first etching resist films 25 and 25a are peeled and removed from the large copper plates 22 and 23 using caustic soda or the like.
  • the thickness of the second circuit copper plate 12b is the same as the thickness of the second area portion 15b, but the thickness of the second circuit copper plate 12b is the same as that of the first area portion 15a or The thickness of the second area portion 15b is not necessarily the same as the thickness.
  • the surface of the copper plate in the etched area is not necessarily flat, and the thickness of the copper plate (large copper plate 22) in all etched areas is larger than the thickness of the copper plate (large copper plate 22) in the non-etched area. It only has to be thin.
  • a second etching resist film 25b is formed by an inkjet method using an ink made of a photoresist liquid in a region that becomes the circuit copper plate 12 in the large copper plate 22.
  • the third etching resist film 25c is also formed in the region of the large copper plate 23 to be the heat radiating copper plate 13, but it is not necessary to specify the formation method of the third etching resist film 25c as the ink jet method.
  • the third etching resist film 25c may be formed by other methods other than those described above.
  • the large copper plates 22 and 23 exposed from the second and third etching resist films 25b and 25c are etched by the same method as described above, and the large copper plates 22 and 23 are etched.
  • the large ceramic plate 21 By exposing the surface of the large ceramic plate 21 to a desired location, the outer shapes of the circuit copper plate 12 and the heat-dissipating copper plate 13 in the individual power module substrate are formed.
  • the second and third etching resist films 25b and 25c are peeled off from the upper surfaces of the plurality of sets of circuit copper plates 12 and the plurality of sets of heat dissipation copper plates 13.
  • a power module substrate assembly 26 in which a plurality of individual power module substrates 10b are integrally arranged is formed.
  • a laser scribe line 27 for obtaining the individual power module substrate 10b from the power module substrate assembly 26 is formed on the large ceramic plate 21. is doing.
  • the power module substrate assembly 26 on which the laser scribe line 27 is formed may be shipped as a product.
  • the first area portion 15a is regularly arranged on the large ceramic plate 21, so that the semiconductor element to the first area portion 15a is arranged. 14 can be carried out efficiently. As a result, the productivity of the final product using the power module substrate assembly 26 can be improved. Further, when the method for manufacturing a power module substrate according to the present invention is completed when the production of the power module substrate assembly 26 having the laser scribe line 27 is completed, the power module substrate assembly 26 is divided into pieces. The singulation process is performed after the semiconductor element 14 is mounted on the first area portion 15. Then, by dividing and dividing the power module substrate assembly 26 along the laser scribe line 27, the individual power module substrate 10b can be easily obtained.
  • the laser scribe line 27 can be easily formed using a normal YAG laser, a CO2 laser, or the like.
  • the circuit copper plate 12 having a precise uneven surface can be formed, a thick portion (first area) in the circuit copper plate 12 can be formed.
  • the semiconductor element 14 is mounted on the part 15a), the heat generated from the semiconductor element 14 can be quickly radiated to the outside.
  • the circuit copper plate 12 (the second area portion 15b, the third area portion 15c, the region where the semiconductor element 14 is not mounted in the power module substrate 10b).
  • the thickness of the second circuit copper plate 12b and the heat dissipation copper plate 13 can be relatively reduced, the thermal stress due to the difference in thermal expansion coefficient between ceramics and copper at the bonding interface between the ceramic plate 11, the circuit copper plate 12 and the heat dissipation copper plate 13 Therefore, it is possible to avoid the peeling of the end portions of the circuit copper plate 12 and the heat radiating copper plate 13 from the ceramic plate 11 and the generation of cracks in the ceramic plate 11.
  • the first area portion of the first circuit copper plate 12a among the power module substrates 10, 10a, 10b, and 10c according to the embodiment of the present invention A method for manufacturing the power module substrate 10c (see FIG. 5) having the third area portion 15c between 15a and the second area portion 15b will be described. Further, in the method for manufacturing the power module substrate 10c according to the modification of the present invention, the first step [see FIG. 6 (A)] described in the method for manufacturing the power module substrate 10b described above to the fourth step [FIG. 6 (F)] is common.
  • the second etching resist film 25b is peeled off from the bonded body 24 after the fourth step in FIG.
  • a fourth etching resist film 25d is formed on the first and second circuit copper plates 12a and 12b formed from the large copper plate 22 by an ink jet method.
  • the fourth etching resist film 25d has a groove-shaped opening at the periphery of the first area portion 15a of the first circuit copper plate 12a, and covers the surface of the first circuit copper plate 12a other than the opening. ing.
  • the fourth etching resist film 25d covers the entire surface of the second circuit copper plate 12b.
  • a fourth etching resist film 25d is also formed in the cross section at the periphery of 12b. That is, in the process shown in FIG. 7A, the fourth etching resist film 25d is not formed only at the position where the third area portion 15c is to be formed on the upper surface of the first circuit copper plate 12a. A fourth etching resist film 25d is formed on the surface (upper surface and cross section) of all the first circuit copper plates 12a.
  • the surface of the first circuit copper plate 12a exposed from the opening of the fourth etching resist film 25d is etched, and the thickness thereof is the thickness of the second area portion 15b.
  • a thinner third area portion 15c is formed.
  • the fourth etching resist film 25d and the third etching resist film 25c are peeled off.
  • a pattern is formed by directly discharging and applying a photoresist ink onto the surface of the copper plate serving as the circuit copper plate 12. Therefore, as in the case where the other methods described above are employed, the position accuracy is improved.
  • the surface of the copper plate used as the circuit copper plate 12 does not need to be flat.
  • the fourth etching resist film 25d can be brought into close contact with the cross section at the periphery of the second circuit board 12b. This prevents the etchant from entering the bonding surface of the fourth etching resist film 25d and the first circuit board 12a that is the adhesion target thereof, and accurately forms the first circuit board 12a having a desired shape. can do.
  • the method for manufacturing a power module substrate (a method for manufacturing the power module substrate 10c) according to the modified example of the present invention, it is possible to form the fine uneven first circuit copper plate 12a, and When the semiconductor element 14 is mounted on the first area portion 15a, the power module substrate 10c including the third area portion 15c capable of receiving the solder flowing out from the first area portion 15a can be manufactured. . *
  • the method for manufacturing a power module substrate (a method for manufacturing the power module substrate 10c) according to the modification of the present invention, the method for manufacturing the power module substrate 10b described above.
  • the laser scribing line 27 for obtaining the individual power module substrate 10b from the power module substrate assembly 26a is formed on the large ceramic plate 21.
  • FIG. 7D by dividing along the laser scribe line 27 formed on the large ceramic substrate 21, the individual power module substrate 10c can be easily obtained.
  • a power module substrate assembly 26a having a laser scribe line 27 as shown in FIG. 7C is shipped as a product.
  • the first area portion 15a is regularly arranged on the large ceramic plate 21, so that the semiconductor element to the first area portion 15a is arranged. 14 can be carried out efficiently. As a result, the productivity of the final product using the power module substrate assembly 26 a provided with the laser scribe line 27 can be improved.
  • the step of dividing and dividing the power module substrate assembly 26a is performed after the semiconductor element 14 is mounted on the first area portion 15a.
  • the power module substrate, the power module substrate assembly, and the power module substrate manufacturing method of the present invention are devices to which a high voltage is suddenly applied, and quickly dissipate the generated heat to maintain high reliability.
  • it is used for home and business electronic devices such as air conditioners, control electronic devices such as robots and elevators, and electronic devices such as electric cars and trains.
  • SYMBOLS 10 Power module substrate 10a ... Power module substrate 10b ... Power module substrate 10c ... Power module substrate 11 ... Ceramic plate 12 ... Circuit copper plate 12a ... First circuit copper plate 12b ... Second circuit copper plate 13 ... Heat dissipation copper plate DESCRIPTION OF SYMBOLS 14 ... Semiconductor element 15 ... Area part 15a ... 1st area part 15b ... 2nd area part 15c ... 3rd area part 21 ... Large ceramic plate 22 ... Large copper plate 23 ... Large copper plate 24 ... Bonded body 25 ... 1st Etching resist film 25a ... first etching resist film 25b ... second etching resist film 25c ... third etching resist film 25d ... fourth etching resist film 26 ... power module substrate assembly 26a ... power module substrate Assembly 27 ... Laser scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子からの発熱を速やかに放熱させることができると共に、セラミックス板と銅板の接合界面での剥離や、セラミックス板へのクラックの発生を回避することができるパワーモジュール用基板を提供する。 【解決手段】半導体素子１４を搭載することを目的としたパワーモジュール用基板１０であって、セラミックス板１１と、セラミックス板１１の主面に形成された回路銅板１２と、セラミックス板１１の主面の反対の面に形成された放熱銅板１３とを有し、回路銅板１２は少なくとも１の第１の回路銅板１２ａと、この第１の回路銅板１２ａ以外の少なくとも１の第２の回路銅板１２ｂとからなり、第１の回路銅板１２ａは、半導体素子１４が載置される第１のエリア部１５ａと、第１の回路銅板１２ａの外側で第１のエリア部１２ａを囲むように配され第１のエリア部１５ａより銅板の厚みが薄い第２のエリア部１５ｂを有しているパワーモジュール用基板。

Description

パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
　この発明は、セラミックス板と銅板が接合された主としてパワー系半導体素子の実装に利用されるパワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法に関する。
　セラミックス板の一方の主面に島状の回路銅板と、このセラミックス板の他方の主面にベタ状の放熱銅板とを有してなるパワーモジュール用基板は、パワーＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のようなパワー系半導体素子や、コンデンサー等の受動素子を実装する基板として使用されている。近年、パワー系半導体素子の消費電力が大きくなっていることから、半導体素子から発生する熱量が大きくなる傾向にある。このため、パワーモジュール用基板にはより高い耐熱性、放熱性、絶縁性が要求されている。
　パワーモジュール用基板には、耐熱性、絶縁性を確保するためにセラミックス板が用いられている。また、パワーモジュール用基板には、放熱性を確保するためにセラミックス板と銅板の接合体が用いられている。一般的にパワーモジュール用基板は、回路銅板に搭載された半導体素子から発生する熱を回路銅板、セラミックス板、放熱銅板を介して下方に放熱させる構造となっている。しかしながら、このセラミックス板と銅板の接合体からなるパワーモジュール用基板は、セラミックスの熱伝導率が低いためセラミックス板で熱放散性が低下するという問題と、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力で、銅板端部がセラミックス板から剥離したり、セラミックス板にクラックが発生するという問題を抱えている。
　パワーモジュール用基板の放熱性を高める方策としては、セラミックス板に高熱伝導率のセラミックス、例えば、窒化アルミニウムを用いることが挙げられるが、窒化アルミニウムからなるセラミックス板は非常に高価であるという問題を抱えている。また、パワーモジュール用基板の放熱性を高める方策としては、セラミックス板の薄肉化が挙げられるが、セラミックスに例えばアルミナを用いる場合には、セラミックス板の薄肉化によって、セラミックス板の強度が低下するという問題がある。これに対して、セラミックスに例えば、強度の高い窒化ケイ素を用いることが挙げられるが、窒化ケイ素からなるセラミックス板は、非常に高価であるという問題がある。更には、パワーモジュール用基板の放熱性を高める方策としては、セラミックス板に接合される銅板の厚肉化が挙げられるが、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力の増加によって、銅板端部の剥離や、セラミックス板へのクラックが発生するという問題がある。そこで、最近では、アルミナセラミックスにジルコニアを添加して強度を向上させ、薄肉化して放熱性を向上させたセラミックス板が実用化されている。そして、このセラミックス板に比較的厚みの厚い銅板を接合してもセラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力によって発生する銅板端部の剥離やセラミックス板へのクラックをできるだけ抑える方策がなされている。
　通常、セラミックス板と銅板の接合体は、セラミックス板の両主面のそれぞれに銅板を活性金属ろう材によるろう付け接合法や、セラミックス板と銅板を直接接合する加熱直接接合法（ＤＣＢ：Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）で作成される。活性金属ろう材によるろう付け接合法では、セラミックス板と銅板との間にＡｇ－Ｃｕ－Ｔｉ層のような活性金属ろう材層が存在するので、ろう材層に熱応力の緩衝層としての働きが期待できる。しかしながら、活性金属ろう材層が存在することで、放熱性が若干低下するという問題がある。アルミナ等の酸化物セラミックス板と銅板の接合方法としては、加熱直接接合法が好ましい形態として挙げられる。この加熱直接接合法とは、酸化物セラミックス板と銅板の面同士を直接接触させ、加熱して界面にＣｕ－Ｃｕ２Ｏ共晶体を生成せしめ、その後冷却することによって接合する方法である。この加熱直接接合法で作成されたパワーモジュール用基板は、銅板とセラミックス板が直接、あるいはごく薄い銅酸化物層を介して接合されるので、セラミックス板と銅板との界面での熱伝導、すなわち放熱性では優れている。しかしながら、セラミックス板と銅板端部の接合界面の応力を緩和するために、セラミックス板、あるいは銅板に何らかの措置を講じる必要があった。
　上記セラミックス板と銅板の接合体の銅板面には、所望パターンのエッチングレジストによるマスキングを施し、マスキングされていない銅板部分を化学的に腐食除去（エッチング）することにより、所望の形状の回路銅板が形成される。なお、パワーモジュール用基板は、通常、複数のパワーモジュール用基板領域が配置された集合体基板を作成し、パワーモジュール用基板の境界に形成された分割溝にそって分割することにより形成される。
　従来のパワーモジュール用基板には、銅板の表面を凹凸状に形成してセラミックス板と銅板端部の接合界面での応力の緩和を図ったり、半導体素子の半田付け位置決めや、半田流れの防止を図ったりするものが提案されている（例えば、特許文献１、特許文献２、特許文献３参照）。
　また、従来のパワーモジュール用基板の製造方法には、金属回路パターンを形成する工程が、（１）金属板に対して回路パターン形状にハーフエッチングを施す工程、（２）エッチング面をセラミックス板に接合する工程、（３）金属板の非接合面にエッチングレジストを塗布し、ハーフエッチングを施して段差を形成する工程からなる製造方法が提案されている（例えば、特許文献４参照）。ここで用いられるエッチングレジスト膜は、公知の紫外線硬化型や熱硬化型のレジストペーストを金属板にスクリーン印刷法で塗布した後、硬化させて形成される。
特開平４－１０３１５０号公報 特開平１０－２４２３３０号公報 特開平１０－２４２３３１号公報 特開２００７－１３４５６３号公報
　しかしながら、前述したようなパワーモジュール用基板及びパワーモジュール用基板の製造方法は、未だ解決すべき次のような問題がある。
　電子部品、特に高温を発する半導体素子からの発熱を速やかに放熱するためには、半導体素子載置部の銅板厚みをできるだけ厚くしてセラミックス板への伝熱拡散範囲を広げるのがよいが、半導体素子載置部の銅板厚みを厚くすることで島状に設けられる全ての回路銅板の厚みが厚くなり、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力が増大してしまう。逆に、銅板厚みを薄くすればセラミックス板と銅板の接合界面での熱応力を小さくできるが、半導体素子載置部の銅板厚みも薄くなり、半導体素子からの発熱を速やかに放熱させるのが難しくなる。
　特開平４－１０３１５０号公報、特開平１０－２４２３３０号公報、特開平１０－２４２３３１号公報で開示されるようなパワーモジュール用基板は、回路銅板の表面を凹凸状に形成した形態で、凹部に半導体素子を半田で接合するので半田の流れ出しを防止することができるものの、半導体素子が載置される部位の厚みが外周辺部の厚みと同等か、むしろ外周辺部の厚みの方が厚い形態なので、半導体素子からの発熱を速やかに放熱させることと、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力を小さくし銅板端部のセラミックス板からの剥離やセラミックス板へのクラックの発生を回避すること、の両方を満足させることが難しい。
　特開２００７－１３４５６３号公報で開示されるようなパワーモジュール用基板は、予め回路パターン形状にハーフエッチングが施された銅板をセラミックス板に接合するので、回路銅板とセラミックス板との位置ずれを起こしやすいという問題がある。特に、個片体のパワーモジュール用基板を、複数のパワーモジュール用基板領域が配置された大型のセラミックス板から形成する場合には、大型のセラミックス板に接合される複数個の回路銅板全てが相対的にずれることとなり、歩留まりの低下を引き起こすこととなる。
　本発明は、かかる事情に鑑みてなされたものであって、半導体素子からの発熱を速やかに放熱させることができると共に、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力による銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができるパワーモジュール用基板を提供することを目的とする。
　また、本発明は、半導体素子からの発熱を速やかに放熱させることができると共に、セラミックスと銅の熱膨張係数差によるセラミックス板と銅板の接合界面での熱応力の発生を回避することができる精緻な凹凸状の回路銅板の形成を可能にするパワーモジュール用基板の製造方法を提供することを目的とする。
　併せて、本発明は、半導体素子の半田付け接合時の半田流れ止め部を併せ持つ精緻な凹凸状の回路銅板の形成を可能にするパワーモジュール用基板の製造方法を提供することを目的とする。
　上記目的に沿うような第１の発明であるパワーモジュール用基板は、セラミックス板と、セラミックス板の主面に形成された回路銅板と、セラミックス板の主面の反対の面に形成された放熱銅板と、を有し、回路銅板は、少なくとも１の第１の回路銅板と、第１の回路銅板以外の少なくとも１の第２の回路銅板と、からなり、第１の回路銅板は、半導体素子が載置される第１のエリア部と、第１のエリア部の外側で第１のエリア部を囲むように配され第１のエリア部より厚みが薄い第２のエリア部と、を具備していることを特徴とするものである。
　上記第１の発明であるパワーモジュール用基板の第１の回路銅板は、第１のエリア部と第２のエリア部との間に形成され、第２のエリア部より厚みが薄い第３のエリア部を具備した第２の発明としても良い。
　さらに、上記第１又は第２の発明であるパワーモジュール用基板おいて、第２の回路銅板の厚みは、第１の回路銅板の第１のエリアの厚みより薄い第３の発明としても良い。
　加えて、上記第１乃至第３の発明のそれぞれを碁盤目状に配置して、一体化してなるパワーモジュール用基板集合体（第４の発明）としても良い。
　上記目的に沿う本発明に係るパワーモジュール用基板の製造方法（第５の発明）は、セラミックス板の両面に加熱直接接合法または活性金属ろう材によるろう付け接合法により大型銅板を接合する工程と、大型銅板に第１のエッチングレジスト膜を形成する工程と、第１のエッチングレジスト膜が形成されていない部分の大型銅板の厚みをエッチングによって薄くする工程と、第１のエッチングレジスト膜を剥離する工程と、大型銅板のうち一つに対して第２のエッチングレジスト膜を形成するとともに、他の一つに対して第３のエッチングレジスト膜を形成する工程と、第２のエッチングレジスト膜および第３のエッチングレジスト膜が形成されていない部分の大型銅板をエッチングによって除去しセラミックス板を露出させる工程と、第２のエッチングレジスト膜を剥離する工程と、第３のエッチングレジスト膜を剥離する工程と、セラミックス板の表面に分割用のレーザースクライブラインを形成する工程と、を有し、第２のエッチングレジスト膜は、インクジェット方式により形成されることを特徴とするものである。
　さらに、上記第５のパワーモジュール用基板の製造方法は、第２のエッチングレジスト膜を剥離する工程と、第３のエッチングレジスト膜を剥離する工程と、の間に、第２のエッチングレジスト膜を剥離した大型銅板に対してインクジェット方式により第４のエッチングレジスト膜を形成する工程と、第４のエッチングレジスト膜が形成されていない部分の大型銅板の厚みを第１のエッチングレジスト膜が形成されていない部分の大型銅板のエッチング後の厚みよりエッチングによって薄くする工程とを備えていても良い。
　第１の発明であるパワーモジュール用基板は、回路銅板が第１の回路銅板と第１の回路銅板以外の第２の回路銅板からなり、第１の回路銅板は半導体素子が載置される第１のエリア部と、第１のエリア部の外側で第１のエリア部を囲むように配され第１のエリア部より厚みが薄い第２のエリア部を有することで、半導体素子が載置される第１のエリア部の回路銅板の厚みを厚くすることができる。これにより、第１のエリア部の伝熱拡散範囲を広げることができる。この結果、半導体素子からの発熱をセラミックス板の下に形成された放熱銅板に速やかに伝達することができる。
　これと共に、本発明は、第２のエリア部の回路銅板の厚みを、第１のエリア部の回路銅板の厚みより薄くすることで、セラミックス板と銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。これにより、回路銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
　第２の発明であるパワーモジュール用基板は、第１のエリア部の周囲に第２のエリア部よりも厚みの薄い第３のエリア部を有することで、第１のエリア部に半導体素子を、接合材（例えば、半田等）を介して接合するときに、第１のエリア部からはみ出た接合材を、第２のエリア部と第３のエリア部の間に形成される段差部において堰き止めることができる。これにより、第１の回路銅板と第２の回路銅板間との短絡を防止することができる。
　第３の発明であるパワーモジュール用基板は、第２の回路銅板の厚みを第１のエリア部の回路銅板の厚みよりも薄くすることで、セラミックス板と第２の回路銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。これにより、第２の回路銅板の端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
　しかも、第１の回路銅板が第３のエリア部を有する場合は、第１のエリア部に半導体素子を、接合材を介して接合するときに、第１のエリア部からはみ出した接合材を、第２のエリア部と第３のエリア部の間に形成される段差部において堰き止めることができる。これにより、第１の回路銅板と第２の回路銅板との間の短絡を防止することができる。
　第４の発明であるパワーモジュール用基板集合体では、半導体素子を搭載するための第１のエリア部が規則正しく配置されるため、第１のエリア部への半導体素子の搭載作業を効率的に行うことができる。
　この結果、第４の発明であるパワーモジュール用基板集合体を用いた最終製品の生産性を向上することができる。
　第５の発明であるパワーモジュール用基板の製造方法は、上述の第１の発明及び第４の発明の製造方法を特定したものである。このような第５の発明によれば、半導体素子からの発熱を速やかに放熱させることができるパワーモジュール用基板の製造を可能にすると共に、製造されたパワーモジュール用基板においてセラミックス板と銅板の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和して、回路銅板端部のセラミックス板からの剥離や、セラミックス板へのクラックの発生を回避することができる。
　また、第５の発明であるパワーモジュール用基板の製造方法では、特に、第２のエッチングレジスト膜をインクジェット方式で形成することで、第２のエッチングレジスト膜の断面形状を大型銅板面の凹凸形状に追随させることができる。つまり、大型銅板面上が凹凸形状であったとしても、所望の位置に高精度に第２のエッチングレジスト膜を形成することができる。これにより、破れや欠損のない第２のエッチングレジスト膜を大型銅板面の凹凸面上に容易に形成することができる。したがって、エッチングにより大型銅板面に精緻な凹凸形状を形成することができる。
　第６の発明であるパワーモジュール用基板の製造方法によれば、第４のエッチングレジスト膜をインクジェット方式で形成するので、第４のエッチングレジスト膜の断面形状を大型銅板面の凹凸形状に追随させることができる。つまり、大型銅板面上が凹凸形状であったとしても、所望の位置に高精度に第４のエッチングレジスト膜を形成することができる。これにより、破れや欠損のない第４のエッチングレジスト膜を大型銅板面の凹凸面に形成できる。したがって、エッチングにより大型銅板面に精緻な凹凸形状を形成することができる。
（Ａ）、（Ｂ）はそれぞれ本発明の実施の形態に係るパワーモジュール用基板の平面図、Ａ－Ａ’線部拡大縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の銅板の厚みの違いによる放熱性の説明図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の変形例に係るパワーモジュール用基板の平面図、Ｂ－Ｂ’線部拡大縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の他の変形例に係るパワーモジュール用基板の平面図、Ｃ－Ｃ’線縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同パワーモジュール用基板の更に他の変形例に係るパワーモジュール用基板の平面図、Ｄ－Ｄ’線縦断面図である。 （Ａ）～（Ｉ）はそれぞれ同パワーモジュール用基板の製造方法の説明図である。 （Ａ）～（Ｄ）はそれぞれ同パワーモジュール用基板の変形例に係るパワーモジュール用基板の製造方法の説明図である。
　図１（Ａ）、（Ｂ）を参照しながら、本発明の実施の形態に係るパワーモジュール用基板について説明する。
　図１（Ａ）、（Ｂ）に示すように、本発明に係るパワーモジュール用基板１０は、セラミックス板１１の一方の主面に回路銅板１２が島状に接合され、この回路基板１２全体で電気回路を形成している。また、このパワーモジュール用基板１０は、セラミックス板１１の他方の主面に、その全体（略全体の概念を含む）を覆うようにベタ状の放熱銅板１３が接合されている。この放熱銅板１３は、回路銅板１２上に搭載される電子部品（例えば、半導体素子１４等）から発生する熱を下方に（他方の主面側に）放熱させるために設けられている。
　さらに、回路銅板１２は、半導体素子１４等の電子部品を搭載する第１の回路銅板１２ａと、それ以外の第２の回路銅板１２ｂとにより構成されている。
　なお、本実施の形態においては、セラミックス板１１の一方の主面側に第１の回路銅板１２ａを１つのみ設ける場合を例に挙げて説明しているが、セラミックス板１１の一方の主面に形成する第１の回路銅板１２ａの数は２以上でもよい。
　さらに、本実施の形態においては、セラミックス板１１の一方の主面側に第２の回路銅板１２ｂを複数設ける場合を例に挙げて説明しているが、第２の回路銅板１２ｂは単数でもよい。
　また、図１乃至図５では、本発明に係るパワーモジュール用基板の作用効果が理解されやすいよう、第１の回路銅板１２ａ上に電子部品の一例としての半導体素子１４を搭載した状態を示しているが、本発明の概念は、半導体素子１４等の電子部品を必須の構成要素として含まなくても良い。
　本発明に係るパワーモジュール用基板１０は、第１の回路銅板１２ａのそれぞれに、個別に半導体素子１４等の電子部品が半田等の接合剤を介して接合された状態で用いられる。そして、半導体素子１４の上面に設けられている接続端子と第２の回路銅板１２ｂとがボンディングワイヤ（図示せず）で電気的に接続され、第２の回路銅板１２ｂと外部回路が金属リードで電気的に接続されるのが一般的である。また、本発明に係るパワーモジュール用基板１０では、パワーＩＣや、ＩＧＢＴ等のようなパワー系半導体素子１４からの発熱を速やかに回路銅板１２から下方（セラミックス板１１の他方の主面側）の放熱銅板１３に伝熱させ、更に放熱銅板１３に取り付けられるフィン方式や、水冷方式等からなるヒートシンク（図示せず）に伝えて放熱することで機器の性能が維持される。
　このようなパワーモジュール用基板１０の放熱性の向上には、銅板（回路銅板１２や放熱銅板１３）の厚みが大きく関係している。ここで、図２（Ａ）、（Ｂ）を参照しながら、銅板（第１の回路銅板１２ａ）の厚みの違いによる放熱性について説明する。回路銅板１２（第１の回路銅板１２ａ）上に搭載される半導体素子１４からの発熱は、熱伝導率に優れる回路銅板１２の上面から下面に向かって速やかに略一定角度αで下方に広がりながら伝えられる。次に、回路銅板１２の下面に達した熱は、セラミックス板１１の上面から下面に向かって略垂直に伝えられる。更に、セラミックス板１１の下面に達した熱は、熱伝導率に優れる放熱銅板１３の上面から下面に向かって速やかに略一定角度αで下方に広がりながら伝えられる。そして、放熱銅板１３の下面に達した熱は、放熱フィンやヒートシンク板等による図示しない空冷方式や、循環水を当接させる水冷方式等（図示せず）を介して排出される。上記の放熱銅板１３の下面に達する伝熱範囲は、図２（Ａ）に示すように、回路銅板１２及び放熱銅板１３の厚みが厚い場合をＸとし、図２（Ｂ）に示すように、回路銅板１２及び放熱銅板１３の厚みが薄い場合をＹとすると、Ｘ＞Ｙとなる。従って、放熱性は銅板（回路銅板１２や放熱銅板１３）の厚みが厚い程優れ、銅板（回路銅板１２や放熱銅板１３）の厚みが薄いと劣ることがわかる。
　しかしながら、通常、パワーモジュール用基板１０の製造工程において、セラミックス板１１に回路銅板１２や放熱銅板１３を接合する際に必要な温度は少なくとも８００℃以上になり、場合によっては１０００℃を超える場合がある。そして、この温度は、樹脂と銅で構成されるプラスチック回路基板の製造工程における双方の接合温度に比べて一際高い。このような製造工程を経て製造されるパワーモジュール用基板１０では、放熱性を向上しようとしてセラミックス板１１に接合される回路銅板１２や放熱銅板１３の厚みを厚くすると、セラミックス板１１と銅板（回路銅板１２や放熱銅板１３）の接合界面において、セラミックスと銅の熱膨張係数差による熱応力によって、セラミックス板１１から回路銅板１２や放熱銅板１３の端部の剥離が発生したり、セラミックス板１１にクラックが発生するという問題が生じる。なお、セラミックス板１１に回路銅板１２や放熱銅板１３を接合する際に、セラミックスと銅の熱膨張係数差によって、回路銅板１２と放熱銅板１３のそれぞれにはひずみが生じる。そして、回路銅板１２と放熱銅板１３のひずみ量が不均一である場合は、パワーモジュール用基板に反りが生じる。従って、このようなパワーモジュール用基板における反りの発生を抑えるためには、回路銅板１２と放熱銅板１３の体積がほぼ一致するように回路銅板１２や放熱銅板１３の厚みを設定する必要がある。
　そこで、本発明に係るパワーモジュール用基板１０では、半導体素子１４が搭載される第１の回路銅板１２ａを、目的に応じて回路銅板１２における所望の領域の厚みを変えたエリア部１５により構成している。
　また、このエリア部１５は、最も厚みの厚い第１のエリア部１５ａと、この第１のエリア部１５ａの外側で、第１のエリア部１５ａを囲むように配され、第１のエリア部１５ａより厚みが薄い第２のエリア部１５ｂと、により構成されている。そして、本発明に係るパワーモジュール用基板１０は、最も厚みの厚い第１のエリア部１５ａ上に、接合材（例えば、半田等）を介して電子部品（例えば、半導体素子１４等）が接合された状態で使用される。
　本発明に係るパワーモジュール用基板１０では、第１の回路銅板１２ａの厚みが最も厚い第１のエリア部１５ａに半導体素子１４を載置することで、半導体素子１４からの発熱を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面（他の主面側）に向かって伝えることができる。さらに、半導体素子１４からの発熱はセラミックス板１１の下に設けられる放熱銅板１３中を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面に向かって伝えることができる。この結果、半導体素子１４からの発熱は、放熱銅板１３に接合される図示しないヒートシンクを介して効率的に外部に放熱される。その一方で、本発明に係るパワーモジュール用基板１０では、第１の回路銅板１２ａにおける第２のエリア部１５ｂの厚みを第１のエリア部１５ａよりも薄くすることで、セラミックス板１１と第２の回路銅板１２ｂの接合界面におけるセラミックスと銅の熱膨張係数差による熱応力を緩和することができる。この結果、回路銅板１２端部のセラミックス板１１からの剥離の発生や、セラミックス板１１へのクラックの発生を回避することができる。
　なお、パワーモジュール用基板の反りを抑えるために、セラミックス板１１の下面に設けられる放熱銅板１３の厚みは、第１のエリア部１５ａの厚みと、第２のエリア部１５ｂの厚みの間の値になるよう設定することが望ましい。また、第２の回路銅板１２ｂの厚みは特に限定されないが、その厚みが第１のエリア部１５ａの厚みよりも大きいと、セラミックス板１１と第２の回路銅板１２ｂの接合界面におけるセラミックスと銅の熱膨張係数差による熱応力が増大し、第２の回路銅板１２ｂ端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラック発生による破壊の発生を回避するのが難しくなる。
　上記の本発明に係るパワーモジュール用基板１０に使用されるセラミックス板１１は、特にその材質を限定するものではないが、アルミナ、アルミナ－ジルコニア等のアルミナを主体とする酸化物や、窒化ケイ素、窒化アルミニウムが望ましい。これらのセラミックスの純度は１００％である必要はなく、セラミックスの焼結を助けるためのケイ素、マグネシウム、希土類元素等の成分が５重量％以下含まれていても良い。上記のパワーモジュール用基板１０に使用されるセラミックス板１１の厚さは、０.２ｍｍから１.０ｍｍの範囲内とするのが典型的であるが、放熱性を高めるためには、セラミックス板１１の強度、絶縁性が確保される限り、薄いほうが望ましい。なお、セラミックス板１１に回路銅板１２や放熱銅板１３を加熱直接接合法により接合する場合は、セラミックス板１１として、アルミナ、アルミナ－ジルコニア等のアルミナを主体とする酸化物セラミックスを用いることが望ましい。この場合、上記酸化物セラミックスの焼結を助けるためのケイ素、マグネシウム、希土類元素等の成分が５重量％以下含まれる窒化ケイ素、窒化アルミニウムの窒化物セラミックスを用いることもできる。また、上記のパワーモジュール用基板１０を構成するセラミックス板１１として、窒化ケイ素、窒化アルミニウム等の窒化物セラミックスを用いる場合は、活性金属ろう材によるろう付け接合法により回路銅板１２や放熱銅板１３をセラミックス板１１に接合することができる。
　また、上記の本発明に係るパワーモジュール用基板１０に使用される回路銅板１２や放熱銅板１３の材質は、高い電気伝導性と熱伝導性を有しかつ高価でない、無酸素銅、タフピッチ銅、リン脱酸銅が望ましい。この回路銅板１２や放熱銅板１３は、材料組織上の特徴を阻害するものでなければ、多少の不純物を含有していても良い。不純物の含有量は、例えば銀や錫であれば、０.０５重量％までは許容できる。また、上記のパワーモジュール用基板１０に使用される回路銅板１２や放熱銅板１３の厚さは、０.２ｍｍから０.６ｍｍの範囲内とするのが典型的であるが、放熱性を要求される用途では、１.０ｍｍ 以上になる場合もある。
　第１のエリア部１５ａに半導体素子１４が半田で接合されるとき、溶融した半田（接合材）が第１のエリア部１５ａから第２のエリア部１５ｂに、更には、第２のエリア部１５ｂからセラミックス板１１に流れ出す場合がある。そして、この流れ出した半田（接合材）が隣接する第２の回路銅板１２ｂに達して回路銅板１２ａと回路銅板１２ｂの間が短絡するという不具合が起きる場合がある。このような課題に対しては、例えば、特許文献３（特開平１０－２４２３３１号公報）の図２，３に示されるように、半田の流れ出しを防止するために回路銅板の表面に、土手状の突起を設けて、この突起により半導体素子の周囲を囲んでおくという技術内容が開示されている。この場合、半導体素子を半田で回路銅板の表面に接合する場合の半田の流れ出しを土手状の突起により妨げることができる。しかしながらこの場合は、半導体素子からの発熱の放熱性が何ら考慮されてはいない。つまり、特許文献３に開示される発明の場合は、半導体素子下面側における回路板（２）の厚みが一様であるため、放熱性を向上しようとしてこの回路板（２）の厚みを厚くすると、回路板（２）の端部がセラミック基板（１）から剥離するという課題が起こり易くなる。他方、回路板（２）の端部のセラミック基板（１）からの剥離を防止しようとして、回路板（２）の厚みを薄くすると、今度は半導体素子からの発熱の放熱性が低下するという課題が生じることが予想される。
　上述のような課題に対処する目的で発明されたのが図３（Ａ）、（Ｂ）に示す本発明の変形例に係るパワーモジュール用基板である。
　ここで、図３（Ａ）、（Ｂ）を参照しながら、半田の流れ出しを防止できる本発明の変形例に係るパワーモジュール用基板について説明する。
　図３（Ａ）、（Ｂ）に示すように、本発明の変形例に係るパワーモジュール用基板１０ａは、セラミックス板１１の一方の主面に第１の回路銅板１２ａと第２の回路銅板１２ｂとからなる島状の回路銅板１２を有し、セラミックス板１１の他方の主面にはベタ状の放熱銅板１３を有している。また、本発明の変形例に係るパワーモジュール用基板では、半導体素子１４が搭載される第１の回路銅板１２ａは、目的に応じて所望の領域の厚みを変えたエリア部１５により構成されている。より具体的には、このエリア部１５は、図３に示すように、第１のエリア部１５ａと第２のエリア部１５ｂとの間に、第２のエリア部１５ｂよりも回路銅板１２の厚みが薄い第３のエリア部１５ｃを備えてなるものである。つまり、本発明の変形例に係るパワーモジュール用基板１０ａのエリア部１５では、回路銅板１２の厚みが、第１のエリア部１５ａ、第２のエリア部１５ｂ、第３のエリア部１５ｃの順で薄くなっている。なお、図３に示すパワーモジュール用基板１０ａは、先の図１に示すパワーモジュール用基板１０と同様に、第２の回路銅板１２ｂの厚みを限定するものではない。しかしながら、第２の回路銅板１２ｂの厚みが第１のエリア部１５ａの厚みよりも大きいと、セラミックス板１１と第２の回路銅板１２ｂの接合界面においてセラミックスと銅の熱膨張係数差による熱応力が増大し、第２の回路銅板１２ｂ端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避するのが難しくなる。このため、本発明の変形例に係るパワーモジュール用基板１０ａにおいても、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みよりも小さく設定しておくことが望ましい。
　上記の本発明の変形例に係るパワーモジュール用基板１０ａによれば、半導体素子１４からの発熱を速やかに放熱させることができ、回路銅板１２や放熱銅板１３の端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。これと共に、本発明の変形例に係るパワーモジュール用基板１０ａによれば、半導体素子１４等の電子部品を第１のエリア部１５ａに半田（接合材）で接合する時に、第１のエリア部１５ａの外に流れ出た半田（接合材）を第３のエリア部１５ｃに落とし込んで、半田が第２のエリア部１５ｂの外に流れ出ないようにすることができる。これにより、第１の回路銅板１２ａとそれに隣接する第２の回路銅板１２ｂとの短絡の発生を防止することができる。
　図４（Ａ）、（Ｂ）に示すように、本発明にかかるパワーモジュール用基板１０は、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みより薄くした、あるいは、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）の厚みである、パワーモジュール用基板１０ｂとしてもよい。
　また、図５（Ａ）、（Ｂ）に示すように、上記の本発明の変形例に係るパワーモジュール用基板１０ａは、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みより薄くした、あるいは、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）の厚みである、パワーモジュール用基板１０ｃとしてもよい。
　特に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃにおいて、第２の回路銅板１２ｂの厚みを、第２のエリア部１５ｂの厚みと同じ（略同一の概念を含む）にした場合は、その製造工程をシンプルにできるので（後段において説明する本発明に係るパワーモジュール用基板の製造方法を参照）、その生産性を向上することができる。
　更に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃは、セラミックス板１１の下面に設けられた放熱銅板１３の厚みがパワーモジュール用基板１０ｂ、１０ｃの反りバランスを考慮した厚みに設定されている。具体的には、放熱銅板１３の厚みが、第１の回路銅板１２ａの第１のエリア部１５ａの厚みと、第２のエリア部１５ｂの厚み又は第２の回路銅板１２ｂの厚み、の間の値になるように設定されている。
　従って、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、第１の回路銅板１２ａにおいて厚みが最も厚い第１のエリア部１５ａに半導体素子１４を載置することで、半導体素子１４からの発熱を、第１の回路銅板１２ａにおいて略一定角度αで伝熱拡散範囲を下方に広げながら速やかにその下面に向かって伝えることができる。更に、半導体素子１４からの発熱は、セラミックス板１１の下面側に設けられた放熱銅板１３中を、略一定角度αで伝熱拡散範囲を下方に広げながら速やかに下面に向かって伝達される。このように図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、半導体素子１４からセラミックス板１１までの距離を局所的に大きくすることにより、図示しないヒートシンクを介して効率的に、半導体素子１４からの発熱を外部に放熱させることができる。
　これと共に、図４、５に示すパワーモジュール用基板１０ｂ、１０ｃでは、第２のエリア部１５ｂの厚みと、第２の回路銅板１２ｂの厚みを、第１のエリア部１５ａの厚みよりも薄くしている。これにより、セラミックス板１１と第２の回路銅板１２ｂの接合界面における、並びに、セラミックス板１１と放熱銅板１３の接合界面における、セラミックスと銅の熱膨張係数差による熱応力を緩和して、全ての回路銅板１２の端部、及び、放熱銅板１３の端部、のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。
　なお、図１，図３－５に示す本発明に係るパワーモジュール用基板１０，１０ａ－１０ｃでは、第２のエリア部１５ｂ、第３のエリア部１５ｃ及び第２の回路銅板１２ｂの厚みが、第１のエリア部１５ａの厚み又は第２のエリア部１５ｂの厚みよりも小さく設定されていれば、第２のエリア部１５ｂ、第３のエリア部１５ｃ及び第２の回路銅板１２ｂの厚みは、必ずしも均一でなくてもよい。
　上述のような本発明に係るパワーモジュール用基板１０，１０ａ－１０ｃは、図１（Ａ）、図３（Ａ）、図４（Ａ）及び図５（Ａ）のそれぞれに示されるような個片状のものとして提供してもよいが、複数のパワーモジュール用基板１０，１０ａ－１０ｃのそれぞれを碁盤目状に配置したものを、一体化してなるパワーモジュール用基板集合体として提供してもよい。
　このようなパワーモジュール用基板集合体では、半導体素子１４を搭載する第１のエリア部１５ａが、セラミックス板１１上に規則正しく配置されるので、第１のエリア部１５ａ上に効率良く半導体素子１４を搭載することができる。
　この場合、パワーモジュール用基板集合体を用いて最終製品である、例えば、エアコン等の家庭用や業務用電子機器、ロボットやエレベータ等の制御用電子機器、電気自動車や電車等の電子機器等を生産する場合に、その生産性を向上することができる。
　次いで、図６（Ａ）～（Ｉ）を参照しながら、先の図４に示す本発明に係るパワーモジュール用基板１０ｂの製造方法について説明する。より具体的には、第１のエリア部１５ａと第２のエリア部１５ｂの間に、第３のエリア部１５ｃを備えないエリア部１５（第１の回路銅板１２ａ）を有するパワーモジュール用基板の製造方法を図６を参照しながら説明する。
　セラミックス板１１の一方の主面に島状の回路銅板１２を設けるとともに、他方の主面にベタ状の放熱銅板１３が設けられた本発明に係るパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃの製造方法は、概ね２種類に大別することができる。個片体状のパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃを個別に作製する方法と、大型のセラミックス板１１に個片体状のパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃを複数配列してなるパワーモジュール用基板集合体を作製した後に、このパワーモジュール用基板集合体を分割個・片化する方法である。
　ここでは、大型のセラミックス板を用いる製造方法（後者の場合）を例に挙げて説明する。
　本発明に係るパワーモジュール用基板の製造方法は主に、大型のセラミックス板を作製する工程［図６（Ａ）に示す第１の工程に対応］と、この大型のセラミックス板の一方の主面と他の主面の両方に大型の銅板を接合する工程［図６（Ａ）に示す第１の工程に対応］と、大型のセラミックス板に接合された大型の銅板から、分割・個片化した際に回路銅板１２や放熱銅板１３となるパターンを形成してパワーモジュール用基板集合体を作製する工程［図６（Ｂ）－（Ｉ）に示す第２－第５の工程に対応］と、必要に応じて、パワーモジュール用基板集合体を個片体状のパワーモジュール用基板１０、１０ａ，１０ｂ、１０ｃに分割・個片化する工程（図示せず）とにより構成されている。
　図６（Ａ）に示すように、第１工程では、個片体状のパワーモジュール用基板１０ｂにおけるセラミックス板１１を複数個配列してなる平板状の大型セラミックス板２１が作製される。この大型セラミックス板２１は、セラミックグリーンシートを所望の大きさの四角形状に切断した後、焼成して作成される。セラミックグリーンシートが酸化物セラミックスの場合には、大気中において、１５００℃以上の高温で焼成して作製される。また、セラミックグリーンシートが窒化物セラミックスの場合には、窒素雰囲気中において、１６００℃以上の高温で焼成して作製される。
　次に、焼成済みの大型セラミックス板２１の一方の主面には、回路銅板１２となる平板状の大型銅板２２を、また、大型セラミックス板２１の他方の主面には、放熱銅板１３となる平板状の大型銅板２３を、加熱直接接合法（大型セラミックス板２１が酸化物セラミックスの場合）により、又は、活性金属ろう材によるろう付け接合法（大型セラミックス板２１が酸化物セラミックスでない場合）により、接合する。
　上記の加熱直接接合法とは、大型セラミックス板２１の一方の主面に大型銅板２２を、また、大型セラミックス板２１の他方の主面に大型銅板２３を配して、互いに対向する面同士を接触させた後、Ｃｕ－Ｃｕ２Ｏ共晶体が生じる１０６５－１０８３℃（銅の融点）の範囲内の温度に加熱して、大型セラミックス板２１と、大型銅板２２，２３のそれぞれの界面にＣｕ－Ｃｕ２Ｏ共晶体を生成させた後、これらを冷却することにより、大型セラミックス板２１に大型銅板２２，２３を接合材を介することなしに直接接合する方法である。
　また、活性金属ろう材によるろう付け接合法とは、大型セラミックス板２１の一方の主面と大型銅板２２の間、及び、大型セラミックス板２１の他方の主面と大型銅板２３の間に、金属ろう材（例えば、ＴｉやＺｒの活性化金属を含む銅より融点の低いＡｇ－Ｃｕ合金等）を介設した後、８００℃程度の温度で加熱して大型セラミックス板２１と大型銅板２２，２３とを液相接合する方法である。
　なお、回路銅板１２用の大型銅板２２と、放熱銅板１３用の大型銅板２３の厚みは、いずれも特に限定する必要ははないが、放熱銅板１３用の大型銅板２３の厚みは、後述するように、第２のエリア部１５ｂの厚みに近似させておくことが好ましい。
　次に、図６（Ｂ）に示すように、第２工程では、大型銅板２２において半導体素子１４を載置する第１のエリア部１５ａとなる領域に、第１のエッチングレジスト膜２５が形成される。また、放熱銅板１３用の大型銅板２３上には、その全面を覆うように第１のエッチングレジスト膜２５ａが形成される。この第１のエッチングレジスト膜２５、２５ａの形成方法についは特に限定する必要はなく、例えば、インクジェット方式や以下に説明するその他の方式を用いて形成することができる。
　上記のインクジェット方式とは、大型銅板２２、２３上にフォトレジスト液からなるインクを直接吐出して塗布し、この塗布されたインクを感光硬化させて第１のエッチングレジスト膜２５、２５ａを形成する方式である。
　また、インクジェット方式以外の他の方式による第１のエッチングレジスト膜２５、２５ａの形成方法としては、大型銅板２２、２３上にフォトレジストペーストをスクリーン印刷して、印刷したフォトレジストペーストを感光硬化させる方式がある。あるいは、これ以外の他の方式としては、フォトレジストからなるドライフィルムを大型銅板２２、２３に貼り付けた後、このドライフィルムにパターンマスクを当接させて、パターンマスクから裸出するパターン部を感光硬化させてから、パターンマスクを取り除いて、パターン部以外の硬化していないドライフィルムを除去して所望個所にパターンを形成するというドライフィルム方式により第１のエッチングレジスト膜２５、２５ａを形成することもできる。更には、上記のドライフィルムに代えてフォトレジスト液を直接大型銅板２２、２３のそれぞれの上面にロールコーター等で塗布したり、フォトレジスト液中に接合体２４自体を浸漬したりすることにより、第１のエッチングレジスト膜２５、２５ａを大型銅板２２、２３上に形成してから乾燥させ、乾燥後の乾燥膜（第１のエッチングレジスト膜２５、２５ａ）にパターンマスクを当接させて、パターンマスクから裸出するパターン部を感光硬化させた後に、パターンマスクを取り除いて感光硬化したパターン部以外の硬化していない乾燥膜を除去することにより、大型銅板２２、２３上の所望個所に第１のエッチングレジスト膜２５、２５ａを形成することもできる。
　次に、図６（Ｃ）に示すように、第３工程では、大型銅板２２の第１のエッチングレジスト膜２５、２５ａから露出する部分をエッチングして、露出部分の厚みを第１のエリア部１５ａの厚みより薄く、例えば、第１のエリア部１５ａの厚みの半分（略半分の概念を含む）の厚みにする。このエッチングは、酸性のエッチング液［例えば、塩化第二鉄（ＦｅＣｌ３）や塩化第二銅（ＣｕＣｌ２）等］、又は、アルカリ性のエッチング液［例えば、酸化銅（ＣｕＯ）に塩化アンモニウム（ＮＨ４Ｃｌ）を混ぜ合わせてなるもの］で大型銅板２２を腐食させて除去して行われる。この後、図６（Ｄ）に示すように、第３工程では、苛性ソーダ等を使用して第１のエッチングレジスト膜２５、２５ａを大型銅板２２、２３上から剥離除去する。
　なお、本実施の形態では、第２の回路銅板１２ｂの厚みを、第２のエリア部１５ｂの厚みと同じにしているが、第２の回路銅板１２ｂの厚みは、第１のエリア部１５ａや第２のエリア部１５ｂの厚み必ずしもと同じである必要はない。また、エッチングされたエリアの銅板の表面が平坦である必要は必ずしもなく、エッチングされたすべてのエリアの銅板（大型銅板２２）の厚みが、エッチングされないエリアの銅板（大型銅板２２）の厚みよりも薄くなっていればよい。
　次に、図６（Ｅ）に示すように、大型銅板２２において回路銅板１２となる領域に、フォトレジスト液からなるインクを用いてインクジェット方式により第２のエッチングレジスト膜２５ｂを形成する。この時、大型銅板２３の放熱銅板１３となる領域にも第３のエッチングレジスト膜２５ｃを形成するが、この第３のエッチングレジスト膜２５ｃの形成方式をインクジェット方式に特定する必要はなく、インクジェット方式以外の上述の他の方式により第３のエッチングレジスト膜２５ｃを形成してもよい。
　そして、図６（Ｆ）に示すように、第２、第３のエッチングレジスト膜２５ｂ、２５ｃから露出する大型銅板２２、２３を上述の方法と同様の方法によりエッチングして大型セラミックス板２１上の所望個所に大型セラミックス板２１の表面を露出させることで、個片体状のパワーモジュール用基板における回路銅板１２と、放熱銅板１３の外形形状が形成される。
　上述のインクジェット方式では、フォトレジストインクを銅板（大型銅板２２、２３）の表面に直接吐出してパターンを形成するので、他の方式の場合のように銅板表面が平坦でなくとも銅板の表面に正確にパターンを形成することができる。つまり、インクジェット方式を採用する場合は、塗布対象物の表面が平坦である必要がない。従って、インクジェット方式を採用することで、表面に凹凸が形成された大型銅板２２上の所望個所に第２のエッチングレジスト膜２５ｂを高い位置精度を保ちながら密着させることができる。これにより、大型銅板２２とエッチングレジスト膜の密着面へのエッチング液の侵入を防止し、正確な形状の回路銅板１２を形成することができる。また、上記の第１，第３のエッチングレジスト膜２５，２５ａ，２５ｃは、平坦な大型銅板２２，２３上に形成されるため、その形成方式をインクジェット方式に特定する必要は特にない。
　次に、図６（Ｇ）に示すように、第５工程では、複数組の回路銅板１２と複数組の放熱銅板１３の上面から第２、第３のエッチングレジスト膜２５ｂ、２５ｃを剥離すると、個片体状のパワーモジュール用基板１０ｂが複数個一体に配列されてなるパワーモジュール用基板集合体２６が形成される。
　更に、図６（Ｈ）に示すように、第５工程では、パワーモジュール用基板集合体２６から個片体状のパワーモジュール用基板１０ｂを得るためのレーザースクライブライン２７を大型セラミックス板２１に形成している。
　なお、レーザースクライブライン２７が形成されたパワーモジュール用基板集合体２６を製品として出荷する場合もある。このような、レーザースクライブライン２７を有するパワーモジュール用基板集合体２６によれば、大型セラミックス板２１上に規則正しく第１のエリア部１５ａが配置されるので、第１のエリア部１５ａへの半導体素子１４の搭載作業を効率的に行うことができる。この結果、パワーモジュール用基板集合体２６を用いた最終製品の生産性を向上させることができる。また、本発明に係るパワーモジュール用基板の製造方法を、レーザースクライブライン２７を有するパワーモジュール用基板集合体２６の作製を完了した時点で完了する場合、パワーモジュール用基板集合体２６を分割・個片化する工程は、第１のエリア部１５に半導体素子１４を搭載した後に行うことになる。
　そして、パワーモジュール用基板集合体２６をレーザースクライブライン２７に沿って分割・個片化することで、容易に個片体状のパワーモジュール用基板１０ｂを得ることができる。なお、レーザースクライブライン２７は、通常のＹＡＧレーザーや、ＣＯ２レーザー等を用いて容易に形成することができる。
　上記のような本発明に係るパワーモジュール用基板１０ｂの製造方法によれば、精緻な凹凸面を有する回路銅板１２を形成することができるので、回路銅板１２における厚みの厚い部分（第１のエリア部１５ａ）に半導体素子１４を搭載した際に、半導体素子１４からの発熱を外部に速やかに放熱させることができる。それと共に、本発明に係るパワーモジュール用基板の製造方法によれば、パワーモジュール用基板１０ｂにおいて半導体素子１４が搭載されない領域の回路銅板１２（第２のエリア部１５ｂ、第３のエリア部１５ｃ、第２の回路銅板１２ｂ及び放熱銅板１３）の厚みを相対的に薄くすることができるので、セラミックス板１１と回路銅板１２及び放熱銅板１３の接合界面におけるセラミックスと銅の熱膨張係数差による熱応力による、回路銅板１２及び放熱銅板１３の端部のセラミックス板１１からの剥離や、セラミックス板１１へのクラックの発生を回避することができる。
　次いで、図７（Ａ）～（Ｄ）を参照しながら、本発明の実施の形態に係るパワーモジュール用基板１０、１０ａ、１０ｂ、１０ｃの内、第１の回路銅板１２ａにおける第１のエリア部１５ａと第２のエリア部１５ｂの間に第３のエリア部１５ｃを有するパワーモジュール用基板１０ｃ（図５を参照）の製造方法について説明する。また、本発明の変形例に係るパワーモジュール用基板１０ｃの製造方法では、上記のパワーモジュール用基板１０ｂの製造方法で説明した第１工程［図６（Ａ）を参照］から第４工程［図６（Ｆ）を参照］が共通している。
　本発明の変形例に係るパワーモジュール用基板の製造方法では、まず、図６（Ｆ）の第４工程が終了した接合体２４から、第２のエッチングレジスト膜２５ｂを剥離する。
　次に、図７（Ａ）に示す工程では、大型銅板２２から形成された第１、第２の回路銅板１２ａ、１２ｂ上に、インクジェット方式により第４のエッチングレジスト膜２５ｄを形成する。この第４のエッチングレジスト膜２５ｄは、第１の回路銅板１２ａの第１のエリア部１５ａの周縁に溝状の開口部を有し、この開口部以外の第１の回路銅板１２ａの表面を覆っている。
　また、第４のエッチングレジスト膜２５ｄは、第２の回路銅板１２ｂの全面を覆っている。また、図７（Ｂ）には示していないが、第１の回路銅板１２ａの第１のエリア部１５ａの周縁における断面、第２のエリア部１５ｂの周縁における断面、および、第２の回路銅板１２ｂの周縁における断面にも第４のエッチングレジスト膜２５ｄが形成されている。つまり、図７（Ａ）に示す工程では、第１の回路銅板１２ａの上面における第３のエリア部１５ｃの形成予定位置にだけ、第４のエッチングレジスト膜２５ｄが形成されておらず、それ以外の全ての第１の回路銅板１２ａの表面（上面及び断面）には第４のエッチングレジスト膜２５ｄが形成される。
　次に、図７（Ｂ）に示すように、第４のエッチングレジスト膜２５ｄの開口部から露出する第１の回路銅板１２ａの表面をエッチングして、その厚みが第２のエリア部１５ｂの厚みより薄い第３のエリア部１５ｃを形成する。そして、第４のエッチングレジスト膜２５ｄと第３のエッチングレジスト膜２５ｃを剥離する。インクジェット方式は、フォトレジストインクを回路銅板１２となる銅板の表面に直接吐出して塗布することによりパターンが形成されるので、先に述べた他の方式を採用する場合のように、位置精度の高いパターンを形成するために回路銅板１２となる銅板の表面が平坦である必要がない。従って、回路銅板１２となる銅板の表面の所望個所に、より具体的には、表面に凹凸が形成された第１の回路銅板１２ａの上面、第１の回路基板１２ａの周縁における断面、および、第２の回路基板１２ｂの周縁における断面に、第４のエッチングレジスト膜２５ｄを密着させることができる。これにより、第４のエッチングレジスト膜２５ｄとその密着対象である第１の回路基板１２ａの接合面へのエッチング液の侵入を防止して、所望の形状の第１の回路基板１２ａを正確に形成することができる。従って、本発明の変形例に係るパワーモジュール用基板の製造方法（パワーモジュール用基板１０ｃの製造方法）によれば、精緻な凹凸状の第１の回路銅板１２ａの形成を可能にするとともに、を第１のエリア部１５ａに半導体素子１４搭載する際に、第１のエリア部１５ａから流出する半田を受け止めることができる第３のエリア部１５ｃを備えたパワーモジュール用基板１０ｃを製造することができる。　
　なお、図７（Ｃ）に示すように、本発明の変形例に係るパワーモジュール用基板の製造方法（パワーモジュール用基板１０ｃの製造方法）では、先に説明したパワーモジュール用基板１０ｂの製造方法と同様に、パワーモジュール用基板集合体２６ａから個片体状のパワーモジュール用基板１０ｂを得るためのレーザースクライブライン２７を大型セラミックス板２１に形成している。そして、図７（Ｄ）に示すように、大型セラミックス基板２１に形成されるレーザースクライブライン２７に沿って分割することで個片体状のパワーモジュール用基板１０ｃを容易に得ることができる。
　なお、図７（ｃ）に示すようなレーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａを製品として出荷する場合がある。このような、レーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａでは、大型セラミックス板２１上に規則正しく第１のエリア部１５ａが配置されるので、この第１のエリア部１５ａへの半導体素子１４の搭載作業を効率的に行うことができる。この結果、レーザースクライブライン２７を備えたパワーモジュール用基板集合体２６ａを用いた最終製品の生産性を向上させることができる。
　なお、この場合、パワーモジュール用基板集合体２６ａを分割・個片化する工程は、半導体素子１４を第１のエリア部１５ａに搭載した後に行われることになる。
　本発明のパワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法は、急激に高電圧が掛かる機器であって、発生する熱を速やかに放熱して高信頼性を維持して使用できる、例えば、エアコン等の家庭用や業務用電子機器、ロボットやエレベータ等の制御用電子機器、電気自動車や電車等の電子機器等に利用されている。
１０…パワーモジュール用基板
１０ａ…パワーモジュール用基板
１０ｂ…パワーモジュール用基板
１０ｃ…パワーモジュール用基板
１１…セラミックス板
１２…回路銅板
１２ａ…第１の回路銅板
１２ｂ…第２の回路銅板
１３…放熱銅板
１４…半導体素子
１５…エリア部
１５ａ…第１のエリア部
１５ｂ…第２のエリア部
１５ｃ…第３のエリア部
２１…大型セラミックス板
２２…大型銅板
２３…大型銅板
２４…接合体
２５…第１のエッチングレジスト膜
２５ａ…第１のエッチングレジスト膜
２５ｂ…第２のエッチングレジスト膜
２５ｃ…第３のエッチングレジスト膜
２５ｄ…第４のエッチングレジスト膜
２６…パワーモジュール用基板集合体
２６ａ…パワーモジュール用基板集合体
２７…レーザースクライブライン
 

Claims (6)

  1. 　セラミックス板（１１）と、
    　前記セラミックス板（１１）の主面に形成された回路銅板（１２）と、
    　前記セラミックス板（１１）の前記主面の反対の面に形成された放熱銅板（１３）と、を有し、
    　前記回路銅板（１２）は、少なくとも１の第１の回路銅板（１２ａ）と、前記第１の回路銅板（１２ａ）以外の少なくとも１の第２の回路銅板（１２ｂ）と、からなり、
    　前記第１の回路銅板（１２ａ）は、半導体素子（１４）が載置される第１のエリア部（１５ａ）と、前記第１のエリア部（１５ａ）の外側で前記第１のエリア部（１５ａ）を囲むように配され前記第１のエリア部（１５ａ）より厚みが薄い第２のエリア部（１５ｂ）と、を具備していることを特徴とするパワーモジュール用基板（１０）。
  2. 　前記第１の回路銅板（１２ａ）は、前記第１のエリア部（１５ａ）と前記第２のエリア部（１５ｂ）との間に形成され、前記第２のエリア部（１５ｂ）より厚みが薄い第３のエリア部（１５ｃ）を具備していることを特徴とする請求項１に記載のパワーモジュール用基板（１０ａ）。
  3. 　前記第２の回路銅板（１２ｂ）の厚みは、前記第１のエリア部（１５ａ）の厚みより薄いことを特徴とする請求項１又は請求項２に記載のパワーモジュール用基板（１０ｂ，１０ｃ）。
  4. 　請求項１乃至請求項３のいずれか１項に記載されるパワーモジュール用基板（１０，１０ａ－１０ｃ）が碁盤目状に配置され、一体化されてなることを特徴とするパワーモジュール用基板集合体（２６，２６ａ）。
  5. 　セラミックス板の両面に加熱直接接合法または活性金属ろう材によるろう付け接合法により大型銅板を接合する工程と、
    　前記大型銅板に第１のエッチングレジスト膜を形成する工程と、
    　前記第１のエッチングレジスト膜が形成されていない部分の前記大型銅板の厚みをエッチングによって薄くする工程と、
    　前記第１のエッチングレジスト膜を剥離する工程と、
    　前記大型銅板のうち一つに対して第２のエッチングレジスト膜を形成するとともに、他の一つに対して第３のエッチングレジスト膜を形成する工程と、
    　前記第２のエッチングレジスト膜および前記第３のエッチングレジスト膜が形成されていない部分の前記大型銅板をエッチングによって除去し前記セラミックス板を露出させる工程と、
    　前記第２のエッチングレジスト膜を剥離する工程と、
    　前記第３のエッチングレジスト膜を剥離する工程と、
    　前記セラミックス板の表面に分割用のレーザースクライブラインを形成する工程と、を有し、
    　前記第２のエッチングレジスト膜は、インクジェット方式により形成されることを特徴とするパワーモジュール用基板の製造方法。
  6. 　前記第２のエッチングレジスト膜を剥離する工程と、前記第３のエッチングレジスト膜を剥離する工程と、の間に、
    　前記第２のエッチングレジスト膜を剥離した前記大型銅板に対してインクジェット方式により第４のエッチングレジスト膜を形成する工程と、
    　前記第４のエッチングレジスト膜が形成されていない部分の前記大型銅板の厚みを、エッチングにより、前記第１のエッチングレジスト膜が形成されていない部分の前記大型銅板のエッチング後の厚みよりも薄くする工程と、を備えることを特徴とする請求項５に記載のパワーモジュール用基板の製造方法。
PCT/JP2016/065838 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 WO2016190440A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP16800144.4A EP3306655B1 (en) 2015-05-27 2016-05-27 Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules
JP2017520825A JP6706253B2 (ja) 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US15/821,894 US10937715B2 (en) 2015-05-27 2017-11-24 Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-107141 2015-05-27
JP2015107141 2015-05-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/821,894 Continuation US10937715B2 (en) 2015-05-27 2017-11-24 Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module

Publications (1)

Publication Number Publication Date
WO2016190440A1 true WO2016190440A1 (ja) 2016-12-01

Family

ID=57392897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065838 WO2016190440A1 (ja) 2015-05-27 2016-05-27 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Country Status (5)

Country Link
US (1) US10937715B2 (ja)
EP (1) EP3306655B1 (ja)
JP (1) JP6706253B2 (ja)
HU (1) HUE055979T2 (ja)
WO (1) WO2016190440A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101764A (ja) * 2016-12-22 2018-06-28 株式会社Ｎｓｃ パワーモジュール基板の生産方法および生産装置
JP2018101765A (ja) * 2016-12-22 2018-06-28 株式会社Ｎｓｃ パワーモジュール基板およびその生産方法
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法
CN111566807A (zh) * 2018-01-24 2020-08-21 三菱综合材料株式会社 功率模块用基板的制造方法及陶瓷-铜接合体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016203058B3 (de) * 2016-02-26 2017-05-18 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund und Modul
EP3493253B1 (en) * 2016-07-28 2024-05-29 Kabushiki Kaisha Toshiba Circuit board and semiconductor module
DE102016117003A1 (de) * 2016-09-09 2018-03-15 Eaton Industries (Austria) Gmbh Schutzschaltgerät
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
CN111316408B (zh) * 2017-10-30 2023-07-18 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
DE102018119313B4 (de) * 2018-08-08 2023-03-30 Rogers Germany Gmbh Verfahren zum Bearbeiten eines Metall-Keramik-Substrats und Anlage zum Durchführen des Verfahrens
CN210630166U (zh) * 2019-10-18 2020-05-26 莫列斯有限公司 连接器组件
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
DE102021107690A1 (de) 2021-03-26 2022-09-29 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2006156994A (ja) * 2004-11-05 2006-06-15 Dowa Mining Co Ltd 電子部品搭載基板、その製造装置および製造方法
JP2007134563A (ja) * 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2008198905A (ja) * 2007-02-15 2008-08-28 Hitachi Metals Ltd セラミックス基板及びセラミックス回路基板の製造方法並びに集合基板と半導体モジュール
JP2012182279A (ja) * 2011-03-01 2012-09-20 Showa Denko Kk 絶縁回路基板およびその製造方法、パワーモジュール用ベースおよびその製造方法
JP2012531728A (ja) * 2009-07-02 2012-12-10 キュラミーク エレクトロニクス ゲーエムベーハー 電子装置
JP2015056616A (ja) * 2013-09-13 2015-03-23 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103150A (ja) 1990-08-23 1992-04-06 Mitsubishi Materials Corp Ｉｃ実装構造
JPH10242330A (ja) 1997-02-21 1998-09-11 Dowa Mining Co Ltd パワーモジュール用基板及びその製造法
JP3531133B2 (ja) 1997-02-24 2004-05-24 同和鉱業株式会社 パワーモジュール用基板及びその製造法
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP6124521B2 (ja) * 2012-07-03 2017-05-10 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2006156994A (ja) * 2004-11-05 2006-06-15 Dowa Mining Co Ltd 電子部品搭載基板、その製造装置および製造方法
JP2007134563A (ja) * 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2008198905A (ja) * 2007-02-15 2008-08-28 Hitachi Metals Ltd セラミックス基板及びセラミックス回路基板の製造方法並びに集合基板と半導体モジュール
JP2012531728A (ja) * 2009-07-02 2012-12-10 キュラミーク エレクトロニクス ゲーエムベーハー 電子装置
JP2012182279A (ja) * 2011-03-01 2012-09-20 Showa Denko Kk 絶縁回路基板およびその製造方法、パワーモジュール用ベースおよびその製造方法
JP2015056616A (ja) * 2013-09-13 2015-03-23 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101765A (ja) * 2016-12-22 2018-06-28 株式会社Ｎｓｃ パワーモジュール基板およびその生産方法
JP2018101764A (ja) * 2016-12-22 2018-06-28 株式会社Ｎｓｃ パワーモジュール基板の生産方法および生産装置
CN111566807A (zh) * 2018-01-24 2020-08-21 三菱综合材料株式会社 功率模块用基板的制造方法及陶瓷-铜接合体
KR20200112841A (ko) * 2018-01-24 2020-10-05 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판의 제조 방법 및 세라믹스-구리 접합체
US11676882B2 (en) 2018-01-24 2023-06-13 Mitsubishi Materials Corporation Method of manufacturing power module substrate board and ceramic-copper bonded body
EP3745452A4 (en) * 2018-01-24 2021-10-27 Mitsubishi Materials Corporation PROCESS FOR MANUFACTURING SUBSTRATE FOR POWER MODULE, AND CERAMIC-COPPER JOINT BODY
KR102409813B1 (ko) 2018-01-24 2022-06-15 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판의 제조 방법 및 세라믹스-구리 접합체
TWI770346B (zh) * 2018-01-24 2022-07-11 日商三菱綜合材料股份有限公司 功率模組用基板的製造方法及陶瓷－銅接合體
JP7147502B2 (ja) 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法
JP7248038B2 (ja) 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法
JPWO2020116240A1 (ja) * 2018-12-06 2021-09-27 株式会社村田製作所 モジュールおよびその製造方法

Also Published As

Publication number Publication date
HUE055979T2 (hu) 2022-01-28
JP6706253B2 (ja) 2020-06-03
US10937715B2 (en) 2021-03-02
EP3306655B1 (en) 2021-06-23
US20180102303A1 (en) 2018-04-12
EP3306655A4 (en) 2019-02-20
EP3306655A1 (en) 2018-04-11
JPWO2016190440A1 (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
WO2016190440A1 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
KR20120098575A (ko) 전자 장치
TWI550790B (zh) 電源模組用基板、附散熱塊之電源模組用基板、電源模組、及電源模組用基板之製造方法
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP2008010520A (ja) パワーモジュール用基板及びその製造方法
CN107112316A (zh) 半导体模块
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
US20190371688A1 (en) Semiconductor apparatus
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP2005011922A (ja) ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2007266224A (ja) パワーモジュール
JP6392583B2 (ja) 回路基板、および電子装置
JP6317178B2 (ja) 回路基板および電子装置
JP2011171349A (ja) 配線基板およびそれを用いた電子装置
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP6127852B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP5052290B2 (ja) 金具付き回路基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16800144

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017520825

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE