KR102300972B1 - 파워 모듈용 기판 유닛 및 파워 모듈 - Google Patents

파워 모듈용 기판 유닛 및 파워 모듈 Download PDF

Info

Publication number
KR102300972B1
KR102300972B1 KR1020177002672A KR20177002672A KR102300972B1 KR 102300972 B1 KR102300972 B1 KR 102300972B1 KR 1020177002672 A KR1020177002672 A KR 1020177002672A KR 20177002672 A KR20177002672 A KR 20177002672A KR 102300972 B1 KR102300972 B1 KR 102300972B1
Authority
KR
South Korea
Prior art keywords
layer
power module
heat sink
bonded
ceramic substrate
Prior art date
Application number
KR1020177002672A
Other languages
English (en)
Other versions
KR20170026557A (ko
Inventor
소타로 오이
도모야 오오히라키
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20170026557A publication Critical patent/KR20170026557A/ko
Application granted granted Critical
Publication of KR102300972B1 publication Critical patent/KR102300972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/121—Metallic interlayers based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/128—The active component for bonding being silicon
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/402—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/568—Using constraining layers before or during sintering made of non-oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/706—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the metallic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/86—Joining of two substrates at their largest surfaces, one surface being complete joined and covered, the other surface not, e.g. a small plate joined at it's largest surface on top of a larger plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

파워 모듈용 기판 유닛 (51) 은, 회로층 (12) 은 복수의 소회로층 (12S) 에 의해 구성되고, 세라믹스 기판층 (11) 이 적어도 한 장으로 구성되고, 금속층 (13) 이 적어도 한 장으로 구성되어 있으며, 소회로층 (12S) 이, 세라믹스 기판층 (11) 의 일방의 면에 접합된 제 1 알루미늄층 (15) 과, 그 제 1 알루미늄층 (15) 에 고상 확산 접합된 제 1 구리층 (16) 을 갖는 적층 구조가 되고, 금속층 (13) 이 제 1 알루미늄층 (15) 과 동일 재료에 의해 형성되고, 방열판 (30) 이 구리 또는 구리 합금에 의해 형성되고, 금속층 (13) 과 방열판 (30) 이 고상 확산 접합되어 있으며, 제 1 구리층 (16) 의 두께를 t1 (㎜), 접합 면적을 A1 (㎟), 내력을 σ1 (N/㎟) 로 하고, 상기 금속층과의 접합 위치에 있어서의 방열판 (30) 의 두께를 t2, 접합 면적을 A2 (㎟), 내력을 σ2 (N/㎟) 로 했을 때에, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 된다.

Description

파워 모듈용 기판 유닛 및 파워 모듈{SUBSTRATE UNIT FOR POWER MODULES, AND POWER MODULE}
본 발명은 대전류, 고전압을 제어하는 반도체 장치에 사용되는 파워 모듈용 기판 유닛 및 파워 모듈에 관한 것이다.
본원은 2014년 7월 4일에 출원된 일본 특허출원 2014-138716호, 및 2015년 6월 30일에 출원된 일본 특허출원 2015-130972호에 근거하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
파워 모듈에는, 질화알루미늄을 비롯한 세라믹스 기판의 일방의 면에 회로층을 형성하는 금속판이 접합됨과 함께, 타방의 면에 방열판이 접합된 파워 모듈용 기판이 사용된다. 이 파워 모듈용 기판의 회로층 위에 솔더링재를 개재하여 파워 소자 등의 반도체 소자가 탑재된다.
반도체 소자의 고출력 밀도화에 수반되는 소형화가 진전되고 있어, 모듈의 집적화에 대한 요망이 높아지고 있다. 일반적인 파워 모듈의 집적화로서, 절연 기판에 복수의 회로층을 나란하게 부가하는 수법이 알려져 있다. 그러나, 절연 기판에 복수의 회로층을 형성하면, 제조 공정 중 또는 사용시의 온도 변화에 의해 휨을 일으킨다는 과제가 있다. 파워 모듈용 기판에 휨이 생기면, 반도체 소자의 실장 공정에 있어서 실장 불량이 발생하여 파워 모듈의 수율이 저하되거나, 실사용시에 방열 성능이 저해되거나 하기 때문에, 휨이 적은 파워 모듈용 기판을 제조할 필요가 있다.
특허문헌 1 에는, 절연 기판 (세라믹스 기판에 배선층이 형성되어 이루어지는 배선 세라믹스 기판) 을 복수 형성하고, 이들 복수의 절연 기판을 접합 부재 (리드 프레임) 로 접합하여, 각 절연 기판 및 파워 반도체 소자를 봉지 수지로 몰드한 파워 모듈이 개시되어 있다. 또한, 이 특허문헌 1 에는, 절연 기판을 복수 개 사용하는 구성에 의해, 세라믹스 기판의 크랙이나 봉지 수지의 박리를 방지할 수 있는 것이 기재되어 있다.
특허문헌 2 에는, 특허문헌 1 에 기재된 파워 모듈과 같이 리드 프레임을 사용하지 않고, 위치 결정 부재에 의해 직접 지지함으로써 복수의 절연 기판 (회로 기판) 을 위치 결정한 파워 모듈이 개시되어 있다.
일본 공개특허공보 2007-27261호 일본 공개특허공보 2013-157578호
그러나 특허문헌 1 에 기재된 방법에서는, 세라믹스 기판의 크랙이나 봉지 수지의 박리를 방지함으로써 양호한 방열성을 유지할 수 있다고 해도, 강성이 높지 않은 배선 부재 (리드 프레임) 에 위치 결정 기능을 담당시키게 되므로, 각 절연 기판의 위치 정밀도를 얻기 어려워, 추가적인 고집적화가 어렵다.
또한, 특허문헌 2 에 기재된 바와 같이, 절연 기판을 직접 지지하는 방법에서는, 몰드 금형의 제약 등으로부터 복수의 절연 기판을 정확하게 위치 결정하는 것이 용이하지 않다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 온도 변화에 의한 형상 변화가 적어 방열성이 우수하고, 회로의 집적화를 도모할 수 있는 파워 모듈용 기판 유닛 및 파워 모듈을 제공하는 것을 목적으로 한다.
본 발명은, 세라믹스 기판층과, 이 세라믹스 기판층의 일방의 면에 접합된 복수의 소(小)회로층에 의해 구성되는 회로층과, 상기 세라믹스 기판층의 타방의 면에 접합된 금속층과, 상기 금속층에 접합된 한 장의 방열판을 갖고, 각 상기 소회로층이, 상기 세라믹스 기판층의 상기 일방의 면에 접합된 제 1 알루미늄층과, 그 제 1 알루미늄층에 고상 확산 접합된 제 1 구리층을 갖는 적층 구조가 되고, 상기 금속층이 상기 제 1 알루미늄층과 동일 재료에 의해 형성되고, 상기 방열판이 구리 또는 구리 합금에 의해 형성되고, 상기 금속층에 대하여 고상 확산 접합되어 있고, 상기 제 1 구리층의 두께를 t1 (㎜), 상기 제 1 구리층의 접합 면적을 A1 (㎟), 내력을 σ1 (N/㎟) 로 하고, 상기 금속층과의 접합 위치에 있어서의 상기 방열판의 두께를 t2 (㎜), 상기 방열판의 접합 면적을 A2 (㎟), 내력을 σ2 (N/㎟) 로 했을 때에, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하인 파워 모듈용 기판 유닛이다.
회로층 (소회로층) 을 제 1 알루미늄층과 제 1 구리층의 적층 구조로 하고, 그 회로층에 대하여 세라믹스 기판층의 반대측에는, 제 1 알루미늄층과 동일 재료에 의해 형성된 금속층을 개재하여, 구리 또는 구리 합금에 의해 형성되는 방열판을 배치하고, 회로층의 제 1 구리층과 방열판에 대해, 이들의 두께, 접합 면적 및 내력의 관계를 상기 범위로 설정함으로써, 세라믹스 기판층을 중심으로 한 대칭 구조를 구성할 수 있다. 즉, 방열판 상에 복수의 소회로층을 나란하게 배치 형성하는 것 등에 의해서 회로층을 패턴화한 경우에 있어서는, 회로층의 접합 부분과 금속층이 접합되는 방열판의 접합 부분은 형상이 다르지만, 이들 접합 부분에 있어서의 제 1 구리층과 방열판의 대칭성을 고려함으로써, 세라믹스 기판층을 중심으로 하는 대칭성을 향상시킬 수 있다.
이로써, 가열시 등에 세라믹스 기판층의 양면에 작용하는 응력에 치우침이 잘 생기지 않아, 휨이 잘 발생하지 않게 할 수 있다. 따라서, 각 층의 적층시 에 있어서의 초기 휨뿐만 아니라 반도체 소자의 실장 공정시나 사용 환경에 있어서도 휨의 발생을 억제할 수 있어, 절연 기판으로서도 신뢰성을 향상시킬 수 있고, 양호한 방열성을 발휘시킬 수 있다. 또한, 한 장의 방열판에 복수의 소회로층을 접합함으로써, 복수의 소회로층을 정확하게 위치 결정할 수 있어, 고집적화를 도모할 수 있다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 세라믹스 기판층이 상기 소회로층과 동수의 소세라믹스 기판에 의해 구성되고, 상기 금속층이 상기 소회로층과 동수의 소금속층에 의해 구성되고, 상기 소세라믹스 기판을 개재하여 상기 소회로층과 상기 소금속층이 접합되어 이루어지는 복수의 파워 모듈용 기판이 상기 방열판 상에 간격을 두고 접합된 구성이어도 된다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 세라믹스 기판층이 상기 소회로층과 동수의 소세라믹스 기판에 의해 구성되고, 상기 금속층이 한 장으로 구성되고, 상기 소회로층과 상기 소세라믹스 기판을 접합한 적층 기판이 상기 금속층 상에 간격을 두고 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합된 구성이어도 된다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 세라믹스 기판층이 한 장으로 구성되고, 상기 금속층이 상기 소회로층과 동수의 소금속층에 의해 구성되고, 상기 소회로층과 상기 소금속층을 상기 세라믹스 기판층을 개재하여 그 세라믹스 기판층의 면방향으로 간격을 두고 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합된 구성이어도 된다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 세라믹스 기판층이 한 장으로 구성됨과 함께, 상기 금속층이 한 장으로 구성되고, 상기 소회로층이 상기 세라믹스 기판층의 상기 일방의 면에 간격을 두고 접합되고, 그 세라믹스 기판층의 상기 타방의 면에 상기 금속층이 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합된 구성이어도 된다.
상기 각 구성에 있어서도, 제 1 구리층과 방열판의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 세라믹스 기판층을 중심으로 한 대칭 구조를 구성할 수 있어, 가열시 등에 세라믹스 기판층의 양면에 작용하는 응력에 치우침이 잘 생기지 않아, 휨이 잘 발생하지 않게 할 수 있다.
또한, 세라믹스 기판층을 열팽창 계수가 비교적 작고 강성이 높은 세라믹스 기판 한 장으로 구성한 경우에 있어서는, 가열시 등에 세라믹스 기판층의 양면에 작용하는 응력에 치우침이 잘 생기지 않게 할 수 있으므로, 휨의 발생을 방지하는 효과를 높일 수 있다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 제 1 알루미늄층과 상기 제 1 구리층이 티탄층을 개재하여 고상 확산 접합되어 있는 구성으로 해도 된다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 금속층과 상기 방열판이 티탄층을 개재하여 고상 확산 접합되어 있는 구성으로 해도 된다.
본 발명의 파워 모듈용 기판 유닛에 있어서, 상기 제 1 알루미늄층과 상기 제 1 구리층, 및 상기 금속층과 상기 방열판이 티탄층을 개재하여 고상 확산 접합되어 있는 구성으로 해도 된다.
상기 제 1 알루미늄층과 상기 제 1 구리층, 및 상기 금속층과 상기 방열판 중 어느 일방, 또는, 양방이 티탄층을 개재하여 고상 확산 접합되어 있기 때문에, 파워 모듈용 기판 유닛이 고온으로 되었을 때, Al 과 Cu 의 금속간 화합물의 성장을 억제하는 것이 가능해져, 접합 신뢰성이나 수명을 향상시킬 수 있다.
본 발명의 파워 모듈은, 상기 파워 모듈용 기판 유닛과, 상기 파워 모듈용 기판 유닛의 상기 소회로층의 적어도 하나에 접합된 반도체 소자 및 외부 접속용 리드 프레임과, 상기 반도체 소자와 상기 파워 모듈용 기판 유닛을, 상기 방열판의 표면을 제외하고 봉지하는 수지 몰드를 구비한다.
한 장의 방열판에 복수의 소회로층을 접합한 파워 모듈용 기판 유닛을 사용함으로써, 집적화된 파워 모듈을 용이하게 제조할 수 있다. 또한, 파워 모듈용 기판 유닛은 한 장의 방열판에 의해 일체화되어 있기 때문에, 봉지시에 수지압(壓)이 작용해도 위치 어긋남이나 변형이 잘 생기지 않는다.
본 발명에 의하면, 반도체 소자의 실장 공정시나 사용 환경에 있어서의 온도 변화에 의한 형상 변화를 억제할 수 있어, 절연 기판으로서의 신뢰성이나 반도체 소자의 접속 신뢰성을 향상시킬 수 있고, 양호한 방열성을 발휘할 수 있다. 또한, 복수의 소회로층의 위치 결정을 정확하게 실시할 수 있기 때문에, 고집적화를 도모할 수 있다.
도 1 은 본 발명의 제 1 실시형태의 파워 모듈을 나타내는 단면도이다.
도 2a 내지 도 2c 는 본 발명의 제 1 실시형태의 파워 모듈용 기판 유닛의 제조 공정을 나타내는 단면도이다.
도 3 은 본 발명의 제 1 실시형태의 파워 모듈용 기판 유닛의 제조에 사용하는 가압 장치의 예를 나타내는 정면도이다.
도 4 는 도 1 에 나타내는 제 1 실시형태의 파워 모듈용 기판 유닛의 사시도이다.
도 5 는 제 1 구리층과 방열판의 두께의 관계를 설명하는 제 2 실시형태의 파워 모듈용 기판 유닛의 단면도이다.
도 6 은 본 발명의 제 3 실시형태의 파워 모듈용 기판 유닛을 나타내는 단면도이다.
도 7 은 본 발명의 제 4 실시형태의 파워 모듈용 기판 유닛을 나타내는 단면도이다.
도 8 은 본 발명의 제 5 실시형태의 파워 모듈용 기판 유닛을 나타내는 단면도이다.
도 9 는 본 발명의 다른 실시형태인 파워 모듈용 기판 유닛의 정면도이다.
이하, 본 발명의 실시형태를 도면을 참조하면서 설명한다.
도 1 에 나타내는 본 실시형태의 파워 모듈 (100) 은, 파워 모듈용 기판 유닛 (51) 과, 이 파워 모듈용 기판 유닛 (51) 에 접합된 반도체 소자 (60) 와, 외부 접속용 리드 프레임 (70) 을 구비하고, 반도체 소자 (60) 와 파워 모듈용 기판 유닛 (51) 이, 방열판 (30) 의 표면 (노출면 (30a)) 을 제외하고 수지 몰드 (40) 에 의해 수지 봉지된 것이다. 그리고, 이 파워 모듈 (100) 은, 예를 들어, 방열판 (30) 의 노출면 (30a) 을 히트 싱크 (80) 의 표면에 대고 누른 상태로 고정된다.
도 1, 도 2c 및 도 4 에 나타내는 바와 같이, 파워 모듈용 기판 유닛 (51) 은, 세라믹스 기판층 (11) 의 일방의 면에 회로층 (12) 이 접합됨과 함께, 세라믹스 기판층 (11) 의 타방의 면에 금속층 (13) 을 개재하여 한 장의 방열판 (30) 이 접합된 것이다. 회로층 (12) 은 복수의 소회로층 (12S) 에 의해 구성되고, 세라믹스 기판층 (11) 이 적어도 한 장으로 구성되며, 금속층 (13) 이 적어도 한 장으로 구성된다.
도 1, 도 2c 및 도 4 에 나타내는 본 실시형태의 파워 모듈용 기판 유닛 (51) 에 있어서는, 세라믹스 기판층 (11) 이 소회로층 (12S) 과 동수의 소세라믹스 기판 (11S) 에 의해 구성되고, 금속층 (13) 이 소회로층 (12S) 과 동수의 소금속층 (13S) 에 의해 구성되어 있다. 소세라믹스 기판 (11S) 을 개재하여 소회로층 (12S) 과 소금속층 (13S) 이 접합된 파워 모듈용 기판 (21) 이, 한 장의 방열판 (30) 상에 간격을 두고 접합되어 있다. 이들 파워 모듈용 기판 (21) 은, 소세라믹스 기판 (11S) 의 일방의 면에 소회로층 (12S) 이 브레이징에 의해 접합되고, 소세라믹스 기판 (11S) 의 타방의 면에 소금속층 (13S) 이 브레이징에 의해 접합됨으로써, 형성된다.
세라믹스 기판층 (11) 을 구성하는 소세라믹스 기판 (11S) 은, 예를 들어 AlN (질화알루미늄), Si3N4 (질화규소) 등의 질화물계 세라믹스, 또는 Al2O3 (알루미나) 등의 산화물계 세라믹스를 사용할 수 있다. 소세라믹스 기판 (11S) 의 두께는 0.2 ∼ 1.5 ㎜ 의 범위 내로 설정할 수 있다.
회로층 (12) 을 구성하는 각 소회로층 (12S) 은, 세라믹스 기판층 (11) (소세라믹스 기판 (11S)) 의 표면에 접합되는 제 1 알루미늄층 (15) 과, 그 제 1 알루미늄층 (15) 에 접합된 제 1 구리층 (16) 을 갖는 적층 구조가 된다.
이 제 1 알루미늄층 (15) 은, 순알루미늄 또는 알루미늄 합금으로 이루어지는 판재를, 세라믹스 기판층 (11) (소세라믹스 기판 (11S)) 에 접합함으로써 형성된다. 본 실시형태에 있어서는, 제 1 알루미늄층 (15) 은 순도 99.99 질량％ 이상으로, JIS 규격에서는 1 N 99 (순도 99.99 질량％ 이상 : 이른바 4 N 알루미늄) 의 알루미늄판이 소세라믹스 기판 (11S) 에 브레이징됨으로써 형성되어 있다. 제 1 구리층 (16) 은, 순구리 또는 구리 합금으로 이루어지는 판재를 제 1 알루미늄층 (15) 에 접합함으로써 형성된다. 본 실시형태에 있어서는, 제 1 구리층 (16) 은, 무산소구리의 구리판이 제 1 알루미늄층 (15) 에 고상 확산 접합됨으로써 형성되어 있다. 제 1 알루미늄층 (15) 의 두께는 0.1 ㎜ 이상 3.0 ㎜ 이하, 제 1 구리층 (16) 의 두께는 0.5 ㎜ 이상 5.0 ㎜ 이하가 된다.
금속층 (13) 을 구성하는 소금속층 (13S) 은, 회로층 (12) (소회로층 (12S)) 의 제 1 알루미늄층 (15) 과 동일 재료에 의해 형성된다. 본 실시형태에 있어서는, 소금속층 (13S) 은, 제 1 알루미늄층 (15) 과 동일한 순도 99.99 질량％ 이상의 두께 0.1 ㎜ 이상 3.0 ㎜ 미만으로 형성된 알루미늄판이, 소세라믹스 기판 (11S) 에 브레이징됨으로써 형성되어 있다. 소회로층 (12S) 과 소금속층 (13S) 은, 대략 같은 크기의 평면 형상으로 형성된다.
방열판 (30) 은, 순구리 또는 구리 합금으로 이루어지는 판재에 의해 형성되고, 각 파워 모듈용 기판 (21) 의 소금속층 (13S) 이 고상 확산 접합되어 있다. 본 실시형태에 있어서는, 방열판 (30) 은 지르코늄 첨가 내열 구리 합금 (미츠비시 신동 주식회사 제조의 ZC 합금: Cu 99.98 wt％-Zr 0.02 wt％) 에 의해, 두께 1.5 ㎜ 의 평판상으로서, 도 1 및 도 2c 에 나타내는 바와 같이, 소회로층 (12S) 으로 이루어지는 회로층 (12) 과 소금속층 (13S) 으로 이루어지는 금속층 (13) 보다 크고, 회로층 (12) 과 세라믹스 기판층 (11) 의 접합면보다 큰 평면 형상으로 형성된다.
이 방열판 (30) 과 각 소회로층 (12S) 의 제 1 구리층 (16) 은, 제 1 구리층 (16) 의 두께를 t1 (㎜), 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적을 A1 (㎟), 제 1 구리층 (16) 의 내력을 σ1 (N/㎟) 로 하고, 금속층 (13) (소금속층 (13S)) 과의 접합 위치에 있어서의 방열판 (30) 의 두께를 t2 (㎜), 방열판 (30) 에 대한 금속층 (13) 의 접합 면적을 A2 (㎟), 방열판 (30) 의 내력을 σ2 (N/㎟) 로 했을 때에, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되는 관계로 설정된다.
예를 들어, 제 1 구리층 (16) 이 두께 t1 = 2.0 ㎜ 의 C1020 (내력 σ1 = 195 N/㎟) 이고, 제 1 구리층 (16) 과 제 1 알루미늄층 (15) 의 접합 면적 A1 이 800 ㎟ 가 되고, 방열판 (30) 이 두께 t2 = 1.4 ㎜ 의 미츠비시 신동 주식회사 제조의 내열 합금 ZC (내력 σ2 = 280 N/㎟) 이고, 금속층 (13) 과 방열판 (30) 의 접합 면적 A2 가 900 ㎟ 가 되는 조합인 경우, 비율 (t1×A1×σ1)/(t2×A2×σ2) = 0.88 이 된다. 또, 본 발명에 있어서의 내력의 값은 실온 (25 ℃) 시의 값이다. 또한, 접합 면적 A1 은, 각 파워 모듈용 기판 (21) 에 있어서의 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적의 총합이다. 마찬가지로, 접합 면적 A2 도, 각 파워 모듈용 기판 (21) 에 있어서의 소금속층 (13S) 의 방열판 (30) 에 대한 접합 면적의 총합이다.
이 파워 모듈용 기판 유닛 (51) 을 구성하는 각 파워 모듈용 기판 (21) 의 소회로층 (12S) 의 표면에 반도체 소자 (60) 가 솔더링되어 있고, 이 반도체 소자 (60) 나 소회로층 (12S) 에 외부 접속용 리드 프레임 (70) 이 접속된다. 반도체 소자 (60) 와 파워 모듈용 기판 유닛 (51) 이, 방열판 (30) 의 표면 (노출면 (30a)) 을 제외하고 수지 몰드 (40) 에 의해 수지 봉지되어 일체화되어 있다. 외부 접속용 리드 프레임 (70) 은, 그 일부가 수지 몰드 (40) 의 외부로 돌출하도록 형성된다.
반도체 소자 (60) 는 반도체를 구비한 전자 부품으로, 필요한 기능에 따라서 IGBT (Insulated Gate Bipolar Transistor), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), FWD (Free Wheeling Diode) 등의 여러 가지 반도체 소자가 선택된다. 반도체 소자 (60) 를 접합하는 솔더링재는, 예를 들어 Sn-Sb 계, Sn-Ag 계, Sn-Cu 계, Sn-In 계, 또는 Sn-Ag-Cu 계의 솔더링재 (이른바 납프리 솔더링재) 가 있다.
외부 접속용 리드 프레임 (70) 은, 예를 들어 구리 또는 구리 합금에 의해 형성되고, 초음파 접합이나 솔더링 등에 의해 접속된다.
수지 몰드 (40) 는, 예를 들어 SiO2 필러가 함유된 에폭시계 수지 등을 사용할 수 있고, 예를 들어 트랜스퍼 몰드에 의해 성형된다.
이와 같이 구성되는 파워 모듈 (100) 은, 도 1 에 나타내는 바와 같이, 히트 싱크 (80) 에 고정된 상태로 사용된다. 히트 싱크 (80) 는 파워 모듈 (100) 의 열을 방산하기 위한 것으로, 본 실시형태에서는, 파워 모듈 (100) 의 방열판 (30) 이 고정되는 천판부 (81) 와, 냉각 매체 (예를 들어, 냉각수) 를 유통시키기 위한 유로 (83) 가 형성된 냉각부 (82) 로 이루어진다. 파워 모듈 (100) 의 방열판 (30) 과 히트 싱크 (80) 의 천판부 (81) 사이에, 예를 들어 그리스 (도시 생략) 를 개재시키고, 이들 파워 모듈 (100) 과 히트 싱크 (80) 를 스프링 등에 의해 강하게 눌러 고정시킨다.
히트 싱크 (80) 는 열전도성이 양호한 재료로 구성되는 것이 바람직하고, 본 실시형태에 있어서는, 알루미늄 합금 (A6063 합금) 에 의해 형성되어 있다. 파워 모듈 (100) 이 고정되는 히트 싱크 (80) 로는, 평판상인 것, 열간 단조 등에 의해서 다수의 핀 (pin) 형상 휜 (fin) 을 일체로 형성한 것, 압출 성형에 의해서 서로 평행한 띠형상 휜을 일체로 형성한 것 등, 적절한 형상의 것을 채용할 수 있다. 또, 알루미늄 또는 구리로 형성된 히트싱크에 대해서는, 파워 모듈을 솔더링하여 고정시키는 것도 가능하다.
다음으로, 이와 같이 구성되는 파워 모듈용 기판 유닛 (51) 및 파워 모듈 (100) 을 제조하는 방법에 관해서 일례를 설명한다.
먼저, 도 2a 에 나타내는 바와 같이, 소세라믹스 기판 (11S) 의 일방의 면에 소회로층 (12S) 중 제 1 알루미늄층 (15) 이 되는 제 1 층 알루미늄판 (15a) 을 적층하고, 타방의 면에 소금속층 (13S) 이 되는 금속층 알루미늄판 (13a) 을 적층하여, 이들을 일체로 접합한다. 이들의 접합에는, Al-Si 계 등의 합금의 브레이징재 (brazing filler material) 가 사용된다. 예를 들어, 상기 합금의 브레이징재박 (18) 을 개재하여 소세라믹스 기판 (11S), 제 1 층 알루미늄판 (15a), 및 금속층 알루미늄판 (13a) 을 적층한 적층체 (S) 를, 도 3 에 나타내는 가압 장치 (110) 를 사용하여 적층 방향으로 가압한다.
이 도 3 에 나타내는 가압 장치 (110) 는, 베이스판 (111) 과, 베이스판 (111) 의 상면의 네 모서리에 수직으로 장착된 가이드 포스트 (112) 와, 이들 가이드 포스트 (112) 의 상단부에 고정된 고정판 (113) 과, 이들 베이스판 (111) 과 고정판 (113) 사이에서 자유롭게 상하 이동할 수 있도록 가이드 포스트 (112) 에 지지된 압압판 (114) 과, 고정판 (113) 과 압압판 (114) 사이에 형성되어 압압판 (114) 을 하방으로 탄성 지지하는 스프링 등의 탄성 지지 수단 (115) 을 구비하고 있다.
고정판 (113) 및 압압판 (114) 은 베이스판 (111) 에 대하여 평행하게 배치되어 있고, 베이스판 (111) 과 압압판 (114) 사이에 전술한 적층체 (S) 가 배치된다. 적층체 (S) 의 양면에는, 가압을 균일하게 하기 위해 카본 시트 (116) 가 배치 형성된다.
이 가압 장치 (110) 에 의해 가압된 상태의 적층체 (S) 를 가압 장치 (110) 채로 도시를 생략한 가열로 내에 설치하고, 진공 분위기하에서 브레이징 온도로 가열하여 브레이징한다. 이 경우, 가압력으로는 예를 들어 0.68 ㎫ (7 ㎏f/㎠), 가열 온도로는 예를 들어 640 ℃ 가 된다.
그리고, 도 2b 에 나타내는 바와 같이, 소세라믹스 기판 (11S) 과 제 1 알루미늄층 (15) 및 소금속층 (13S) 이 접합된 접합체 (19) 에, 제 1 구리층 (16) 이 되는 제 1 층 구리판 (16a) 및 방열판 (30) 을 접합한다. 접합체 (19) 의 제 1 알루미늄층 (15) 에 제 1 층 구리판 (16a) 을 적층하고, 소금속층 (13S) 에 방열판 (30) 을 적층한 적층체를, 도 3 과 같은 가압 장치 (110) 를 사용하여 적층 방향으로 가압한 상태로, 가압 장치 (110) 채로 진공 분위기하에서 가열하여, 제 1 알루미늄층 (15) 및 제 1 구리층 (16) 을 고상 확산 접합하여 소회로층 (12S) 을 형성함과 함께, 소금속층 (13S) 및 방열판 (30) 을 고상 확산 접합한다. 이 경우, 가압력으로는 예를 들어 0.29 ㎫ 이상 3.43 ㎫ 이하, 가열 온도로는 400 ℃ 이상 548 ℃ 미만이 된다. 이 가압 및 가열 상태를 5 분 이상 240 분 이하 유지함으로써, 제 1 알루미늄층 (15) 및 제 1 구리층 (16), 소금속층 (13S) 및 방열판 (30) 이 동시에 고상 확산 접합되어, 파워 모듈용 기판 유닛 (51) 이 얻어진다 (도 2c, 도 4).
본 실시형태에 있어서는, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 각 접합면, 소금속층 (13S) 과 방열판 (30) 의 각 접합면은, 고상 확산 접합 전에 미리 흡집이 제거되어 평활하게 된다. 고상 확산 접합에 있어서의 진공 가열의 바람직한 가열 온도는, 알루미늄과 구리의 공정 (共晶) 온도－5 ℃ 이상, 공정 온도 미만의 범위가 된다.
또, 제 1 알루미늄층 (15) 및 제 1 구리층 (16), 소금속층 (13S) 및 방열판 (30) 의 고상 확산 접합은, 동시에 실시하는 경우에 한정되는 것은 아니다. 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 을 먼저 접합하여, 파워 모듈용 기판 (21) 을 형성한 후에, 소금속층 (13S) 과 방열판 (30) 을 접합하는 등, 각 공정은 상기 실시형태에 한정되지 않고 실시할 수 있다.
이렇게 해서 제조된 파워 모듈용 기판 유닛 (51) 의 소회로층 (12S) 에, 반도체 소자 (60) 를 솔더링 (다이본드) 한다. 그리고, 반도체 소자 (60) 및 소회로층 (12S) 에 외부 접속용 리드 프레임 (70) 을 초음파 접합이나, 솔더링 등의 방법에 의해 접속한 후, 트랜스퍼 몰드 성형에 의해 수지 몰드 (40) 를 형성하여, 반도체 소자 (60) 와 파워 모듈용 기판 유닛 (51) 을 방열판 (30) 의 노출면 (30a) 을 제외하고 수지 봉지한다.
이와 같이 제조되는 파워 모듈용 기판 유닛 (51) 에서는, 제 1 구리층 (16) 의 두께를 t1 (㎜), 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 면적을 A1 (㎟), 제 1 구리층 (16) 의 내력을 σ1 (N/㎟) 로 하고, 금속층 (13) 과의 접합 위치, 즉 각 소금속층 (13S) 과의 접합 위치에 있어서의 방열판 (30) 의 두께를 t2 (㎜), 금속층 (13) 과 방열판 (30) 의 접합 면적을 A2 (㎟), 방열판 (30) 의 내력을 σ2 (N/㎟) 로 했을 때에, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하의 범위로 설정되어 있기 때문에, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 된다. 즉, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 1.00 인 경우, 0.80 이상 1.00 미만인 경우, 1.00 을 초과하고 1.20 이하인 경우에 있어서, 양호하게 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다.
본 실시형태와 같이, 회로층 (12) 의 접합 부분과, 금속층 (13) 이 접합되는 방열판 (30) 의 접합 부분에 있어서의 상기 비율을 고려함으로써, 세라믹스 기판층 (11) 을 중심으로 하는 대칭성을 향상시킬 수 있다. 이로써, 가열시 등에 세라믹스 기판층 (11) 의 양면에 작용하는 응력에 치우침이 잘 생기지 않아, 휨이 잘 발생하지 않게 할 수 있다. 따라서, 각 층의 적층시에 있어서의 초기 휨뿐만 아니라, 반도체 소자 (60) 의 실장 공정시나 사용 환경에 있어서도 휨의 발생을 억제할 수 있어, 절연 기판으로서도 신뢰성을 향상시킬 수 있고, 양호한 방열성을 발휘시킬 수 있다. 또한, 한 장의 방열판 (30) 에 복수의 파워 모듈용 기판 (21) (소회로층 (12S)) 을 접합함으로써, 복수의 파워 모듈용 기판 (21) (소회로층 (12S)) 을 정확하게 위치 결정할 수 있어, 고집적화를 도모할 수 있다.
그리고, 한 장의 방열판 (30) 에 복수의 파워 모듈용 기판 (21) 을 접합한 파워 모듈용 기판 유닛 (51) 을 사용함으로써, 본 실시형태의 파워 모듈 (100) 과같이, 집적화된 파워 모듈을 용이하게 제조할 수 있다. 또한, 파워 모듈용 기판 유닛 (51) 은 한 장의 방열판 (30) 에 의해 일체화되어 있기 때문에, 수지압이 작용하더라도 위치 어긋남이나 변형이 잘 생기지 않아, 위치 정밀도를 얻기 쉬운 점에서 고집적화를 도모할 수 있다.
또, 상기 실시형태에서는, 평판상의 방열판 (30) 을 사용한 파워 모듈용 기판 유닛 (51) 을 구성하였지만, 평판부에 핀 휜 등의 온도 변화에 의한 형상 변화가 작은 휜이 형성된 방열판이나, 두께가 균일하지 않은 형상을 갖는 방열판 등을 사용하는 것도 가능하다. 이 경우, 금속층이 접합되는 평판부의 두께를 방열판의 두께 t2 로 하여, 제 1 구리층에 대한 방열판의 관계, 즉 비율 (t1×A1×σ1)/(t2×A1×σ2) 이 0.80 이상 1.20 이하가 되는 제 1 구리층과 방열판의 관계를 성립시킴으로써, 이와 같이 복잡한 형상을 갖는 방열판을 사용한 파워 모듈용 기판 유닛에 있어서도, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다.
예를 들어, 도 5 에 나타내는 제 2 실시형태의 파워 모듈용 기판 유닛 (52) 과 같이, 방열판 (32) 이 균일한 평판상이 아니라 두께가 다른 형상 부분을 갖고 있는 경우에 있어서도, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 위치와, 금속층 (13) 과 방열판 (32) 의 접합 위치에 있어서, 제 1 구리층 (16) 과 방열판 (32) 의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다.
이 경우, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 면적을 A1 (㎟) 로 하고, 금속층 (13) 과 방열판 (32) 의 접합 면적을 A2 (㎟) 로 한다. 이와 같이, 파워 모듈용 기판 유닛 (52) 에서는, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 1.00 인 경우, 0.80 이상 1.00 미만인 경우, 1.00 을 초과하고 1.20 이하인 경우에 있어서, 제 1 실시형태와 마찬가지로 양호하게 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 구성된다. 따라서, 가열시 등에 세라믹스 기판층 (11) 의 양면에 작용하는 응력에 치우침이 잘 생기지 않아, 휨이 잘 발생하지 않게 할 수 있고, 양호한 방열성을 발휘시킬 수 있다.
또, 접합 면적 A1 은, 각 파워 모듈용 기판 (21) 에 있어서의 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적의 총합이다. 마찬가지로, 접합 면적 A2 도, 각 파워 모듈용 기판 (21) 에 있어서의 소금속층 (13S) 의 방열판 (30) 에 대한 접합 면적의 총합이다.
도 6 은, 제 3 실시형태의 파워 모듈용 기판 유닛 (53) 을 나타내고 있다. 이 파워 모듈용 기판 유닛 (53) 에 있어서는, 세라믹스 기판층 (11) 은 소회로층 (12S) 과 동수의 소세라믹스 기판 (11S) 에 의해 구성되고, 금속층 (13) 이 한 장으로 구성되어 있다. 소회로층 (12S) 과 소세라믹스 기판 (11S) 이 접합된 적층 기판 (14) 이 금속층 (13) 상에 간격을 두고 접합됨으로써, 파워 모듈용 기판 (23) 이 형성되어 있다. 파워 모듈용 기판 (23) 의 금속층 (13) 이 방열판 (30) 상에 접합됨으로써, 파워 모듈용 기판 유닛 (53) 이 형성되어 있다.
이 경우에 있어서도, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 위치와, 금속층 (13) 과 방열판 (30) 의 접합 위치에 있어서, 제 1 구리층 (16) 과 방열판 (30) 의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다. 이 경우, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 면적을 A1 (㎟) 로 하고, 금속층 (13) 과 방열판 (30) 의 접합 면적을 A2 (㎟) 로 한다.
본 실시형태의 파워 모듈용 기판 유닛 (53) 과 같이, 접합 면적 A1 과 접합 면적 A2 가 상이한 경우라도, 이들 접합 부분에 있어서의 제 1 구리층 (16) 과 방열판 (30) 의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 제 1 실시형태와 마찬가지로, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 양호하게 구성된다. 즉, 파워 모듈용 기판 유닛 (53) 에서는, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 1.00 인 경우, 0.80 이상 1.00 미만인 경우, 1.00 을 초과하고 1.20 이하인 경우에 있어서, 제 1 실시형태와 마찬가지로 양호하게 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 구성된다. 또, 접합 면적 A1 은, 각 적층 기판 (14) 에 있어서의 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적의 총합이다.
도 7 은, 제 4 실시형태의 파워 모듈용 기판 유닛 (54) 을 나타내고 있다. 이 파워 모듈용 기판 유닛 (54) 에 있어서는, 세라믹스 기판층 (11) 이 한 장으로 구성되고, 금속층 (13) 이 소회로층 (12S) 과 동수의 소금속층 (13S) 에 의해 구성되어 있다. 소회로층 (12S) 과 소금속층 (13S) 이 세라믹스 기판층 (11) 을 개재하여 세라믹스 기판층 (11) 의 면방향으로 간격을 두고 접합됨으로써, 파워 모듈용 기판 (24) 이 형성되어 있다. 파워 모듈용 기판 (24) 의 금속층 (13) (각 소금속층 (13S)) 이 방열판 (30) 상에 접합됨으로써, 파워 모듈용 기판 유닛 (54) 이 형성되어 있다.
이와 같이, 세라믹스 기판층 (11) 이 한 장으로 구성되는 경우에 있어서도, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 위치와, 소금속층 (13S) 과 방열판 (30) 의 접합 위치에 있어서, 제 1 구리층 (16) 과 방열판 (30) 의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다. 이 경우, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 면적을 A1 (㎟) 로 하고, 금속층 (13) 과 방열판 (30) 의 접합 면적을 A2 (㎟) 로 한다.
이와 같이, 파워 모듈용 기판 유닛 (54) 에서는, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 1.00 인 경우, 0.80 이상 1.00 미만인 경우, 1.00 을 초과하고 1.20 이하인 경우에 있어서, 제 1 실시형태와 마찬가지로 양호하게 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 구성된다. 그리고, 이 제 4 실시형태의 파워 모듈용 기판 유닛 (54) 과 같이, 선팽창 계수가 작고, 강성이 높은 세라믹스 기판층 (11) 을 한 장으로 구성함으로써, 한층 더 가열시 등에 세라믹스 기판층 (11) 의 양면에 작용하는 응력에 치우침이 잘 생기지 않게 할 수 있기 때문에, 휨의 발생을 방지하는 효과를 더욱 높일 수 있다. 또, 접합 면적 A1 은, 각 파워 모듈용 기판 (24) 에 있어서의 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적의 총합이다. 마찬가지로, 접합 면적 A2 도, 각 파워 모듈용 기판 (24) 에 있어서의 소금속층 (13S) 의 방열판 (30) 에 대한 접합 면적의 총합이다.
도 8 은, 제 5 실시형태의 파워 모듈용 기판 유닛 (55) 을 나타내고 있다. 이 파워 모듈용 기판 유닛 (55) 에 있어서는, 세라믹스 기판층 (11) 이 한 장으로 구성됨과 함께, 금속층 (13) 도 한 장으로 구성된다. 소회로층 (12S) 이 세라믹스 기판층 (11) 의 일방의 면에 간격을 두고 접합되고, 세라믹스 기판층 (11) 의 타방의 면에 금속층 (13) 이 접합됨으로써, 파워 모듈용 기판 (25) 이 형성되어 있다. 이 파워 모듈용 기판 (25) 의 금속층 (13) 이 방열판 (30) 상에 접합됨으로써, 파워 모듈용 기판 유닛 (55) 이 형성되어 있다.
이와 같이, 세라믹스 기판층 (11) 이 한 장으로 구성됨과 함께, 금속층 (13) 이 한 장으로 구성되는 경우에 있어서도, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 위치와, 금속층 (13) 과 방열판 (30) 의 접합 위치에 있어서, 제 1 구리층 (16) 과 방열판 (30) 의 관계를 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 되도록 설정함으로써, 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조를 구성할 수 있다. 이 경우, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 의 접합 면적을 A1 (㎟) 로 하고, 금속층 (13) 과 방열판 (30) 의 접합 면적을 A2 (㎟) 로 한다.
이와 같이, 파워 모듈용 기판 유닛 (55) 에서는, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 1.00 인 경우, 0.80 이상 1.00 미만인 경우, 1.00 을 초과하고 1.20 이하인 경우에 있어서, 제 1 실시형태와 마찬가지로 양호하게 세라믹스 기판층 (11) 을 중심으로 한 대칭 구조가 구성된다. 그리고, 이 경우에 있어서도, 선팽창 계수가 작고, 강성이 높은 세라믹스 기판층 (11) 을 한 장으로 구성함으로써, 한층 더 가열시 등에 세라믹스 기판층의 양면에 작용하는 응력에 치우침이 잘 생기지 않게 할 수 있기 때문에, 휨의 발생을 방지하는 효과를 더욱 높일 수 있다. 또, 접합 면적 A1 은, 각 소회로층 (12S) 에 있어서의 제 1 구리층 (16) 의 제 1 알루미늄층 (15) 에 대한 접합 면적의 총합이다.
이상 설명한 각 실시형태에서는, 방열판 (30) 에 2 개의 회로 (소회로층 (12S)) 를 탑재한, 이른바 2 in 1 구조의 파워 모듈에 대해서 설명했지만, 본 발명의 파워 모듈용 기판 유닛 및 파워 모듈의 구조를 사용하면, 3 개의 회로를 탑재한 3 in 1 구조나, 도 9 에 나타내는 파워 모듈용 기판 유닛 (56) 과 같이, 방열판 (30) 에 6 개의 회로 (소회로층 (12S)) 를 탑재한 6 in 1 구조로의 전개를 용이하게 실시하는 것이 가능하다. 또, 도 9 에 있어서는, 소회로층 (12S) 과 방열판 (30) 을 제외한 세라믹스 기판층 (11), 금속층 (13) 의 도시를 생략하고 있다.
그리고, 방열판을 갖는 파워 모듈용 기판 유닛을 반도체 소자의 양면에 각각 배치하는 구성으로 함으로써, 양면 냉각 구조로 하는 것도 가능하다.
상기 실시형태에서는, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 이 직접 고상 확산되어 있고, 금속층 (13) 과 방열판 (30, 32) 이 직접 고상 확산 접합되어 있다.
그러나, 본 발명은 직접 고상 확산 접합한 경우에 한정되지 않고, 다음과 같은 구성으로 하는 것도 가능하다.
상기 실시형태에 있어서, 제 1 알루미늄층 (15) 과 제 1 구리층 (16) 및 금속층 (13) 과 방열판 (30, 32) 중 어느 일방, 또는 양방이 티탄층을 개재하여 고상 확산 접합된 구성으로 해도 된다. 이 경우, 파워 모듈용 기판 유닛이 고온으로 되었을 때에, Al 과 Cu 의 금속간 화합물의 성장을 억제하는 것이 가능해져, 접합 신뢰성이나 수명을 향상시킬 수 있다.
티탄층의 두께는 5 ㎛ 이상 50 ㎛ 이하로 할 수 있다. 티탄층의 두께가 5 ㎛ 미만인 경우, 고상 확산 접합시에 티탄층이 찢어지기 쉽기 때문에, Al 과 Cu 의 금속간 화합물의 성장을 억제하는 효과가 낮아진다. 티탄층의 두께가 50 ㎛ 를 초과하는 경우, 열전도가 나쁜 티탄층이 두꺼워지기 때문에, 파워 모듈용 기판 유닛의 열저항의 상승이 현저해진다.
티탄층의 존재가 휨에 미치는 영향은 무시할 수 있다.
티탄층을 포함하는 파워 모듈용 기판 유닛을 제조하는 방법으로는, 상기 실시형태에 기재된 제조 방법으로 제조할 때, 제 1 알루미늄층 (15) 과 제 1 층 구리판 (16a) 의 사이, 또는 금속층 (13) 과 방열판 (30, 32) 의 사이에 티탄박을 개재시켜서 고상 확산 접합을 실시하면 된다. 티탄박의 두께는 5 ㎛ 이상 50 ㎛ 로 하면 된다.
실시예
다음으로, 본 발명의 효과를 확인하기 위해서 실시한 실시예에 관해서 설명한다.
파워 모듈용 기판 유닛의 시료로서, 세라믹스 기판층으로서 두께 0.635 ㎜ 의 AlN 으로 이루어지는 세라믹스 기판과, 제 1 알루미늄층 및 금속층 (제 1 층 알루미늄판 및 금속층 알루미늄판) 으로서 두께 0.6 ㎜ 의 순도 99.99 질량％ 이상 (4 N) 의 알루미늄판을 준비하였다. 제 1 구리층 및 방열판 (제 1 층 구리판 및 방열판) 으로서, C1020 (내력 = 195 N/㎟), 또는 미츠비시 신동 주식회사 제조의 내열 합금 ZC (내력 = 280 N/㎟) 에 의해, 표 1 에 나타내는 두께의 판재를 준비하였다. 또, 내력의 값은 실온 (25 ℃) 시의 값이다. 각 부재의 평면 사이즈는, 표 1 에 나타내는 바와 같이 형성하였다.
이들을 상기 실시형태에서 서술한 접합 방법에 의해 접합하여, 파워 모듈용 기판 유닛의 시료를 제작하였다. 표 1 의 「실시형태」는, 각 시료가 어떤 실시형태의 제조 방법으로 작성되었는지를 나타내고 있다. 또한, 종래예로서, 제 1 실시형태에서 서술한 접합 방법에 있어서 회로층의 제 1 구리층을 접합하지 않아, 제 1 구리층이 형성되어 있지 않은 (즉, 회로층이 제 1 알루미늄층만으로 형성된) 파워 모듈용 기판 유닛을 제작하였다 (표 1 의 종래예 1).
표 1 에 있어서, 「회로수」는, 회로층을 구성하는 소회로층의 수를 나타낸다. 또한, 세라믹스 기판층의 「구성수」는, 세라믹스 기판층이 복수의 소세라믹스 기판으로 구성되어 있는 경우의 소세라믹스 기판의 수를 나타낸다. 금속층의 「구성수」는, 금속층이 복수의 소금속층으로 구성되어 있는 경우의 소금속층의 수를 나타낸다. 이 때문에, 예를 들어 세라믹스 기판층이 한 장으로 구성되어 있는 경우에는, 「구성수」는 「1」로 기재되어 있다. 또, 회로층, 세라믹스 기판층 및 금속층의 각 「평면 사이즈」는 각각 소회로층, 소세라믹스 기판 및 소금속층의 사이즈로, 표 1 에 나타내는 바와 같이 형성하였다. 또한, 방열판은 평판상이고, 전체의 평면 사이즈는 100 ㎜×100 ㎜ 로 하였다. 또, 표 1 의 「비율」은, 비율 (t1×A1×σ1)/(t2×A2×σ2) 을 나타낸다.
얻어진 각 시료에 대하여, 접합 후의 상온 (25 ℃) 시에 있어서의 휨량 (초기 휨), 실장 공정을 상정한 285 ℃ 가열시의 휨량 (가열시 휨) 을 각각 측정하였다. 휨량은, 방열판의 배면의 평면도의 변화를 무아레식 3 차원 형상 측정기를 사용하여 측정하고 평가하였다. 또, 휨량은, 회로층측으로 볼록 형상으로 휘어진 경우를 정 (正) 의 휨량 (＋), 회로층측으로 오목 형상으로 휜 경우를 부 (負) 의 휨량 (－) 으로 하였다.
또한, 반도체 소자의 실장 공정에 있어서의 수율을 평가하였다. 각 시료 100 개에 대해서, 반도체 소자를 제 1 구리층 상에 실장하여, 실장 위치로부터 100 ㎛ 이상 수평 방향으로 위치 어긋남이 발생한 것을 불량으로 하고, 불량이 된 개수가 2 개 이하인 경우를 가장 양호하다고 하여 「A」로, 3 개 이상 10 개 미만인 경우에는 양호하다고 하여 「B」로, 10 개 이상인 경우에는 불량이라고 하여 「C」로 평가하였다. 표 1 에 결과를 나타낸다.
Figure 112017010006188-pct00001
표 1 로부터 알 수 있듯이, 제 1 구리층을 형성하지 않은 종래예 1 에서는 상온시 및 가열시에 있어서의 휨량이 커, 반도체 소자를 실장했을 때에도 불량이 많아지는 것이 확인되었다. 이에 대하여, 제 1 구리층을 갖고, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하가 된 발명예 1 ∼ 14 에서는, 상온시의 휨량 및 가열시의 휨량이 작은 파워 모듈 기판 유닛이 얻어지는 것이 확인되었다. 또한, 이러한 파워 모듈 기판 유닛을 사용함으로써, 높은 수율로 반도체 소자를 실장할 수 있음을 알 수 있다.
특히 상온시의 휨량이 ±120 ㎛ 이하이며 또한 상온시와 가열시의 휨량의 차분이 120 ㎛ 미만인 발명예 1 ∼ 4, 7 ∼ 10, 12 ∼ 14 에서는, 보다 높은 수율로 반도체 소자를 실장 가능한 파워 모듈용 기판 유닛이 얻어지는 것을 알 수 있었다.
한편, 제 1 구리층을 갖더라도 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 미만 또는 1.20 을 초과하는 비교예 1 ∼ 6 에서는, 파워 모듈 기판 유닛의 상온시의 휨량 및 가열시의 휨량이 커, 반도체 소자의 실장 공정에 있어서의 수율이 낮은 것이 확인되었다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지 변경을 가하는 것이 가능하다.
산업상 이용가능성
온도 변화에 의한 형상 변화가 적어 방열성이 우수하고, 회로의 집적화를 도모할 수 있는 파워 모듈용 기판 유닛 및 파워 모듈을 제공할 수 있다.
11 : 세라믹스 기판층
11S : 소세라믹스 기판
12 : 회로층
12S : 소회로층
13 : 금속층
13a : 금속층 알루미늄판
13S : 소금속층
14 : 적층 기판
15 : 제 1 알루미늄층
15a : 제 1 층 알루미늄판
16 : 제 1 구리층
16a : 제 1 층 구리판
18 : 브레이징재박
19 : 접합체
21 ∼ 25 : 파워 모듈용 기판
30, 32 : 방열판
30a : 노출면
40 : 수지 몰드
51 ∼ 56 : 파워 모듈용 기판 유닛
60 : 반도체 소자
70 : 외부 접속용 리드 프레임
80 : 히트 싱크
81 : 천판부
82 : 냉각부
83 : 유로
100 : 파워 모듈
110 : 가압 장치
111 : 베이스판
112 : 가이드 포스트
113 : 고정판
114 : 압압판
115 : 탄성 지지 수단
116 : 카본 시트

Claims (9)

  1. 세라믹스 기판층과,
    이 세라믹스 기판층의 일방의 면에 접합된 복수의 소회로층에 의해 구성되는 회로층과,
    상기 세라믹스 기판층의 타방의 면에 접합된 금속층과,
    상기 금속층에 접합된 한 장의 방열판
    을 갖고,
    각 상기 소회로층이, 상기 세라믹스 기판층의 상기 일방의 면에 접합된 제 1 알루미늄층과, 그 제 1 알루미늄층에 고상 확산 접합된 제 1 구리층을 갖는 적층 구조가 되고,
    상기 금속층이 상기 제 1 알루미늄층과 동일 재료에 의해 형성되고,
    상기 방열판이 구리 또는 구리 합금에 의해 형성되고, 상기 금속층에 대하여 고상 확산 접합되며,
    상기 제 1 구리층의 두께를 t1 (㎜), 상기 제 1 구리층의 접합 면적을 A1 (㎟), 상기 제 1 구리층의 내력을 σ1 (N/㎟) 로 하고, 상기 금속층과의 접합 위치에 있어서의 상기 방열판의 두께를 t2 (㎜), 상기 방열판의 접합 면적을 A2 (㎟), 상기 방열판의 내력을 σ2 (N/㎟) 로 했을 때에, 비율 (t1×A1×σ1)/(t2×A2×σ2) 이 0.80 이상 1.20 이하인 것을 특징으로 하는 파워 모듈용 기판 유닛.
  2. 제 1 항에 있어서,
    상기 세라믹스 기판층이 상기 소회로층과 동수의 소세라믹스 기판에 의해 구성되고,
    상기 금속층이 상기 소회로층과 동수의 소금속층에 의해 구성되고,
    상기 소세라믹스 기판을 개재하여 상기 소회로층과 상기 소금속층이 접합되어 이루어지는 복수의 파워 모듈용 기판이, 상기 방열판 상에 간격을 두고 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  3. 제 1 항에 있어서,
    상기 세라믹스 기판층이 상기 소회로층과 동수의 소세라믹스 기판에 의해 구성되고,
    상기 금속층이 한 장으로 구성되고,
    상기 소회로층과 상기 소세라믹스 기판을 접합한 적층 기판이 상기 금속층 상에 간격을 두고 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  4. 제 1 항에 있어서,
    상기 세라믹스 기판층이 한 장으로 구성되고,
    상기 금속층이 상기 소회로층과 동수의 소금속층에 의해 구성되고,
    상기 소회로층과 상기 소금속층을 상기 세라믹스 기판층을 개재하여 그 세라믹스 기판층의 면방향으로 간격을 두고 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  5. 제 1 항에 있어서,
    상기 세라믹스 기판층이 한 장으로 구성됨과 함께,
    상기 금속층이 한 장으로 구성되고,
    상기 소회로층이 상기 세라믹스 기판층의 상기 일방의 면에 간격을 두고 접합되고, 그 세라믹스 기판층의 상기 타방의 면에 상기 금속층이 접합되어 이루어지는 파워 모듈용 기판이, 상기 방열판 상에 상기 금속층을 개재하여 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  6. 제 1 항에 있어서,
    상기 제 1 알루미늄층과 상기 제 1 구리층이 티탄층을 개재하여 고상 확산 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  7. 제 1 항에 있어서,
    상기 금속층과 상기 방열판이 티탄층을 개재하여 고상 확산 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  8. 제 1 항에 있어서,
    상기 제 1 알루미늄층과 상기 제 1 구리층, 및 상기 금속층과 상기 방열판이 티탄층을 개재하여 고상 확산 접합되어 있는 것을 특징으로 하는 파워 모듈용 기판 유닛.
  9. 제 1 항에 기재된 상기 파워 모듈용 기판 유닛과,
    상기 파워 모듈용 기판 유닛의 상기 소회로층의 적어도 하나에 접합된 반도체 소자 및 외부 접속용 리드 프레임과,
    상기 반도체 소자와 상기 파워 모듈용 기판 유닛을 상기 방열판의 표면을 제외하고 봉지하는 수지 몰드
    를 구비하는 것을 특징으로 하는 파워 모듈.
KR1020177002672A 2014-07-04 2015-06-30 파워 모듈용 기판 유닛 및 파워 모듈 KR102300972B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014138716 2014-07-04
JPJP-P-2014-138716 2014-07-04
PCT/JP2015/068884 WO2016002803A1 (ja) 2014-07-04 2015-06-30 パワーモジュール用基板ユニット及びパワーモジュール
JPJP-P-2015-130972 2015-06-30
JP2015130972A JP6488917B2 (ja) 2014-07-04 2015-06-30 放熱板付パワーモジュール用基板及びパワーモジュール

Publications (2)

Publication Number Publication Date
KR20170026557A KR20170026557A (ko) 2017-03-08
KR102300972B1 true KR102300972B1 (ko) 2021-09-09

Family

ID=55019333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002672A KR102300972B1 (ko) 2014-07-04 2015-06-30 파워 모듈용 기판 유닛 및 파워 모듈

Country Status (5)

Country Link
US (1) US9837363B2 (ko)
JP (1) JP6488917B2 (ko)
KR (1) KR102300972B1 (ko)
TW (1) TWI649840B (ko)
WO (1) WO2016002803A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006049T5 (de) * 2015-01-26 2017-10-12 Mitsubishi Electric Corporation Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール
JP6572810B2 (ja) * 2016-03-15 2019-09-11 三菱マテリアル株式会社 接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP6750263B2 (ja) * 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
JP6626607B2 (ja) * 2016-06-14 2019-12-25 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP6904094B2 (ja) 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
JP6776953B2 (ja) 2017-03-07 2020-10-28 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
EP4269019A3 (en) 2017-04-04 2024-02-21 Kulicke and Soffa Industries, Inc. Ultrasonic welding system and method of operating an ultrasonic welding system
JP7031172B2 (ja) * 2017-08-24 2022-03-08 富士電機株式会社 半導体装置
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
JP6939596B2 (ja) * 2018-01-24 2021-09-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
JP6601512B2 (ja) * 2018-01-24 2019-11-06 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
US11289400B2 (en) 2018-03-26 2022-03-29 Mitsubishi Materials Corporation Method of manufacturing bonded body for insulation circuit substrate board and bonded body for insulation circuit substrate board
US11476170B2 (en) 2018-06-12 2022-10-18 Mitsubishi Electric Corporation Power semiconductor module and power conversion apparatus
JP6567241B1 (ja) * 2018-06-12 2019-08-28 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
US11270983B2 (en) * 2018-10-15 2022-03-08 Semtech Corporation System and method for providing mechanical isolation of assembled diodes
JP7147610B2 (ja) * 2019-02-12 2022-10-05 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
US11828546B2 (en) * 2019-11-21 2023-11-28 Heraeus Deutschland GmbH & Co. KG Heat exchange compound module
JP7424145B2 (ja) 2020-03-23 2024-01-30 三菱マテリアル株式会社 絶縁回路基板
CN114267636B (zh) * 2021-06-02 2023-10-10 青岛昇瑞光电科技有限公司 功率芯片单元的制造方法、功率封装模块的制造方法及功率封装模块
KR20230097341A (ko) * 2021-12-24 2023-07-03 주식회사 엘엑스세미콘 회로기판의 제조방법
WO2023244781A1 (en) * 2022-06-17 2023-12-21 Murata Manufacturing Co., Ltd. Cooling structure of a power supply module
TWI811136B (zh) * 2022-10-17 2023-08-01 創世電股份有限公司 半導體功率元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078086A (ja) 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP2008147308A (ja) 2006-12-07 2008-06-26 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール
JP2008246545A (ja) 2007-03-30 2008-10-16 Dowa Metaltech Kk 金属−セラミックス接合基板の製造装置
JP2013229545A (ja) 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JP2006019494A (ja) * 2004-07-01 2006-01-19 Hitachi Metals Ltd 窒化珪素配線基板および半導体モジュール
JP2007027261A (ja) 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
CN102947043B (zh) 2010-06-08 2014-04-23 株式会社新王材料 铝铜复合材料及其制造方法
JP5734216B2 (ja) 2012-02-01 2015-06-17 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
US9560755B2 (en) * 2013-03-14 2017-01-31 Mitsubishi Materials Corporation Bonding body, power module substrate, and heat-sink-attached power module substrate
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5648705B2 (ja) * 2013-04-08 2015-01-07 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078086A (ja) 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP2008147308A (ja) 2006-12-07 2008-06-26 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール
JP2008246545A (ja) 2007-03-30 2008-10-16 Dowa Metaltech Kk 金属−セラミックス接合基板の製造装置
JP2013229545A (ja) 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
KR20170026557A (ko) 2017-03-08
TWI649840B (zh) 2019-02-01
TW201626513A (zh) 2016-07-16
US9837363B2 (en) 2017-12-05
WO2016002803A1 (ja) 2016-01-07
JP2016027645A (ja) 2016-02-18
JP6488917B2 (ja) 2019-03-27
US20170154855A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
KR101720921B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
JP6323522B2 (ja) 冷却器付パワーモジュール用基板
EP3166140B1 (en) Substrate unit for power modules, and power module
US9615442B2 (en) Power module substrate and power module
KR101610973B1 (ko) 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP5957862B2 (ja) パワーモジュール用基板
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
TW201727851A (zh) 具有散熱片的電源模組用基板及電源模組
JP6201827B2 (ja) 放熱板付パワーモジュール用基板の製造方法
KR102387210B1 (ko) 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
JP6435711B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
JP2016167502A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5772088B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6028497B2 (ja) パワーモジュール用基板およびその製造方法
JP6638284B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
CN109075135B (zh) 接合体、功率模块用基板、接合体的制造方法及功率模块用基板的制造方法
JP6561883B2 (ja) 回路基板の製造方法
JP5831419B2 (ja) パワーモジュール用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant