JP2017045804A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017045804A
JP2017045804A JP2015166104A JP2015166104A JP2017045804A JP 2017045804 A JP2017045804 A JP 2017045804A JP 2015166104 A JP2015166104 A JP 2015166104A JP 2015166104 A JP2015166104 A JP 2015166104A JP 2017045804 A JP2017045804 A JP 2017045804A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
alloy layer
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015166104A
Other languages
English (en)
Other versions
JP6598151B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015166104A priority Critical patent/JP6598151B2/ja
Publication of JP2017045804A publication Critical patent/JP2017045804A/ja
Application granted granted Critical
Publication of JP6598151B2 publication Critical patent/JP6598151B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体チップと接続対象物とを良好に接続できると共に、コスト削減に寄与できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、金属製のダイパッド３と、ダイパッド３上に配置された半導体チップ５と、半導体チップ５とダイパッド３とを接続させるように、半導体チップ５側から順に配置された合金層８および金属製の接合材９とを含む。合金層８は、ダイパッド３の金属材料および半導体チップ５の半導体材料を含んでいる。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関する。
特許文献１は、半導体チップと、半導体チップに接合されたダイパッドとを備える半導体装置を開示している。半導体チップの裏面には、Ａｕ，Ｎｉ，Ａｇ等を含有する裏面メタルとＡｇめっき膜とがこの順に形成されている。この裏面メタルとダイパッドとが接合材を介して接続されることによって、半導体チップにダイパッドが接合されている。
特開２０１０−２５８２３１号公報
特許文献１では、半導体チップの裏面に裏面メタルやめっき膜を形成し、接合材に対する濡れ性を確保することにより、半導体チップを接続対象物に接続している。しかしながら、この構成では、裏面メタルやめっき膜を形成するための金属材料を別途用意し、しかも、それらの形成工程を追加しなければならず、必要とされる金属材料の増加および工数の増加に伴い半導体装置のコストが増大する。裏面メタルやめっき膜を形成しないことで、この問題を解決できるかもしれないが、この場合、接合材に対する半導体チップの濡れ性が不十分になる結果、半導体チップを接続対象物に接続させることができないという問題が生じる。
そこで、本発明は、半導体チップと接続対象物とを良好に接続できると共に、コスト削減に寄与できる半導体装置およびその製造方法を提供することを目的とする。
本発明の一局面に係る半導体装置は、金属製の接続対象物と、前記接続対象物上に配置された半導体チップと、前記半導体チップと前記接続対象物とを接続させるように、前記半導体チップ側から順に配置された合金層および金属製の接合材とを含む。前記合金層は、前記接続対象物の金属材料および前記半導体チップの半導体材料を含んでいる。このような半導体装置は、たとえば、以下のような半導体装置の製造方法により製造される。
すなわち、半導体装置の製造方法は、半導体チップを金属製の接合材を介して金属製の接続対象物上に接続する工程と、少なくとも前記接合材が溶融する温度で前記半導体チップを加熱することにより、前記半導体チップの裏面に、前記接続対象物の金属材料および前記半導体チップの半導体材料を含む合金層を成長させる工程とを含む。
この方法によれば、金属製の接合材の溶融によって接続対象物に含まれる金属材料が接合材中に拡散する。これにより、半導体チップの裏面に、接続対象物の金属材料と前記半導体チップの半導体材料とを含む合金層が形成される。この合金層により、接合材に対する半導体チップの濡れ性を向上させることができるから、半導体チップと接続対象物とを接合材を介して良好に接続できる。しかも、半導体チップの裏面の合金層は、接続対象物の金属材料と前記半導体チップの半導体材料とによって形成されるから、裏面メタルやめっき膜を形成するための金属材料を別途用意したり、それらの形成工程を追加したりする必要がない。その結果、比較的シンプルな構造であり、コスト削減に寄与できる半導体装置およびその製造方法を提供できる。
前記製造方法において、前記半導体チップと一体を成し、かつ、前記半導体チップの裏面全域を形成するように前記合金層を成長させてもよい。この方法によれば、半導体チップと接続対象物とをより一層良好に接続できる。
前記製造方法において、脱酸素雰囲気中で前記半導体チップを加熱し、前記合金層を成長させることが好ましい。この方法によれば、少なくとも接続対象物および半導体チップの酸化を回避できるから、合金層中に酸化物が介在（混入）するのを効果的に抑制できる。これにより、良好な合金層を形成できるから、半導体チップと接続対象物とをより一層良好に接続できる。前記製造方法において、窒素ガス雰囲気中で前記半導体チップを加熱し、前記合金層を成長させてもよい。
前記半導体装置において、前記合金層は、前記半導体チップと一体を成し、かつ、前記半導体チップの裏面全域を形成していることが好ましい。この構成によれば、半導体チップと接続対象物とをより一層良好に接続できる。
前記半導体装置において、前記接合材は、前記合金層の側部を被覆していることが好ましい。この構成によれば、接合材に対する半導体チップの接触面積が増大するから、半導体チップと接続対象物とをより一層良好に接続できる。
前記半導体装置において、前記接続対象物における前記半導体チップが配置された部分には凹部が形成されており、前記接合材は、前記凹部に入り込んでいることが好ましい。また、前記凹部は、平面視において前記半導体チップの面積よりも大きい面積で形成されていることが好ましい。
前記半導体装置の製造方法において、接続対象物では、金属材料の拡散に伴って当該接続対象物を構成する金属材料の一部が失われる。そのため、拡散した金属材料の質量に対応する容積の凹部が半導体チップが配置された部分に形成される。接合材は、溶融によってこの凹部を埋めつつ、接続対象物と半導体チップとを接続させる。これにより、接続対象物に対する接合材のアンカー効果を向上できるので、半導体チップと接続対象物との接続強度を向上できる。また、この構成に加えて、前記接合材が前記合金層の側部を被覆する構成を採用することによって、接合材に対する半導体チップの接触面積を効果的に増大させることができる。これにより、半導体チップと接続対象物との接続強度をより一層向上できる。
前記半導体装置は、前記半導体チップに接続されたワイヤをさらに含んでいてもよい。前記半導体装置は、前記接続対象物の表面を覆うＡｇめっき膜と、前記半導体チップに接続されたＣｕまたはＡｕを含むワイヤとをさらに含んでいてもよい。前記半導体装置は、前記接続対象物および前記半導体チップを封止する封止樹脂をさらに含んでいてもよい。
前記半導体装置において、前記接続対象物は、Ｃｕ系接続対象物であり、前記半導体チップは、Ｓｉ系半導体チップであり、前記合金層は、ＳｉＣｕ合金層であってもよい。前記接合材は、Ｐｂ系接合材であってもよい。
本発明の他の局面に係る半導体装置は、Ｃｕ系接続対象物と、前記接続対象物上に配置されたＳｉ系半導体チップとを含む。前記半導体チップは、前記半導体チップ側から順に配置されたＳｉＣｕ合金層およびＰｂ系接合材を介して前記接続対象物に接続されている。この構成によれば、前述のように、半導体チップと接続対象物と良好に接続できると共に、比較的シンプルな構造であり、コスト削減に寄与できる半導体装置を提供できる。
図１Ａは、本発明の第１実施形態に係る半導体装置の斜視図である。 図１Ｂは、図１Ａに示す半導体装置の平面図である。 図２は、図１Ａに示すII-II線に沿う断面図である。 図３は、図２の一点鎖線で囲んだ領域の拡大断面図である。 図４Ａは、図１Ａに示す半導体装置の製造工程の一部を示す断面図である。 図４Ｂは、図４Ａの次の工程を示す断面図である。 図４Ｃは、図４Ｂの次の工程を示す断面図である。 図５は、本発明の第２実施形態に係る半導体装置の斜視図である。 図６は、図５に示すVI-VI線に沿う断面図である。 図７Ａは、図５に示す半導体装置の製造工程の一部を示す断面図である。 図７Ｂは、図７Ａの次の工程を示す断面図である。 図７Ｃは、図７Ｂの次の工程を示す断面図である。 図７Ｄは、図７Ｃの次の工程を示す断面図である。 図８は、第３実施形態に係る半導体装置の斜視図である。 図９は、第４実施形態に係る半導体装置の斜視図である。 図１０は、一の例に係る半導体パッケージの断面図である。 図１１は、他の例に係る半導体パッケージの断面図である。 図１２は、さらに他の例に係る半導体パッケージの外観図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１Ａは、本発明の第１実施形態に係る半導体装置１の斜視図である。図１Ｂは、図１Ａに示す半導体装置１の平面図である。図２は、図１Ａに示すII-II線に沿う断面図である。図３は、図２の一点鎖線で囲んだ領域Ｄの拡大断面図である。
半導体装置１は、フレーム２を含む。フレーム２は、Ｃｕ系の金属薄板からなる。フレーム２は、たとえば、Ｃｕ−Ｆｅ系合金、Ｃｕ−Ｚｒ系合金のようにＣｕを主成分として含む金属の他、Ｆｅ等のＣｕ以外の金属を主成分として含み、Ｃｕを副成分として含む金属（たとえば、Ｃｕが添加された４２アロイ等）であってもよい。むろん、フレーム２は、純度９５％以上の高純度銅、純度９９．９９％（４Ｎ）以上の高純度銅、純度９９．９９９９％（６Ｎ）以上の高純度銅等であってもよい。フレーム２の厚さは、たとえば１００μｍ以上６００μｍ以下であってもよい。
フレーム２は、金属製の接続対象物の一例としてのダイパッド３と、リード４とを含む。本実施形態では、リード４がダイパッド３の片側にしか配置されていない例を示しているが、リード４は、ダイパッド３の両側に配置されていてもよいし、ダイパッド３を取り囲むようにその周囲に配置されていてもよい。このダイパッド３上には、半導体チップ５が配置されている。
半導体チップ５は、本実施形態では、Ｓｉ系の半導体チップである。半導体チップ５は、たとえばＳｉ基板を含んでいてもよいし、ＳｉＣ基板を含んでいてもよい。半導体チップ５は、扁平な直方体形状に形成されており、ダイパッド３に対向する裏面５ａと、その反対の表面５ｂと、裏面５ａおよび表面５ｂを接続する側面５ｃとを有している。半導体チップ５は、その表面５ｂに電極パッド６を有している。
電極パッド６は、ボンディングワイヤ７を介してリード４に電気的に接続されている。ボンディングワイヤ７は、本実施形態では、Ａｌを含むＡｌワイヤである。一方、半導体チップ５は、裏面５ａ側において、半導体チップ５側から順に配置された合金層８および金属製の接合材９を介してダイパッド３に接続されている。なお、ダイパッド３が外部端子を兼ねており通電する場合等は、半導体チップ５は、合金層８および金属製の接合材９を介してダイパッド３に電気的に接続されていてもよい。
合金層８は、ダイパッド３の金属材料および半導体チップ５の半導体材料を含む。合金層８は、本実施形態では、ＳｉＣｕ合金層である。合金層８は、半導体チップ５と一体を成し、かつ、半導体チップ５の裏面５ａ全域を形成している。また、合金層８の側部１０は、半導体チップ５の側面５ｃの一部を形成しており、半導体チップ５の側面５ｃに対して平坦に形成されている。合金層８の厚さは、たとえば、５μｍ以上５０μｍ以下であってもよい。
接合材９は、Ｐｂを主成分に含むＰｂ系半田からなり、たとえば２４２℃以上３４２℃以下の融点を有する高融点半田を含む。接合材９は、１ｗｔ％以上１０ｗｔ％以下のＳｎを含んでいてもよい。接合材９は、Ｐｂ−１０Ｓｎ，Ｐｂ−１Ｓｎ、Ｐｂ−３Ｓｎ−１Ａｇ，Ｐｂ−Ｓｎ−１Ａｇ等であってもよい。なお、接合材９に対する合金層８の濡れ性は、接合材９に対する半導体チップ５の濡れ性よりも大きい。接合材９の厚さは、たとえば、１０μｍ以上５０μｍ以下であってもよい。
図３を参照して、合金層８は、半導体チップ５の角部において、他の部分（より具体的には、半導体チップ５の内方部の合金層８）よりも厚く形成された厚膜部１１を有している。厚膜部１１は、半導体チップ５の側面５ｃに沿ってダイパッド３側および表面５ｂ側に向けて延びるように形成（厚化）されている。ダイパッド３における半導体チップ５が配置された部分には凹部１２が形成されている。この凹部１２は、半導体チップ５の表面５ｂの法線方向から見た平面視において半導体チップ５の面積よりも大きい面積で形成されており、半導体チップ５の側面５ｃを取り囲んでいる。
凹部１２における半導体チップ５の角部に対向する部分には、凹部１２の底部とダイパッド３の表面とを接続する滑らかな傾斜部１２ａが形成されている。傾斜部１２ａは、平面視において少なくとも一部が半導体チップ５外の領域に位置している。傾斜部１２ａは、たとえば半導体チップ５の角部を中心とする略円弧状の軌跡を描くように形成されている。接合材９は、凹部１２に入り込むように形成されており、半導体チップ５の裏面５ａの全域、つまり合金層８を被覆している。さらに、接合材９は、合金層８の側部１０を被覆している。
図４Ａ〜図４Ｃは、図１Ａに示す半導体装置１の製造工程の一部を示す断面図である。なお、図４Ａ〜図４Ｃは、図２に対応する断面図である。
半導体装置１を製造するには、まず、プレス加工により形成されたダイパッド３およびリード４を含むフレーム２が用意される。次に、図４Ａに示すように、たとえば公知のダイボンダ１５を用いて、Ｐｂ系半田からなる接合材９がダイパッド３上に塗布された後、半導体チップ５が配置される。次に、少なくとも接合材９が溶融する温度（たとえば、３５０℃以上４００℃以下の温度）で数秒〜数十秒間、リフローが実行される。これにより、半導体チップ５が接合材９を介してダイパッド３上に接続される。半導体チップ５の裏面５ａは、より具体的には、剥き出し面であり接合材９に対して直接接続される。
次に、図４Ｂに示すように、たとえば公知の熱処理炉１６を用いて、少なくとも接合材９が溶融する温度（たとえば、３５０℃以上４００℃以下の温度）で半導体チップ５が加熱される。半導体チップ５は、脱酸素雰囲気中で、１０分以上、より具体的には３０分から６０分の間、加熱される。脱酸素雰囲気とは、熱処理炉１６中の酸素濃度が極めて低い雰囲気（たとえば、酸素濃度０．１％以下の雰囲気）のことを言う。本実施形態では、窒素ガス（窒素濃度９５％程度）および水素ガス（水素濃度５％程度）の混合雰囲気中で、半導体チップ５が加熱される。
熱処理が開始されると、接合材９の溶融が始まる。接合材９が溶融すると、ダイパッド３のＣｕが接合材９中に拡散する。この拡散したＣｕが半導体チップ５のＳｉと反応することにより、ダイパッド３のＣｕと半導体チップ５のＳｉとを含むＳｉＣｕ合金層８が、半導体チップ５の裏面５ａ全域に成長する。そして、ダイパッド３では、Ｃｕの拡散に伴って当該ダイパッド３を形成するＣｕの一部が失われる。そのため、図４Ｃに示すように、拡散したＣｕの質量に対応する容積の凹部１２が半導体チップ５が配置された部分に形成される。
この時、半導体チップ５の角部は、他の部分（たとえば半導体チップ５の内方部）に比してダイパッド３に対向する面積が大きい。したがって、半導体チップ５の角部では、他の部分に比して反応するＣｕ量が多くなる結果、当該他の部分よりも厚い厚膜部１１が形成される。一方、ダイパッド３における半導体チップ５の角部に対向する部分では、半導体チップ５の角部を中心とする略円弧状にＣｕが失われる。その結果、傾斜部１２ａを有し、平面視において半導体チップ５の面積よりも大きい面積の凹部１２が形成される。接合材９は、溶融によってこの凹部１２を埋めつつ、合金層８の側部１０を被覆し、ダイパッド３と半導体チップ５とを接続させる。
なお、半導体チップ５の加熱時間は、合金層８の形成（成長）に十分な時間であればよく、上記時間に限定されるものではない。また、半導体チップ５は、連続的に加熱されてもよいし、所定時間（たとえば１０分）毎に冷却時間を挟んで断続的に加熱されてもよい。また、本実施形態では、熱処理炉１６で半導体チップ５を加熱した例について説明したが、ダイボンダ１５内で同様の条件の下、半導体チップ５を加熱してもよい。
その後、半導体チップ５の電極パッド６とリード４とを接続させるボンディングワイヤ７が取り付けられ、封止樹脂によりフレーム２、半導体チップ５、接合材９等が封止される。このようにして、半導体装置１が製造される。
以上、本実施形態では、半導体チップ５の裏面５ａに、ダイパッド３のＣｕと半導体チップ５のＳｉとを含む合金層８が形成される。この合金層８により、接合材９に対する半導体チップ５の濡れ性を向上させることができるから、半導体チップ５とダイパッド３とを接合材９を介して良好に接続できる。しかも、この合金層８は、半導体チップ５と一体を成し、かつ、半導体チップ５の裏面５ａ全域を形成しているから、半導体チップ５とダイパッド３とをより一層良好に接続できる。
また、半導体チップ５の裏面５ａの合金層８は、ダイパッド３のＣｕと半導体チップ５のＳｉとによって形成されるから、裏面メタルやめっき膜を形成するための金属材料を別途用意したり、それらの形成工程を追加したりする必要がない。その結果、比較的シンプルな構造であり、コスト削減に寄与できる半導体装置１およびその製造方法を提供できる。
また、本実施形態では、接合材９は、凹部１２内でダイパッド３と半導体チップ５を接続し、かつ、半導体チップ５の側面５ｃ側で合金層８の側部１０を被覆している。これにより、ダイパッド３に対する接合材９のアンカー効果を向上できると共に、接合材９に対する半導体チップ５の接触面積を増大させることができる。その結果、半導体チップ５とダイパッド３との接続強度をより一層向上できる。
また、本実施形態の製造方法では、脱酸素雰囲気中、より具体的には、窒素ガスおよび水素ガスの混合雰囲気中で半導体チップ５を加熱し、合金層８を成長させている。この方法によれば、少なくともダイパッド３および半導体チップ５の酸化を回避できるから、合金層８中に酸化物が介在（混入）するのを効果的に抑制できる。これにより、良好な合金層８を形成できるから、半導体チップ５とダイパッド３とをより一層良好に接続できる。
＜第２実施形態＞
図５は、本発明の第２実施形態に係る半導体装置２１の斜視図である。図６は、図５に示すVI-VI線に沿う断面図である。図５および図６において、前述の図１Ａおよび図２等に示された部分に対応する部分については同一の参照符号を付して、説明を省略する。半導体装置２１は、フレーム２の表面を覆うＡｇめっき膜２２と、リード４および半導体チップ５に接続されたボンディングワイヤ２３とをさらに含む。ボンディングワイヤ２３は、本実施形態では、ＡｕまたはＣｕを含むワイヤからなる。前述の凹部１２は、Ａｇめっき膜２２を貫通するように形成されており、接合材９は、ダイパッド３およびＡｇめっき膜２２に接している。その他の点は、前述の半導体装置１と同様である。
図７Ａ〜図７Ｄは、図５に示す半導体装置２１の製造工程の一部を示す断面図である。
半導体装置２１を製造するには、まず、Ａｇめっき処理が表面に施された金属薄板が用意される。Ａｇめっき処理は、たとえばレジストマスクを用いた部分めっき処理であってもよい。次に、金属薄板がプレス加工されて、Ａｇめっき膜２２が表面に形成されたフレーム２が形成される。次に、図７Ａに示すように、図４Ａと同様の工程が実行されて、半導体チップ５が接合材９を介してダイパッド３上に接続される。
次に、図７Ｂに示すように、前述の図４Ｂと同様の条件下で、半導体チップ５が熱処理炉１６にて加熱される。熱処理が開始されると、接合材９の溶融が始まる。接合材９が溶融すると、接合材９は、Ａｇめっき膜２２内に溶け込み、進入する。そして、接合材９がＡｇめっき膜２２内に進入すると、図７Ｃに示すように、ダイパッド３のＣｕが接合材９中に拡散する。この拡散したＣｕが半導体チップ５のＳｉと反応することにより、ダイパッド３のＣｕと半導体チップ５のＳｉとを含むＳｉＣｕ合金層８が、半導体チップ５の裏面５ａ全域に成長する。
一方、ダイパッド３では、Ｃｕの拡散に伴って当該ダイパッド３を形成するＣｕの一部が失われる。そのため、図７Ｄに示すように、拡散したＣｕの質量に対応する容積の凹部１２が半導体チップ５が配置された部分に形成される。ここで形成される凹部１２の具体的な構成は、前述の図４Ｃにおいて説明したものと略同様であるので、説明を省略する。以上、本実施形態によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
＜第３実施形態＞
図８は、第３実施形態に係る半導体装置３１の斜視図である。半導体装置３１が前述の半導体装置１（図１Ａ等参照）と異なる点は、接合材９の全体が、凹部１２内に配置されている点である。接合材９は、凹部１２内で合金層８の側部１０の一部を被覆していてもよい。半導体装置３１のその他の構成は、前述の半導体装置１と略同様である。このような構成によっても、半導体チップ５とダイパッド３とを良好に接続できると共に、コスト削減に寄与できる半導体装置１およびその製造方法を提供できる。図８において、前述の半導体装置１に対応する部分については同一の参照符号を付して、説明を省略する。
＜第４実施形態＞
図９は、第４実施形態に係る半導体装置３２の斜視図である。半導体装置３２が前述の半導体装置２１（図６等参照）と異なる点は、接合材９の全体が、凹部１２内に配置されている点である。接合材９は、凹部１２内で合金層８の側部１０の一部を被覆していてもよい。半導体装置３２のその他の構成は、前述の半導体装置２１と略同様である。このような構成によっても、半導体チップ５とダイパッド３とを良好に接続できると共に、コスト削減に寄与できる半導体装置１およびその製造方法を提供できる。図９において、前述の半導体装置２１に対応する部分については同一の参照符号を付して、説明を省略する。
以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、Ｃｕ系ダイパッド３、Ｓｉ系半導体チップ５およびＰｂ系接合材９を用いて、ＳｉＣｕ合金層８が形成された例について説明した。しかしながら、ダイパッド３の金属材料、半導体チップ５の半導体材料および接合材９の材料は、Ｃｕ系、Ｓｉ系、Ｐｂ系に限定されるものではない。ダイパッド３、半導体チップ５および接合材９を用いて合金層８を形成し、ダイパッド３と半導体チップ５とを接続できるのであれば、種々の金属材料、半導体材料および接合材を使用できる。
また、前述の各実施形態に適用される半導体チップ５は、表面５ｂから裏面５ａに至る電流経路を有するいわゆる縦型の半導体素を含んでいてもよいし、表面５ｂに対して平行な電流経路を有するいわゆる横型の半導体素子を含んでいてもよい。半導体チップ５は、たとえば、抵抗、コンデンサ、ダイオード、バイポーラトランジスタ、ＭＩＳＦＥＴ、ＩＧＢＴ等の半導体素子を含んでいてもよい。また、半導体チップ５は、これら半導体素子の組み合わせにより、ＬＳＩ等の集積回路を含んでいてもよい。
また、前述の各実施形態において、半導体装置１，２１,３１は、フレーム２、半導体チップ５、接合材９等がモールド樹脂で封止されることによって、図１０〜図１２に示すように半導体パッケージとして構成されていてもよい。
図１０は、一の例に係る半導体パッケージ４１の断面図である。
半導体パッケージ４１は、ＳＯＰ（Small Outline Package）タイプの半導体パッケージである。半導体パッケージ４１は、前述のフレーム２と、前述の半導体チップ５と、これらを封止するモールド樹脂４２とを含む。モールド樹脂４２は、エポキシ樹脂であってもよい。フレーム２は、前述のダイパッド３および複数の前述のリード４を含む。フレーム２の表面には、Ａｇめっき膜２２が形成されていてもよい。半導体チップ５は、前述の第１〜第４実施形態で説明した通り、前述の合金層８および接合材９を介してダイパッド３上に接続されている。
複数のリード４は、ダイパッド３の両側に配置されていてもよいし、ダイパッド３を取り囲むようにその周囲に配置されていてもよい。複数のリード４の一部は、外部接続される外部端子としてモールド樹脂４２から露出している。複数のリード４は、モールド樹脂４２内において、ボンディングワイヤ７，２３を介して半導体チップ５の電極パッド６に電気的に接続されている。複数のリード４の幾つかは、ダイパッド３を支持するようにダイパッド３と一体的に形成されていてもよい。
図１１は、他の例に係る半導体パッケージ４５の断面図である。
半導体パッケージ４５は、ＱＦＮ（Quad For Non Lead Package）タイプの半導体パッケージである。半導体パッケージ４５は、前述のフレーム２と、前述の半導体チップ５と、これらを封止するモールド樹脂４２とを含む。フレーム２は、前述のダイパッド３および複数の前述のリード４を含む。フレーム２の表面には、Ａｇめっき膜２２が形成されていてもよい。半導体チップ５は、前述の第１〜第４実施形態で説明した通り、前述の合金層８および接合材９を介してダイパッド３上に接続されている。
ダイパッド３の下面は、モールド樹脂４２から露出しており、ヒートシンクの機能を兼ねている。ダイパッド３は、外部接続される外部端子の機能を兼ねていてもよい。複数のリード４は、ダイパッド３の両側に配置されていてもよいし、ダイパッド３を取り囲むようにその周囲に配置されていてもよい。リード４の下面は、外部接続される外部端子としてモールド樹脂４２から露出している。リード４の上面には、ボンディングワイヤ７，２３が接続されている。ボンディングワイヤ７，２３は、半導体チップ５の電極パッド６に電気的に接続されている。
図１２は、さらに他の例に係る半導体パッケージ４６の外観図である。
半導体パッケージ４６は、ＴＯ−２２０等のいわゆるＴＯ（Transistor Outline）系の半導体パッケージである。半導体パッケージ４６は、前述のフレーム２と、前述の半導体チップ５と、これらを封止するモールド樹脂４２とを含む。フレーム２は、前述のダイパッド３および複数の前述のリード４を含む。フレーム２の表面には、Ａｇめっき膜２２が形成されていてもよい。半導体チップ５は、前述の第１〜第４実施形態で説明した通り、前述の合金層８および接合材９を介してダイパッド３上に接続されている。
複数のリード４には、３つの端子４７，４８，４９が含まれる。３つの端子４７，４８，４９は、ダイパッド３の方側に互いに間隔を空けて配置されている。３つの端子４７，４８，４９のうち中央の端子４８は、ダイパッド３と一体的に形成されている。３つの端子４７，４８，４９のうち両側の端子４７，４９は、中央の端子４８を両側から挟むように配置されている。両側の端子４７，４９は、それぞれボンディングワイヤ７，２３によって半導体チップ５の電極パッド６に電気的に接続されている。３つの端子４７，４８，４９の一部は、外部接続される外部端子としてモールド樹脂４２から露出している。
なお、半導体パッケージの形式は、図１０〜図１２の形式に制限されない。したがって、ＤＦＰ（Dual Flat Package）、ＤＩＰ（Dual Inline Package）、ＱＦＰ（Quad Flat Package）、ＳＩＰ（Single Inline Package）、ＳＯＪ（Small Outline J-leaded Package）等の公知の半導体パッケージや、これらに類する種々の半導体パッケージが適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
３ ダイパッド（接続対象物）
５ 半導体チップ
７ ボンディングワイヤ
８ 合金層（ＳｉＣｕ合金層）
９ 接合材
１０ 接合材の側部
１２ 凹部
２１ 半導体装置
２２ Ａｇめっき膜
２３ ボンディングワイヤ

Claims (15)

  1. 金属製の接続対象物と、
    前記接続対象物上に配置された半導体チップと、
    前記半導体チップと前記接続対象物とを接続させるように、前記半導体チップ側から順に配置された合金層および金属製の接合材とを含み、
    前記合金層は、前記接続対象物の金属材料および前記半導体チップの半導体材料を含んでいる、半導体装置。
  2. 前記合金層は、前記半導体チップと一体を成し、かつ、前記半導体チップの裏面全域を形成している、請求項１に記載の半導体装置。
  3. 前記接合材は、前記合金層の側部を被覆している、請求項１または２に記載の半導体装置。
  4. 前記接続対象物における前記半導体チップが配置された部分には凹部が形成されており、
    前記接合材は、前記凹部に入り込んでいる、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記凹部は、平面視において前記半導体チップの面積よりも大きい面積で形成されている、請求項４に記載の半導体装置。
  6. 前記半導体チップに接続されたワイヤをさらに含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記接続対象物の表面を覆うＡｇめっき膜と、
    前記半導体チップに接続されたＣｕまたはＡｕを含むワイヤとをさらに含む、請求項１〜５のいずれか一項に記載の半導体装置。
  8. 前記接続対象物および前記半導体チップを封止する封止樹脂をさらに含む、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記接続対象物は、Ｃｕ系接続対象物であり、
    前記半導体チップは、Ｓｉ系半導体チップであり、
    前記合金層は、ＳｉＣｕ合金層である、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記接合材は、Ｐｂ系接合材である、請求項１〜９のいずれか一項に記載の半導体装置。
  11. Ｃｕ系接続対象物と、
    前記接続対象物上に配置されたＳｉ系半導体チップとを含み、
    前記半導体チップは、前記半導体チップ側から順に配置されたＳｉＣｕ合金層およびＰｂ系接合材を介して前記接続対象物に接続されている、半導体装置。
  12. 半導体チップを金属製の接合材を介して金属製の接続対象物上に接続する工程と、
    少なくとも前記接合材が溶融する温度で前記半導体チップを加熱することにより、前記半導体チップの裏面に、前記接続対象物の金属材料および前記半導体チップの半導体材料を含む合金層を成長させる工程とを含む、半導体装置の製造方法。
  13. 前記半導体チップと一体を成し、かつ、前記半導体チップの裏面全域を形成するように前記合金層を成長させる、請求項１２に記載の半導体装置の製造方法。
  14. 脱酸素雰囲気中で前記半導体チップを加熱し、前記合金層を成長させる、請求項１２または１３に記載の半導体装置の製造方法。
  15. 窒素ガス雰囲気中で前記半導体チップを加熱し、前記合金層を成長させる、請求項１２〜１４のいずれか一項に記載の半導体装置の製造方法。
JP2015166104A 2015-08-25 2015-08-25 半導体装置およびその製造方法 Active JP6598151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015166104A JP6598151B2 (ja) 2015-08-25 2015-08-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015166104A JP6598151B2 (ja) 2015-08-25 2015-08-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017045804A true JP2017045804A (ja) 2017-03-02
JP6598151B2 JP6598151B2 (ja) 2019-10-30

Family

ID=58210050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015166104A Active JP6598151B2 (ja) 2015-08-25 2015-08-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6598151B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2020119948A (ja) * 2019-01-22 2020-08-06 三菱電機株式会社 半導体装置及びその製造方法
JP7392632B2 (ja) 2020-11-06 2023-12-06 三菱電機株式会社 半導体装置、ダイパッドおよび半導体装置の製造方法
JP7423197B2 (ja) 2019-05-10 2024-01-29 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106124A (ja) * 1982-12-11 1984-06-19 Toshiba Corp 半導体装置の製造方法及びその製造装置
JPS63278235A (ja) * 1987-05-09 1988-11-15 Hitachi Maxell Ltd 半導体装置の製造方法
JP2002231735A (ja) * 2001-02-02 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2006093206A (ja) * 2004-09-21 2006-04-06 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2009094385A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106124A (ja) * 1982-12-11 1984-06-19 Toshiba Corp 半導体装置の製造方法及びその製造装置
JPS63278235A (ja) * 1987-05-09 1988-11-15 Hitachi Maxell Ltd 半導体装置の製造方法
JP2002231735A (ja) * 2001-02-02 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2006093206A (ja) * 2004-09-21 2006-04-06 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2009094385A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088038A (ja) * 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7147502B2 (ja) 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2020119948A (ja) * 2019-01-22 2020-08-06 三菱電機株式会社 半導体装置及びその製造方法
JP7263792B2 (ja) 2019-01-22 2023-04-25 三菱電機株式会社 半導体装置及びその製造方法
JP7423197B2 (ja) 2019-05-10 2024-01-29 ローム株式会社 半導体装置
JP7392632B2 (ja) 2020-11-06 2023-12-06 三菱電機株式会社 半導体装置、ダイパッドおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JP6598151B2 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
US9847280B2 (en) Method for manufacturing semiconductor device
US7508012B2 (en) Electronic component and method for its assembly
JP5089184B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US8466548B2 (en) Semiconductor device including excess solder
JP6598151B2 (ja) 半導体装置およびその製造方法
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2014232811A (ja) 半導体装置および半導体装置の製造方法
US20100181628A1 (en) Semiconductor device
JP2015122445A (ja) 半導体装置およびその製造方法
JP2012209402A (ja) リード部品及びその製造方法、並びに半導体パッケージ
US20100123243A1 (en) Flip-chip chip-scale package structure
JP5103731B2 (ja) モールドパッケージ
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JPS60167454A (ja) 半導体装置
JP6380561B2 (ja) 半導体モジュール
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2007134395A (ja) 半導体装置
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP4207791B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190924

R150 Certificate of patent or registration of utility model

Ref document number: 6598151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250