JP2020119948A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2020119948A JP2020119948A JP2019008265A JP2019008265A JP2020119948A JP 2020119948 A JP2020119948 A JP 2020119948A JP 2019008265 A JP2019008265 A JP 2019008265A JP 2019008265 A JP2019008265 A JP 2019008265A JP 2020119948 A JP2020119948 A JP 2020119948A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- protrusion
- semiconductor device
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Laser Beam Processing (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
Description
この亀裂の発生を防止するために、接合部材の供給量を増やし、半導体素子と基材との接合部を厚く形成して歪みを緩和する技術が知られている。しかし、無加圧で接合を行う半導体装置においては、接合部材の供給量を増やすことにより接合部の厚さが不均一となるため、熱衝撃試験時の信頼性が低下するおそれがあった。
この対策の一つとして、はんだに濡れない金属ワイヤ等を金属板上に配置して接合部の厚さを確保する技術が開示されている(例えば、特許文献1参照)。
上述のとおり、はんだに濡れない金属ワイヤと接合部材の接合性が悪いため、本発明の実施の形態1においては、長辺及び短辺を有する半導体素子1の一方の面に形成された電極9の短辺側の端面に、一対となるよう2つの突起8をめっき処理により形成し、金属焼結材ペーストを用いて無加圧で基材4と焼結接合した。
さらに、半導体装置100を外部の湿気、汚染、熱、電磁界等の影響から隔離し、絶縁性を確保するため、半導体素子1、回路基板2は、例えばトランスファーモールドによるモールド樹脂7によって覆われている(図1(c))。
このように、一対となるように形成された突起8は、図3に示すように、突起8の高さによって接合部3の厚さを確保でき、接合部3の厚さの均一性を確保することができる。
そして、金属焼結材により接合部3を形成するため、Au、Ag、Cu、又はこれらの合金により形成した突起8との界面において、焼結反応又は焼成反応による接合界面を形成できるため、接合性が向上し、未接合領域に起因する亀裂を防止できる。
また、はんだを用いないため、溶融、凝固により生じる脆くて壊れやすい金属間化合物を形成しない。
また、短辺に突起8を形成すれば、溶剤成分を含む金属焼結材ペーストの焼結時に、溶剤成分を長辺側から揮発できるため、接合部3の過度な多孔質化を防止できる。
また、図4(b)に示すように、抜け穴10を設けるとともに電極9の端面を囲むように突起8を形成してもよい。この構成により、接合面積を大きくできる。溶剤成分が揮発できれば、電極9の端面の全周に形成してもよい。
また、図4(c)に示すように、突起8を電極9の角部のみに設けてもよい。溶剤成分を突起8が形成されていない部分から揮発させることができ、接合部3の過度な多孔質化を防止できる。突起8を対角となる一対の角部にのみ形成してもよい。
また、図4(d)に示すように、突起8を角部及び端面の辺上に形成してもよい。溶剤成分が揮発しやすく、接合面積を大きくできる。図示しないが、隣り合った角部に突起8を形成するとともに、これと対向する端面の辺上に突起8を設けることもできる。突起8が対になり、均一に電極9を支えることができればよい。
また、図4(e)に示すように、突起8を電極9の端面の長辺の一部に部分的に形成してもよい。短辺の一部に形成してもよく、長辺と短辺の双方に形成してもよい。少なくとも1つの対となるように突起8があればよく、この構成により、溶剤成分の揮発と、突起8と接合部3との接合面積を制御できる。
上記の基材4の表面に酸化防止膜を形成してもよい。半導体素子1と回路基板2と接合部3の接合性を向上させるために、金、銀等のめっき層を形成してもよい。
また、基材4の形状は、四角柱の他、多角柱、円柱、楕円柱、これらの一部に段を設けた形状であってもよい。
図5は、本発明の実施の形態2にかかる半導体装置の一部を示す概略構成図である。図5において、図3と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
実施の形態1では、突起8を電極9の端面にめっき処理、積層成膜、エッチング、及び研磨によって形成する例を示したが、半導体素子1のパターン及び電極9を形成したウェハを切削して突起8を形成する方法について説明する。図7は、本発明の実施の形態3にかかる半導体素子の突起の形成方法の例を示すイメージ図であり、図8は、本発明の実施の形態3にかかる半導体装置の製造方法の工程図である。
次に、半導体素子1のパターン側から電極9の手前まで半導体素子1及びウェハを切削刃11による切削加工によって溝12を形成し(溝形成工程)、溝形成工程より切削の加工速度を上げて溝12から電極9を切削加工し突起8を形成する(突起形成工程)。
例えば、電極9の短辺側の端面にのみ突起8を形成する場合、短辺側を切削するときは上記の溝形成工程及び突起形成工程を行い、長辺側を切削するときは半導体素子1のパターン側から電極9まで同じ速度で切削する。
半導体素子1のパターンをリードフレーム6と接続し(接続工程)、半導体素子1をリードフレーム6及び基材4の少なくとも一部とともに封止する(封止工程)。
6 リードフレーム、7 モールド樹脂、8 突起、9 電極、10 抜け穴、
11 切削刃、12 溝、80 屈曲部、81 先端部、
100 半導体装置。
Claims (10)
- 基材と、
前記基材上に搭載され、前記基材側の面に電極を有する半導体素子と、
前記電極の端面に前記基材方向に突出して形成され、対向して少なくとも一対となる突起と、
前記突起及び前記電極を覆うように金属焼結材によって前記基材上に形成された接合部と
を備えたことを特徴とする半導体装置。 - 前記突起は、前記電極の前記端面の短辺及び長辺の少なくとも一方に形成されることを特徴とする請求項1に記載の半導体装置。
- 前記突起は、前記電極の前記短辺及び前記長辺の少なくとも一方の一部に対となるように形成されることを特徴とする請求項2に記載の半導体装置。
- 前記突起は、前記半導体素子の前記電極の対角となる少なくとも一対の角部に形成されることを特徴とする請求項1に記載の半導体装置。
- 前記突起の先端部は、先細りに形成されることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記突起の前記先端部は、前記電極の前記端面よりも内側に形成されることを特徴とする請求項5に記載の半導体装置。
- 前記突起の前記先端部は、内側に屈曲させた屈曲部を有することを特徴とする請求項5又は6に記載の半導体装置。
- ウェハの一方の面に半導体素子のパターンを形成するパターン形成工程と、
前記ウェハの他方の面に前記半導体素子の電極を形成する電極形成工程と、
前記半導体素子のパターン側から前記電極の手前まで前記半導体素子及び前記ウェハを溝加工して溝を形成する溝形成工程と、
前記溝形成工程より加工速度を上げて前記溝から前記電極を切断加工し突起を形成する突起形成工程と、
前記突起を有する前記半導体素子を取り出す工程と、
基材上に金属焼結材ペーストを塗布し、前記金属焼結材ペースト上に前記突起を配置させて取り出した前記半導体素子を搭載する半導体素子搭載工程と、
前記金属焼結材ペーストを加熱し、前記金属焼結材ペーストが焼結された金属焼結材を前記突起の内側に充填して前記基材と前記半導体素子の前記電極とを接合する接合工程と、
前記半導体素子のパターンをリードフレームと接続する接続工程と、
前記半導体素子を前記リードフレーム及び前記基材の少なくとも一部とともに封止する封止工程と、
を備えた半導体装置の製造方法。 - 前記溝形成工程における前記溝加工は、切削加工又はレーザ加工であることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記突起形成工程における前記電極の切断加工は、切削加工又はレーザ加工であることを特徴とする請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008265A JP7263792B2 (ja) | 2019-01-22 | 2019-01-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008265A JP7263792B2 (ja) | 2019-01-22 | 2019-01-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020119948A true JP2020119948A (ja) | 2020-08-06 |
JP7263792B2 JP7263792B2 (ja) | 2023-04-25 |
Family
ID=71891163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019008265A Active JP7263792B2 (ja) | 2019-01-22 | 2019-01-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7263792B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0710938U (ja) * | 1993-07-27 | 1995-02-14 | サンケン電気株式会社 | 回路基板を有する半導体装置 |
JP2005203504A (ja) * | 2004-01-14 | 2005-07-28 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2006202586A (ja) * | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
JP2007042953A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | チップ型電子部品 |
WO2009157160A1 (ja) * | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | 実装構造体、及び実装構造体の製造方法 |
JP2013207279A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2016016501A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社ディスコ | 板状ワークの分割方法と切削装置 |
JP2017045804A (ja) * | 2015-08-25 | 2017-03-02 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2019
- 2019-01-22 JP JP2019008265A patent/JP7263792B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0710938U (ja) * | 1993-07-27 | 1995-02-14 | サンケン電気株式会社 | 回路基板を有する半導体装置 |
JP2005203504A (ja) * | 2004-01-14 | 2005-07-28 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2006202586A (ja) * | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
JP2007042953A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | チップ型電子部品 |
WO2009157160A1 (ja) * | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | 実装構造体、及び実装構造体の製造方法 |
JP2013207279A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2016016501A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社ディスコ | 板状ワークの分割方法と切削装置 |
JP2017045804A (ja) * | 2015-08-25 | 2017-03-02 | ローム株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7263792B2 (ja) | 2023-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
US11721612B2 (en) | Semiconductor device with connecting member for electrode and method of manufacturing | |
CN107210233B (zh) | 半导体器件及其制造方法 | |
CN110620045B (zh) | 用于半导体器件的引线框架组件 | |
JP2019012755A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6129107B2 (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
JP2000003988A (ja) | リードフレームおよび半導体装置 | |
JP2004134623A (ja) | 半導体装置 | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP2000183222A (ja) | 半導体装置およびその製造方法 | |
JP4614107B2 (ja) | 半導体装置 | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2021007182A (ja) | 半導体装置及びその製造方法 | |
JP4631205B2 (ja) | 半導体装置及びその製造方法 | |
JP7263792B2 (ja) | 半導体装置及びその製造方法 | |
JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
JP2019216183A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP7400293B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7473376B2 (ja) | 半導体装置 | |
JP7460051B2 (ja) | 半導体装置 | |
JP2022143167A (ja) | 半導体装置 | |
JP5569097B2 (ja) | 半導体装置及びリードフレーム | |
JP7254216B2 (ja) | 半導体装置の製造方法 | |
JP7238621B2 (ja) | 半導体装置、焼結シートの製造方法、半導体装置の製造方法 | |
JP2014086581A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211005 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7263792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |