JP2014086581A - 半導体素子収納用パッケージ - Google Patents

Abstract

【課題】 半導体素子と、外部リード端子間をボンディングワイヤを介して接続し、電気的に導通状態とすることができるヒートシンク基体、枠状のセラミック基板、および外部リード端子をろう材により接合した半導体素子収納用パッケージにおいて、外部リード端子上面のボンディングエリアへのろう材這い上がりを容易に抑制することができる。
【解決手段】 セラミックス基板の一方の表面に外部リード端子、他方の表面に半導体素子の発熱を放熱させるメタル基体を接合する。ここで外部リード端子およびメタル基体はセラミック基板表面に形成した導体にろう材によって接合され、さらに表面をニッケル／金めっき処理することにより作製され、半導体素子と接続する側の外部リード端子先端部の下面は銀ろう材の這い上がりを防止するため、つぶし加工されていることを特徴とする。
【選択図】 図１

Description

本発明は半導体素子と、外部リード端子間をボンディングワイヤを介して接続し、電気的に導通状態とすることができるヒートシンク基体、枠状のセラミックス基板、および外部リード端子をロウ材により接合した半導体素子収納用パッケージに関する。

従来から、例えば、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）携帯基地局用等のシリコンやガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を搭載するための半導体素子収納用パッケージは、半導体素子の作動時の発熱が大きいので、発生する熱を大気中に効率よく放散させなければ、装置を正常に作動させることができなくなる恐れがある。また、上記の半導体素子収納用パッケージは、搭載された半導体素子の高周波信号を高速で通過させるために、半導体素子と、外部リード端子との間をできるだけ接近させることができるようにすると共に、外部リード端子の上面をボンディングパッドとしてボンディングワイヤを直接接続させることで、半導体素子と、外部リード端子との間の距離をできるだけ短くできるようにして特性インピーダンス不整合の影響を最小限に抑えている。

図２−１は従来の半導体素子収納用パッケージ１０１の断面図、図２−２は図２−１の破線部エリアの拡大図であるが、半導体素子１０２を搭載する部分となるヒートシンク用メタル基体１０３を、後述するセラミック基板１０４と熱膨張係数が近似し、しかも熱伝導率の高い、例えば、銅タングステン（Ｃｕ−Ｗ）系の略長方形状をした高放熱特性を有する複合金属板で設けている。 また、この半導体収納用パッケージ１０１は、半導体素子１０２を囲繞して収納するためのキャビティ部１０５を形成するために基体メタル１０３の上面に接合されるセラミック基板１０４を、アルミナ（Ａｌ_２Ｏ_３）や、窒化アルミニウム（ＡｌＮ）等のセラミックで形成している。そして、上記キャビティ部１０５は、セラミック基板１０４の下面に形成されたタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなるメタライズ膜１０６、更にこの上に形成された第１のＮｉめっき被膜１０７と、基体１０３との間に銀ろう等のろう材１０８を挟み込んで加熱してろう付け接合することで形成している（図示せず）。

一方、セラミック基板１０４の上面側は図２−２に示すようにタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなるメタライズ膜１０６、さらにこの上に形成された第１のニッケルめっき被膜１０７と、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」や、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属部材からなる外部リード端子１０９の一方の端子側の下面との間に銀ろう等のろう材１０８を挟み込んで加熱してろう付け接合している。そして、半導体素子収納用パッケージは、外部リード端子１０９の他方の端子側をセラミック基板１０４から外部側に突出させると共に、メタル基体１０３、セラミック基板１０４、及び外部リード端子１０９の接合体の外部に露出する全ての金属表面に、第２のニッケルめっき被膜１１０、及び金めっき被膜１１１が施されていることでパッケージとされている。上記の半導体素子収納用パッケージ１０１には、キャビティ部１０５に半導体素子１０２が搭載され、半導体素子１０２と外部リード端子１０９の一方の端子側の上面との間をボンディングワイヤ１１２で接続した後、蓋体１１４を接合材１１３を用いて接合させることでキャビティ部１０５内の半導体素子１０２を中空状態にして気密に封止するようになっている。

従来の半導体素子収納用パッケージではセラミック基板と外部リード端子を接合するための銀ろうが、外部リード端子上面のボンディングワイヤ接合部に這い上がり、ボンディング不良を引き起こさないように外部リード端子の接続部位の表面粗さをＪＩＳ Ｂ０６０１で規定される中心線平均粗さで０．１ｕｍ以下とすることで銀ろう材の這い上がりを防止している（例えば特許文献１参照）。
また、従来の半導体素子収納用パッケージの他の例では外部リード端子上面への銀ろうの這い上がりを防止するため、セラミック基板上に設けるメタライズ膜のパターンの単位面積当たりの銀ろう材の容積を０．０２１０ｍｍ^３／ｍｍ^２〜０．０２８５ｍｍ^３／ｍｍ^２とすると共に、溶融前の銀ろう材厚みが０．０４５ｍｍ〜０．０８５ｍｍである銀ろう材とすることで這い上がりを防止している（例えば特許文献２参照）。

特開２００９−１５８５３７ 特開２００９−２７７８１４

しかしながら、前述したような従来の半導体素子収納パッケージは、次のような問題がある。
（１）従来の半導体素子収納用パッケージの外部リード端子の上面には、セラミック基板に外部リード端子の下面を銀ろう材を用いて接合する時のろう材が外部リード端子の表面を流れるようにして這い上がってくる。この這い上がりによって外部リード端子の上面は、表面が凹凸状態となり、例えこの上面に第２のニッケルめっき被膜、および金めっき被膜を形成したとしてもめっき被膜は薄いため、這い上がったろう材がそのまま外部リード端子の上面の表面に凹凸をもたらす。この外部リード端子上面の凹凸部に、例えば、金線や、アルミニウム線等からなるボンディングワイヤを接続しようとする場合には、ボンディングワイヤ接合部の状態が不安定となり、接合強度の信頼性が低化することがわかっている。
（２）特許文献１では外部リード端子上面への銀ろう材の這い上がりを抑えるため、外部リード端子上面のボンディングワイヤ接続部位の表面粗さをＪＩＳ Ｂ６０１で規定される中心線粗さで０．１ｕｍ以下に処理することにより、銀ろう材の這い上がりを防止している。しかしながらこの方法では外部リード端子上面をあらかじめ特殊研磨処理する必要があり、パッケージ製造コストが増加すると言う課題があった。
（３）次に特許文献２にある半導体素子収納用パッケージでは使用する銀ろう材の容積を制御することにより銀ろう材の外部リード端子上面への這い上がりを防止している。この方法は特許文献１に比べてパッケージ製造コストの増加も小さいが、製品毎にセラミックス基板のメタライズパターン面積が異なるため、製品毎にろう材部品の容積（厚み）を設計する煩雑さを伴う問題があった。
本発明は上述した課題を解決するために考案されたもので、その目的は外部リード端子の上面ボンディングパッド部への銀ろう材の這い上がりを防止する半導体素子収納パッケージを安価で且つ、簡便に提供することにある。

本発明に係る半導体素子収納パッケージはセラミックス枠体の一方の表面に外部リード端子、他方の表面に半導体素子の発熱を放熱させるメタル基体を接合する。ここで外部リード端子およびメタル基体はセラミック基板に形成した導体に銀ろう材によって接合され、さらに表面をニッケル/金めっき処理することにより作製され、半導体素子と接続する側の外部リード端子先端部はつぶし加工されていることを特徴とする。

上記発明に適した材料としてはセラミックス枠体についてはアルミナが一般的であるが、低温焼成可能なガラスセラミックスや高熱伝導率の窒化アルミニウムなど使用目的に応じて随時選択することができる。リード端子材料としては打ち抜き加工性に優れた金属、合金材料が選択されるが、通常、リードフレーム部に使用される４２アロイ等が使用される。ベースメタル材料としてはＧａＡｓ、ＧａＮなどの化合物半導体と熱膨脹率がマッチングし、且つ放熱板に適した高熱伝導率を有する金属材料が適する。これらの特性を満足する材料としては高熱伝導金属と低熱膨脹金属からなる複合体が使用される。代表的な例としては粉末ＷやＭｏ焼結体にＣｕを溶融含浸させたCu-W、Cu−Mo材がある。含侵法の他にＣｕとＷ、Ｍｏ、Ｃｒ等の低熱膨脹金属板を交互に３層以上積層したクラッド板も使用することができる。この場合、表面層、裏面層はＣｕ板となる。また低コスト化にはＣｒ−Ｃｕ材、コバー材が有効である。

半導体素子と接続する側のリード端子先端部はその裏面がつぶし加工されているため、半導体素子とのワイヤーボンド接続に用いるリード端子上面部への銀ろう材の這い上がりを抑制することができる。このためリード端子上面部の特殊な表面処理、銀ろう材量の制御および銀ろう材のエッチング除去工程等を追加すること無く、安定なワイヤーボンド接続性を有する半導体収納パッケージを得ることができる。

図１−１は本発明による半導体素子収納パッケージの半導体素子実装後の接合部断面模式図、図1−２は本発明図１−１におけるろう材接合部の拡大模式図。 図２−１は従来製造法により作製された半導体素子収納パッケージの組み立て後の断面模式図、図２−２は従来製法図２−１におけるろう材接合部の拡大模式図。

本発明による半導体素子収納パッケージの構造を図１−１、図１−２に示す。放熱板となる半導体素子実装用のメタル基体３にキャビティ部５を有するセラミック基板４をろう材にて接合し、さらにセラミック基板４の上面部に外部リード端子９をろう材にて接合する。外部リード端子のボンディング端子側はろう材の這い上がりを防止するためのつぶし加工１５が施されている。外部リード端子表面はめっき処理された後、半導体素子２が実装され、ボンディングワイヤー２によりリード端子９に接続され、接合材１３によって蓋体１４で封止される。

セラミックス基板材料としてはセラミックス回路基板に使用される一般的なアルミナ、窒化アルミ、ガラスセラミックス等いずれも使用可能である。セラミック基板４にメタル基体３、外部リード端子９を接続するためにセラミック基板表面には金属粉末から成るメタライズペーストによるメタライズ膜６が形成されている。メタライズ膜６はスクリーン印刷などの手法でセラミック基板４に形成された後、通常セラミック基板４の焼結時に同時に焼結されるが、焼結後のセラミック基板４にメタライズ膜６を印刷形成した後、適当な加熱条件にてメタライズ膜６を焼き付け処理してもよい。メタライズ膜６に使用するメタライズ用金属材料はセラミック材料によって適時選定される。通常、アルミナ、窒化アルミ材料に対してはタングステンやモリブデンといった高融点金属が選定される。低温焼成タイプのガラスセラミックスでは銅、銀が導体材料として使用される。
外部リード端子用部材にはエッチングや打ち抜き加工によって所定の外部リード端子形状に加工される。材料としてはこれらの加工性に優れたコバーや４２アロイといった鉄合金材料が一般的に使用される。さらに外部リード端子９の半導体素子２とのボンディング部先端部はボンディングされない裏面部につぶし加工が施され、ボンディング表面へのろう材に這い上がりが防止される。一方、メタル基体材料としてはヒートシンクとしての放熱性と高周波用の化合物半導体の熱膨脹率とのマッチングを両立できるＣｕ−Ｗ、Ｃｕ−Ｍｏ、Ｃｒ−Ｃｕ複合材料等が使用される。
外部リード端子９およびメタル基体３を接合するセラミックス基板表面は導体ペーストにてあらかじめメタライズ膜６が形成されており、さらにメタライズ表面は第１のニッケルめっき被膜７が形成されている。ニッケルめっき処理されたメタライズ表面への外部リード端子９およびメタル基体３の接合には一般的に銀ろう材（Ａｇ−Ｃｕ合金）が使用される。銀ろう接続後、外部リード端子９、メタル基体３表面は半導体素子の実装のため、めっき処理されるが、実装温度が高温であることから通常、厚付けの電解ニッケル／金めっきが適用される。以上の製造工程を経て半導体素子収納パッケージが完成する。

ついで本発明の実施の形態に係る半導体素子収納パッケージの製造方法について具体的に説明する。
（１）はじめにセラミックス基板となるグリーンシートを作製する。（２）得られたグリーンシートにタングステン（Ｗ）ペースト印刷にて外部リード端子９およびメタル基体３接続用のメタライズ膜６をスクリーン印刷にて形成する。（３）パンチ加工にてキャビティ部形成する。（４）これを水素還元雰囲気ガス中にて焼成してセラミック基板４を得る。（５）焼成後のセラミック基板４のメタライズ膜６部に５−１０ｕｍ程度の電解ニッケルめっき処理にて第１のニッケルめっき被膜７を形成する。（６）ニッケルめっき後のセラミックスシートを個片切断し、セラミック基板４を得る。

（７）ニッケルめっき処理されたセラミック基板４の表面メタライズ膜部と４２アロイ製の外部リード端子９の間に銀ろう材片を配置するとともに、裏面のメタライズ膜部とモリブデン粉末焼結体に銅を含浸させたMo-Cu複合体性のメタル基体３（表面はあらかじめニッケルめっき処理済み）の間にも銀ろう材を配置し、ろう付け用冶具で固定した後、水素還元雰囲気にて加熱して銀ろうを溶融させ、外部リード端子９とメタル基体３をセラミックス基板４に接合する。ここで使用した外部リード端子のボンディング端子側の先端部はボンディング面の反対側の裏面がつぶし加工１５処理されている。
またつぶし加工１５により加工によるバリ１７が生じるが、このバリもまたろう材の這い上がり防止効果をもたらす。つぶし加工の具体的な手法としてはプレス加工が挙げられる。つぶし加工深さは通常０．０１−０．０４ｕｍ程度必要でその深さは外部リード端子材の厚みに依存する。つぶし加工深さがリード端子の板厚の１／２を越えるとボンディングパッド表面の平坦性が低下するためボンディング性に悪影響を及ぼす。またつぶし加工の幅はボンディングエリアに影響を及ぼさない範囲で行われ、通常セラミック基板４の幅の１／２程度が上限となる。通常、つぶし加工の幅は０．６−１．０ｍｍの範囲で行われる。つぶし加工幅がボンディングエリアの下部内に達するとボンディング゛パッド面の平坦性の悪化をもたらす。（８）外部リード端子９とメタル基体３に給電用のめっき冶具を取り付け、電解ニッケル/金めっき処理を行う。以上の工程を経て半導体素子収納パッケージが製造される。

次に図１−２にて本発明の要点を断面構造から説明する。図１−２は図１−１の破線エリア内の拡大を表している。つぶし加工１５と加工で生じたバリ１６により銀ろう材の外部リード端子９上面への這い上がりが抑えられる。本発明の実施結果を比較例と合わせて表１に示す。

本発明の半導体素子収納パッケージは消費電力が大きく、熱応力に弱いガリウム砒素、窒化ガリウムなどの化合物半導体の実装に使用され、例えば携帯基地局等のパワーアンプ用の電子装置に用いることができる。

１：半導体素子収納用パッケージ、２：半導体素子、３：メタル基体、４：セラミック基板、
５：キャビティ部、６：メタライズ膜、７：第１のニッケルめっき皮膜、８：銀ろう材
９：外部リード端子、１０：第２のニッケルめっき皮膜、１１：金めっき皮膜、１２：ボンディングワイヤー、１３：接合材、１４：蓋体、１５：外部リード端子先端のつぶし加工部、１６：銀ろう這い上がり先端部、１７：つぶし加工によって生じたバリ、１８：セラミック基板幅

Claims (2)

1. メタル基体上に枠状のセラミック基板がろう付け接合され前記基体上に半導体素子を前記セラミック基板で囲繞して搭載するためのキャビティ部を設けると共に、前記セラミック基板の上面に一方の端子側の下面がろう付け接合され上面が前記半導体素子とボンディングワイヤを介して接続するための接続部位となり、他方の端子側が前記セラミック基板から外側に突出する平板上の金属板からなる外部リード端子を設ける半導体素子収納用パッケージにおいて、
   前記セラミック基板に前記ろう付け接合される前記外部リード端子のボンディングワイヤ側の下面先端部をつぶし加工により厚みを薄くしたことを特徴とする半導体素子収納用パッケージ。
2. 請求項１に記載のつぶし加工量が外部リード端子金属板厚の１／２以下、且つ外部リード端子先端からのつぶし長さが枠状セラミックス基板幅の１／２以下、であることを特徴とした半導体素子収納用パッケージ。
   

Images