JP6112722B2 - 半導体素子収納用基板 - Google Patents
半導体素子収納用基板 Download PDFInfo
- Publication number
- JP6112722B2 JP6112722B2 JP2013144079A JP2013144079A JP6112722B2 JP 6112722 B2 JP6112722 B2 JP 6112722B2 JP 2013144079 A JP2013144079 A JP 2013144079A JP 2013144079 A JP2013144079 A JP 2013144079A JP 6112722 B2 JP6112722 B2 JP 6112722B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- lead
- base metal
- plating
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
リードメタルおよびリードフレーム部材にはコバーや42アロイといった鉄合金材料が一般的に使用される。一方、ベースメタル材料としてはヒートシンクとしての放熱性と高周波用の化合物半導体の熱膨脹率とのマッチングを両立できるCu−W、Cu−Mo、Cu−Cr複合材料が使用される。
リードメタル1およびベースメタル6を接合するセラミックス枠体4表面はタングステン等の導体ペーストを印刷、焼成したメタライズ層10形成されており、さらにメタライズ層10表面はニッケルめっき11処理されている。ニッケルめっき11処理されたメタライズ層10表面へのリードメタル1およびベースメタル6の接合には一般的に銀ろう材(Ag−Cu合金)12が使用される。銀ろう接続後、リードメタル1、ベースメタル6表面は半導体素子の実装のため、めっき処理されるが、実装温度が高温であることから通常、厚付けの電解ニッケル/金めっきが適用される。めっき後にリードメタル1とベースメタル6間を接続する接続用タブ8を除去する。接続用タブ8はめっき後除去しやすいように切断部にV溝7があらかじめ形成されており、専用工具によって機械的に除去可能である。最後にリードフレーム部3とリードメタル1の切断は通常の打ち抜きによって切断され、高周波用高放熱型半導体素子収納用基板が完成する。
はじめにセラミックス枠体4となるグリーンシートを作製し、パンチ加工にてキャビティ5およびスルーホール9を形成する。次にタングステン(W)ペースト印刷にてスルーホール9内を穴埋め充填するとともに、金属メタライズ電極層2をスクリーン印刷にて形成する。これを水素還元雰囲気ガス中にて焼成してセラミックス枠体4のシートを得る。焼成後のセラミックス枠体4のシートの金属メタライズ層2に5−10um程度の電解ニッケルめっき処理を行う。ニッケルめっき処理後のセラミックス枠体4のシートを個片切断し、セラミックス枠体4を得る。
リードフレーム部3より給電し電解ニッケル/金めっき処理を行う。この時、セラミックス枠体4に形成したスルーホール9、接続用タブ8を介してベースメタル6へもめっき処理がなされる。接続用タブ8を除去、リードフレームを切断し、リードフレームと製品を分離する。以上の工程をへて高周波用高放熱型半導体素子収納用基板が製造される。
4:セラミックス枠体、5:キャビティ部、6:ベースメタル
7:V溝、8:リードメタルの接続用タブ、9:スルーホール
10:メタライズ層、11:ニッケルめっき、12:銀ろう材
Claims (2)
- セラミックス枠体の一方の面にリードメタルを含むリードフレーム部を、他方の面に放熱用のベースメタルを接合した半導体素子収納用基板において、前記リードフレーム部と前記ベースメタルを電気的に接続するため前記セラミックス枠体のスルーホールと前記リードメタルに形成されためっき導通用の接続用タブが少なくとも夫々1つ形成されており、めっき処理後に前記スルーホールに接続した前記接続用タブを除去して前記リードメタルと前記ベースメタルを電気的に分離し、さらにリードフレーム部とリードメタル間を切断して作製された高周波用高放熱型半導体素子収納用基板。
- 前記セラミックス枠体に形成された導通用パターンがW、Mo金属の少なくとも1種類の金属で構成され、前記リードフレーム部が鉄―ニッケル合金、前記ベースメタルがCu−W、Cu−Mo、Cr−Cu複合部材のいずれか、前記セラミックス枠体の成分中のアルミナ含有率が70wt%以上、であることを特徴とした請求項1の高周波用高放熱型半導体素子収納用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013144079A JP6112722B2 (ja) | 2013-07-10 | 2013-07-10 | 半導体素子収納用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013144079A JP6112722B2 (ja) | 2013-07-10 | 2013-07-10 | 半導体素子収納用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015018884A JP2015018884A (ja) | 2015-01-29 |
JP6112722B2 true JP6112722B2 (ja) | 2017-04-12 |
Family
ID=52439652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013144079A Active JP6112722B2 (ja) | 2013-07-10 | 2013-07-10 | 半導体素子収納用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6112722B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3787232B2 (ja) * | 1998-02-12 | 2006-06-21 | 株式会社住友金属エレクトロデバイス | 半導体パッケージの製造方法 |
JP2005150133A (ja) * | 2003-11-11 | 2005-06-09 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用容器 |
JP2005243843A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | 部品実装済み冷却装置付き配線基板及びその製造方法 |
JP4969522B2 (ja) * | 2008-06-26 | 2012-07-04 | 京セラ株式会社 | 電子素子キャリア |
JP2013016597A (ja) * | 2011-07-01 | 2013-01-24 | Nippon Steel & Sumikin Electronics Devices Inc | 高放熱型半導体素子収納用基板 |
-
2013
- 2013-07-10 JP JP2013144079A patent/JP6112722B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015018884A (ja) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
JP2015204426A (ja) | 電子部品収納用パッケージ | |
RU2558323C1 (ru) | Способ металлизации подложки из алюмонитридной керамики | |
JP4765110B2 (ja) | 金属−セラミックス接合基板およびその製造方法 | |
JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP6112722B2 (ja) | 半導体素子収納用基板 | |
JP2013016597A (ja) | 高放熱型半導体素子収納用基板 | |
JP6367701B2 (ja) | 回路基板およびその製造方法 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP6258677B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP4388410B2 (ja) | 多数個取り配線基板 | |
JP2012033596A (ja) | 半導体装置用基体、およびそれを備えた半導体装置 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2014086581A (ja) | 半導体素子収納用パッケージ | |
JP4174407B2 (ja) | 電子部品収納用パッケージ | |
JP6680634B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JPH07211822A (ja) | 半導体素子収納用パッケージ | |
JP2011258618A (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
JP2017126648A (ja) | 電子モジュール | |
JP6525855B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
JP6282959B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP2012134230A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2016032032A (ja) | 回路基板、および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6112722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |