JP2013051401A - セラミック回路基板およびそれを用いた電子装置 - Google Patents
セラミック回路基板およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP2013051401A JP2013051401A JP2012145739A JP2012145739A JP2013051401A JP 2013051401 A JP2013051401 A JP 2013051401A JP 2012145739 A JP2012145739 A JP 2012145739A JP 2012145739 A JP2012145739 A JP 2012145739A JP 2013051401 A JP2013051401 A JP 2013051401A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal
- ceramic
- ceramic substrate
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】セラミック回路基板は、多層基板と、多層基板の上面または下面にろう材2によって接合された表層金属回路板3と、多層基板の内部に設けられた内層金属回路板4および金属柱5とを含んでいる。多層基板は、複数のセラミック基板1と複数のセラミック基板1の間に設けられた金属板11とを含んでいる。金属板11は、回路貫通孔11aを有している。複数のセラミック基板1および金属板11は、互いにろう材によって接合されている。内層金属回路板4は、回路貫通孔11a内に設けられている。金属柱5は、複数のセラミック基板1に形成された貫通孔1a内に配置されており、内層金属回路板4にろう材によって接合された第1の端部と表層金属回路板3にろう材によって接合された第2の端部とを有している。
【選択図】図1
Description
、大きな電流が流されるパワーモジュールまたはスイッチングモジュール等の電子装置に用いられる回路基板として、セラミック基板の両面に銅やアルミニウム等の金属板からなる金属回路板を接合したセラミック回路基板が用いられている。
定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
または内層金属回路板4との接合は、活性金属を含まないろう材2を使用すると、ろう材2がセラミック基板1とは接合しないので、流れ出たろう材2が回路貫通孔1aの内面に内層金属回路板4が固着して、熱応力等によって回路貫通孔1aからクラックが発生することがないので好ましい。
℃〜900℃、10〜120分間加熱し、ろう材ペーストの有機溶剤および溶媒・分散剤を気体に変えて発散させるとともにろう材2を溶融させることによって行なわれる。
表層金属回路板3の表面を完全に被覆することができず、表層金属回路板3の酸化腐蝕を有効に防止することができなくなる傾向がある。また、10μmを超えると、特にセラミッ
ク基板の厚さが300μm未満の薄いものになった場合には、めっき層の内部に内在する内
在応力が大きくなってセラミック基板に反りまたは割れ等が発生しやすくなってしまう。また、放熱板8にも同様のニッケル金属層を形成しておくと、外部回路基板または冷却体への接合が良好になるのでよい。
セラミック基板1の上面の回路貫通孔1aの開口を治具またはフィルム上のレジスト等で塞いでおくとよい。そして、図7(a)に示す例のように、下側回路基板の貫通孔1a内にろう材2を上下面に被着させた金属柱5を配置して、上側回路基板と下側回路基板とを内層金属回路板4と下側回路基板の貫通孔1a内の金属柱5が接続するように重ねて、図7(b)に示す例のように、金属板11と下層用のセラミック基板1および内層金属回路板4と下層用のセラミック基板の金属柱5との間をろう材2で接合することによって、図1に示す例のような、複数のセラミック基板1および複数のセラミック基板1の間に設けられた金属板11が積層された構造の本実施形態のセラミック回路基板を作製することができる。この方法では、表層金属回路板3および内層金属回路板4は、共にセラミック基板1に大きさの大きい金属板3’および金属板4’を接合させてからエッチングで所定パターン形状に加工することができるので、金属板3’および金属板4’が取り扱いによって曲がってしまう可能性が減少するために、柔らかい銅板を使用する場合または薄い金属板を用いる場合には好ましい。また、1つのセラミック基板1上には1枚の金属板3’または金属板4’を配置すればよいので、接合前のセラミック基板1と金属板3’および金属板4’とを重ねて配置するのが容易であり、位置合わせも容易である。
と表層金属回路板3(内層金属回路板4)の接合長さに比例して接合している表層金属回路板3(内層金属回路板4)とその外側にあるセラミック基板1との境界部分に加わる。そのため、上述したように、内層金属回路板4は、図4に示す例のようにセラミック基板1に接合しないのが好ましく、接合する場合であっても、図2および図3に示す例のように、内層金属回路板4の上下面の全面でセラミック基板1に接合しないようにすると、ろう材2の拡散によって内層金属回路板4が硬くなることが抑えられるので好ましい。
(Large Scale Integrated circuit),IGBT(Insulated Gate Bipolar Transistor
)やMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半
導体素子が挙げられる。
板を接合する場合に位置合わせが容易になるからである。
1a・・・・貫通孔
1b・・・・開口部
2・・・・・ろう材
3・・・・・表層金属回路板
4・・・・・内層金属回路板
5・・・・・金属柱
6・・・・・電子部品
7・・・・・ボンディングワイヤ
8・・・・・放熱板
9・・・・・枠体
9a・・・・絶縁枠体
9b・・・・金属枠体
11・・・・・金属板
11a・・・・回路貫通孔
Claims (4)
- 複数のセラミック基板および該複数のセラミック基板の間に設けられた金属板を含んでおり、該金属板が回路貫通孔を有しており、前記複数のセラミック基板および前記金属板が互いにろう材によって接合された多層基板と、
該多層基板の上面または下面にろう材によって接合された表層金属回路板と、前記回路貫通孔内に設けられた内層金属回路板と、
前記複数のセラミック基板に形成された貫通孔内に配置されており、前記内層金属回路板にろう材によって接合された第1の端部と前記表層金属回路板にろう材によって接合された第2の端部とを有している金属柱とを備えていることを特徴とするセラミック回路基板。 - 前記複数のセラミック基板のうち前記金属板上に設けられたセラミック基板が、開口部を有しており、
前記内層金属回路板の一部が、平面視で前記開口部において露出していることを特徴とする請求項1記載のセラミック回路基板。 - 請求項1に記載されたセラミック回路基板と、
該セラミック回路基板に搭載された電子部品とを備えていることを特徴とする電子装置。 - 請求項2に記載されたセラミック回路基板と、
平面視において前記開口部内に設けられており、前記内層金属回路板の前記開口部から露出する部分に電気的に接続された電子部品とを備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145739A JP5960522B2 (ja) | 2011-07-29 | 2012-06-28 | セラミック回路基板およびそれを用いた電子装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011167163 | 2011-07-29 | ||
JP2011167163 | 2011-07-29 | ||
JP2012145739A JP5960522B2 (ja) | 2011-07-29 | 2012-06-28 | セラミック回路基板およびそれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051401A true JP2013051401A (ja) | 2013-03-14 |
JP5960522B2 JP5960522B2 (ja) | 2016-08-02 |
Family
ID=48013208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012145739A Expired - Fee Related JP5960522B2 (ja) | 2011-07-29 | 2012-06-28 | セラミック回路基板およびそれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5960522B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9196604B2 (en) | 2012-07-19 | 2015-11-24 | Mitsubishi Electric Corporation | Power semiconductor module having pattern laminated region |
JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
JP2019169675A (ja) * | 2018-03-26 | 2019-10-03 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
JP2021509777A (ja) * | 2018-01-31 | 2021-04-01 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | 電子部品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613726A (ja) * | 1992-06-26 | 1994-01-21 | Toshiba Corp | セラミックス回路基板 |
JPH10125824A (ja) * | 1996-10-15 | 1998-05-15 | Dowa Mining Co Ltd | バイアホールを有する回路基板及びその製造方法 |
JPH10163366A (ja) * | 1996-11-28 | 1998-06-19 | Intel Corp | 放熱性の高い高性能、高容量パッケージ |
JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
JP2006100640A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
-
2012
- 2012-06-28 JP JP2012145739A patent/JP5960522B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613726A (ja) * | 1992-06-26 | 1994-01-21 | Toshiba Corp | セラミックス回路基板 |
JPH10125824A (ja) * | 1996-10-15 | 1998-05-15 | Dowa Mining Co Ltd | バイアホールを有する回路基板及びその製造方法 |
JPH10163366A (ja) * | 1996-11-28 | 1998-06-19 | Intel Corp | 放熱性の高い高性能、高容量パッケージ |
JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
JP2006100640A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9196604B2 (en) | 2012-07-19 | 2015-11-24 | Mitsubishi Electric Corporation | Power semiconductor module having pattern laminated region |
JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
JP2021509777A (ja) * | 2018-01-31 | 2021-04-01 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | 電子部品 |
US11462476B2 (en) | 2018-01-31 | 2022-10-04 | Tdk Electronics Ag | Electronic device |
JP7162966B2 (ja) | 2018-01-31 | 2022-10-31 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | 電子部品 |
JP2019169675A (ja) * | 2018-03-26 | 2019-10-03 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
JP7033974B2 (ja) | 2018-03-26 | 2022-03-11 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5960522B2 (ja) | 2016-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6018297B2 (ja) | 複合積層体および電子装置 | |
JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP5780777B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP4926033B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP2007096252A (ja) | 液冷式回路基板および液冷式電子装置 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
JP2003318330A (ja) | セラミック回路基板 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP4496040B2 (ja) | 電気素子冷却モジュール | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP4496043B2 (ja) | 電気素子冷却モジュール | |
JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JP6760788B2 (ja) | 半導体パッケージ、および半導体装置 | |
JP4496042B2 (ja) | 電気素子冷却モジュール | |
JP6603098B2 (ja) | 回路基板および電子装置 | |
JP2011151338A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
JP2006073662A (ja) | 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール | |
JP2012134230A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2013021115A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP6258635B2 (ja) | 回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5960522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |