JP7392632B2 - 半導体装置、ダイパッドおよび半導体装置の製造方法 - Google Patents

Description

本開示は、半導体装置、ダイパッドおよび半導体装置の製造方法に関する。

特許文献１には、はんだにより半導体チップを接合するダイパッドを備えたリードフレームが開示されている。このリードフレームにおいて、ダイパッドの平坦な上面のうち半導体チップの配置領域には、上面から窪んではんだを収容する凹部が形成される。はんだは凹部内に収容されているため、濡れ広がることが無い。したがって、半導体チップをダイパッドに接合した状態においては、ダイパッドと半導体チップとの間に介在するはんだの厚みを十分に確保することができる。

特開２０１２－１０４７０９号公報

特許文献１では、半導体チップとダイパッドのチップ搭載領域との間のはんだ内に、ボイドが発生するおそれがある。

本開示は、上述の課題を解決するためになされたもので、半導体チップとダイパッドとの間のはんだ内においてボイドを抑制できる半導体装置、ダイパッドおよび半導体装置の製造方法を得ることを目的とする。

第１の開示に係る半導体装置は、第１面と該第１面と反対側の面である第２面とを有し、該第１面に第１凹部が形成されたダイパッドと、半導体チップと、を備え、該ダイパッドのうち該第１凹部を形成する内面は、はんだの供給を受けるための第１部分と、該半導体チップが該はんだで接合され、該第１部分よりも該第２面と垂直な方向での該第２面からの距離が小さい第２部分と、該第１部分と該第２部分を繋ぎ、該第２面と垂直な方向での該第２面からの距離が該第１部分よりも大きく該第１面よりも小さい連結部と、を有する。

第２の開示に係るダイパッドは、第１面と該第１面と反対側の面である第２面とを有し、該第１面に凹部が形成されたダイパッドであって、該ダイパッドのうち該凹部を形成する内面は、はんだの供給を受けるための第１部分と、半導体チップが該はんだで接合され、該第１部分よりも該第２面と垂直な方向での該第２面からの距離が小さい第２部分と、該第１部分と該第２部分を繋ぎ、該第２面と垂直な方向での該第２面からの距離が該第１部分よりも大きく該第１面よりも小さい連結部と、を有する。

第３の開示に係る半導体装置の製造方法は、第１面と該第１面と反対側の面である第２面とを有し、該第１面に凹部が形成されたダイパッドを加熱した状態で、該ダイパッドのうち該凹部を形成する内面の第１部分にはんだを供給し、該凹部を形成する内面のうち該第１部分よりも該第２面と垂直な方向での該第２面からの距離が小さい第２部分に連結部を介して溶融した該はんだを流動させ、該第２部分に流動した該はんだの上に半導体チップを搭載し、該ダイパッドを冷却して該半導体チップを該第２部分に該はんだで接合し、該連結部は、該凹部を形成する内面のうち、該第１部分と該第２部分を繋ぎ、該第２面と垂直な方向での該第２面からの距離が該第１部分よりも大きく該第１面よりも小さい部分である。

第１の開示に係る半導体装置によれば、ダイパッドの第１部分に供給されたはんだを、連結部を介して第２部分に流動させることができる。これにより、第２部分にボイドが流入することを抑制できる。従って、半導体チップとダイパッドとの間のはんだ内においてボイドを抑制できる。

第２の開示に係るダイパッドでは、第１部分で供給を受けたはんだを、連結部を介して第２部分に流動させることができる。これにより、第２部分にボイドが流入することを抑制できる。従って、半導体チップとダイパッドとの間のはんだ内においてボイドを抑制できる。

第３の開示に係る半導体装置の製造方法では、ダイパッドの第１部分に供給されたはんだを、連結部を介して第２部分に流動させることができる。これにより、第２部分にボイドが流入することを抑制できる。従って、半導体チップとダイパッドとの間のはんだ内においてボイドを抑制できる。

実施の形態１に係る半導体装置の平面図である。 図１をＡ－Ｂ直線で切断することで得られる断面図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 第２凹部がはんだで満たされた状態を示す図である。 半導体チップを搭載する工程を説明する図である。 第１の比較例に係るダイパッドの構造を説明する図である。 第２の比較例に係るダイパッドの構造を説明する図である。 実施の形態１に係るダイパッドの構造を説明する図である。 半導体装置を冷却する工程を説明する図である。 実施の形態２に係るダイパッドの平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の平面図である。

各本実施の形態に係る半導体装置、ダイパッドおよび半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、図１をＡ－Ｂ直線で切断することで得られる断面図である。半導体装置１００は、例えばパワー半導体モジュールである。半導体装置１００は、ダイパッド１０と、半導体チップ４５を備える。半導体チップ４５は、例えばパワー半導体チップである。

ダイパッド１０は、平面１３と斜面１５とを有する第１面１６と、第１面１６と反対側の面である第２面１１とを有する。ダイパッド１０の第１面１６には、凹部５０が形成される。凹部５０は、第１凹部２０と第２凹部３０から形成される。ダイパッド１０は、平坦部１２と傾斜部１４を有する。傾斜部１４には第１凹部２０が形成される。平坦部１２には第２凹部３０が形成される。

ダイパッド１０のうち凹部５０を形成する内面は、第１部分２２、第２部分３２および連結部２５を有する。第１部分２２は、ダイパッド１０の凹部５０を形成する内面のうち、第１凹部２０を形成する部分である。第１部分２２は、後述するように、はんだ４０の供給を受けるための部分である。第２部分３２は、ダイパッド１０の凹部５０を形成する内面のうち、第２凹部３０を形成する部分である。第２部分３２には、半導体チップ４５がはんだ４０で接合される。また、第２部分３２は、第１部分２２よりも第２面１１と垂直な方向での第２面１１からの距離が小さい。

連結部２５は、ダイパッド１０の凹部５０を形成する内面のうち、第１部分２２と第２部分３２を繋ぐ部分である。連結部２５は、第２面１１と垂直な方向での第２面１１からの距離が第１部分２２よりも大きい。つまり、連結部２５は、第１部分２２の底部よりも高い位置で、第１部分２２と第２部分３２を繋いている。また、連結部２５は、第２面１１と垂直な方向での第２面１１からの距離が平面１３よりも小さい。

第１面１６のうち第１部分２２が設けられた部分である斜面１５は、第１面１６のうち第２部分３２が設けられた部分である平面１３に近づくほど、第２面１１と垂直な方向での第２面１１との距離が小さくなるように傾斜している。

第２部分３２のうち第２面１１と垂直な方向から見て半導体チップ４５よりも外側に設けられる部分は、ダイパッド１０の外側に向けて凸となるように湾曲している。具体的には、第２部分３２のうち半導体チップ４５の直下の平坦部３３の周囲の側面３４は湾曲している。

半導体装置１００では、はんだ４０を介して半導体チップ４５がダイパッド１０と接合されている。ダイパッド１０は例えば金属から形成される。また、第１部分２２と第２部分３２にはメッキが施されても良い。

次に、半導体装置１００の製造方法について説明する。図３は、実施の形態１に係る半導体装置１００の製造方法を説明する図である。まず、ダイパッド１０を高温プレート７０の上に搭載する。なお、ダイパッド１０は、図示しない還元状態の炉内に配置されている。このようにダイパッド１０を加熱した状態で、第１部分２２にはんだ４０を供給する。これにより、第２部分３２に連結部２５を介して溶融したはんだ４０を流動させる。

本実施の形態では、傾斜部１４に第１部分２２が設けられることで、第２部分３２に効率よくはんだ４０を流動させることができる。また、連結部２５は平面１３よりも低い位置にある。このため、第２凹部３０の外側にはんだ４０が乗り上げることを抑制できる。

はんだ４０は、糸はんだ４２から供給される。このとき、糸はんだ４２の表面酸化膜によりボイド６０が発生することがある。これに対し本実施の形態では、第１部分２２と第２部分３２は連結部２５で隔てられる。このため、ボイド６０が第２部分３２に流動することを抑制できる。従って、品質の良いはんだ４０をチップ搭載部に送ることができ、半導体チップ４５とダイパッド１０との間のはんだ４０内においてボイド６０を抑制できる。

図４は、第２凹部３０がはんだ４０で満たされた状態を示す図である。この状態での第２凹部３０におけるはんだ４０の厚さは、チップサイズが小さい場合は、３０ｕｍ以上が望ましい。ここでは、はんだ４０として一般的な鉛フリー接合材を想定している。第１凹部２０の底部と第２凹部３０の底部との高低差８０は、はんだ４０の厚さ以上であることが望ましい。

次に、第２部分３２に流動したはんだ４０の上に半導体チップ４５を搭載する。図５は、半導体チップ４５を搭載する工程を説明する図である。このとき、矢印８１に示されるように、はんだ４０の上に、半導体チップ４５を第２部分３２に向かって押し込みながら搭載する。これにより、矢印８２に示されるように、はんだ８２が半導体チップ４５の直下から外側に排出される。これに伴い、ボイド６０をはんだ４０と共に半導体チップ４５の直下から外側に排出できる。その後、第２凹部３０内のはんだ４０は、張力により半導体チップ４５の直下に戻る。

図６は、第１の比較例に係るダイパッド１０ａの構造を説明する図である。ダイパッド１０ａの第２部分３２ａの側面３４ａは、平坦な斜面である。このとき、第２凹部の半導体チップ４５の外側部分の容積が小さい。このため、矢印８３のように半導体チップ４５を押し込んだとき、はんだ４０が半導体チップ４５上に這い上がり易い。また、矢印８４のように張力ではんだ４０が戻る際の戻り量は大きくなる。

図７は、第２の比較例に係るダイパッド１０ｂの構造を説明する図である。ダイパッド１０ｂの第２部分３２ｂの側面３４ｂは、平坦部３３と垂直な平面である。このとき、第２凹部の半導体チップ４５の外側部分の容積が大きい。このため、矢印８３のように半導体チップ４５を押し込んだとき、はんだ４５が半導体チップ４５上に這い上がりにくい。しかし、矢印８４のように張力ではんだ４０が戻る際の戻り量は少なくなる。このため、はんだ４０の厚さが確保できないおそれがある。

図８は、実施の形態１に係るダイパッド１０の構造を説明する図である。本実施の形態では、第２部分３２の側面３４は、外側に張り出した湾曲形状である。このような第２凹部３０により、はんだ４５が半導体チップ４５上に這い上がることを抑制し、かつ、はんだ４０の戻り量を確保してはんだ４０の厚さを確保できる。なお、側面３４は、曲面であっても良く、複数の平面を繋げて構成されていても良い。

図９は、半導体装置１００を冷却する工程を説明する図である。この工程では、ダイパッド１０を冷却して半導体チップ４５を第２部分３２にはんだ４０で接合する。冷却は例えばダイパッド１０を放熱板７２の上に搭載することで行う。はんだ４０は、放熱板７２までの距離８５が小さい部分から順に冷却される。このため、第２凹部３０に設けられたはんだ４０の方が第１凹部２０に設けられたはんだ４０よりも早く固化する。これにより、第２凹部３０でのはんだ４０の厚さを確保できる。

はんだ４０は固化する際に収縮する。このとき、後に固化した部分には、先に固化した部分に引き寄せられることで、空洞が発生することがある。この空洞はひけすとも呼ばれ、ボイドの一因となる。本実施の形態では、半導体チップ４５の直下のはんだ４０は、他の部分よりも放熱板７２に近い。このため、半導体チップ４５の直下のはんだ４０は、他の部分よりも早く固化する。従って、半導体チップ４５の直下でボイドを抑制できる。

はんだ付け等の接合部に求められる性能として熱抵抗が低いことが挙げられる。特にパワー半導体モジュールでは、性能向上の観点から半導体チップが薄厚化する傾向にある。例えば１００ｕｍ以下の薄厚チップを搭載した半導体装置が、スイッチング素子としてインバータなどに組み込まれることがある。このとき、半導体チップの直下またはワイヤ接合部の直下にボイドがあると、局所的な熱集中により半導体装置が短寿命化するおそれがある。このため、パワー半導体モジュールにおいて効率よく放熱するためには、半導体チップの直下のはんだにボイドが無いことが望ましい。

本実施の形態では、図３に示されるはんだ供給時、図５に示されるチップ搭載時、および、図９に示される冷却時において、半導体チップ４５とダイパッド１０との間のはんだ４０内においてボイド６０を抑制できる。従って、半導体装置１００を長寿命化できる。また、はんだ４０の固化順を制御することで、半導体チップ４５直下のはんだ４０の厚さを確保できる。これにより、厚さばらつきにより薄すぎるはんだ部が発生することによる短寿命化を抑制することができる。

本実施の形態のダイパッド１０には傾斜部１４が設けられた。この変形例として、はんだ４０を第１凹部２０から第２凹部３０に流動させることができれば、傾斜部１４は設けられなくても良い。また、第１凹部２０と第２凹部３０の形状は図１、２に示されるものに限らない。

また、半導体チップ４５はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。ワイドバンドギャップ半導体によって形成された半導体チップ４５は、特に高温で動作することが考えられる。この場合にも、本実施の形態によればボイド６０を抑制して接合部の熱抵抗を低減させることで、半導体装置１００の信頼性を向上できる。

これらの変形は、以下の実施の形態に係る半導体装置、ダイパッドおよび半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置、ダイパッドおよび半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
図１０は、実施の形態２に係るダイパッド２１０の平面図である。図１１は、実施の形態２に係る半導体装置２００の断面図である。図１１は、図１０に示されるＣ－Ｄ直線に該当する部分の断面図である。本実施の形態では、ダイパッド２１０の第１面１６に凹部２５０が形成される。凹部２５０は、第１凹部２０と第２凹部２３０から形成される。第２部分２３２は、ダイパッド２１０の凹部２５０を形成する内面のうち第２凹部２３０を形成する部分である。第２部分２３２にはスリット２３４が形成される。これ以外の構成は、実施の形態１の構成と同様である。

複数のスリット２３４は、第２凹部２３０の短手方向に並び、第２凹部２３０の長手方向に沿って延びる。スリット２３４は、断面形状がＶ字型である。スリット２３４は、第２面１１と垂直な方向に対してダイパッド２１０の外側に広がる。また、複数のスリット２３４は、半導体チップ４５の中央部の直下を避けて形成される。

本実施の形態では、半導体チップ４５を搭載する際に空気の巻き込み等により発生するボイド６０を、スリット２３４に留めることができる。特に、図５で示される半導体チップ４５を押し込む動作を行う際に、ボイド６０をスリット２３４で捕捉できる。このため、高温となり易い半導体チップ４５の中央部の直下でボイド６０を抑制でき、熱抵抗の増加を抑えることができる。また、スリット２３４が外側に広がる形状であることで、半導体チップ４５の搭載時のボイド６０の動きに対して、有効にボイド６０を捕捉できる。

スリット２３４の幅８６を抑制したいボイド６０の径以下に設定しても良い。スリット２３４にボイド６０が捕捉されることで、気泡のサイズが幅８６以下に小さくなる。従って本実施の形態では、ボイド６０を例えば半導体装置１００の特性上問題となるサイズ以下にすることができる。

スリット２３４の数、形状、大きさは図１０、１１に示されるものに限らない。例えば、スリット２３４は断面形状がＵ字型等でも良い。また、スリット２３４は、発熱部である図示しないワイヤの直下を避けて形成されても良い。この場合も、熱抵抗の増加を抑えることができる。

実施の形態３．
図１２は、実施の形態３に係る半導体装置３００の断面図である。図１３は、実施の形態３に係る半導体装置３００の平面図である。本実施の形態では、ダイパッド３１０の第１面３１６に凹部３５０が形成される。凹部３５０は、第１凹部３２０と２つの第２凹部３３０から形成される。第２凹部３３０は、第１凹部３２０の両側に配置される。

ダイパッド３１０のうち凹部３５０を形成する内面は、第１部分３２２、第２部分３３２および連結部３２５を有する。第１部分３２２は、ダイパッド３１０の凹部３５０を形成する内面のうち、第１凹部３２０を形成する部分である。第２部分３３２は、ダイパッド３１０の凹部３５０を形成する内面のうち、第２凹部３３０を形成する部分である。各々の第２部分３３２には、半導体チップ４５がはんだ４０で接合される。第２部分３３２は、第１部分３２２よりも第２面１１と垂直な方向での第２面１１からの距離が小さい。本実施の形態では、１つの第１部分３２２に対して複数の第２部分３３２が設けられる。

連結部３２５は、ダイパッド３１０の凹部５０を形成する内面のうち、第１部分３２２と第２部分３３２を繋ぐ部分である。連結部３２５は、第２面１１と垂直な方向での第２面１１からの距離が第１部分３２２よりも大きい。また、連結部３２５は、高低差８７に示されるように、第２面１１と垂直な方向での第２面１１からの距離が第１面３１６よりも小さい。

第１部分３２２の直下において、第２面１１には凹部３５２が形成される。つまり、ダイパッド３１０は、第１部分３２２の直下で搭載面に対して浮いている。

本実施の形態では、例えばダイパッド３１０を折り曲げることで、第１部分３２２と連結部３２５を形成する。つまり、フレームの曲げ加工によりダイパッド３１０は形成される。これにより材料の体積を減らし、コストを抑制できる。

また、第１部分３２２の直下では、放熱板７２とダイパッド３１０が接触していない。このため、第１凹部３２０に設けられたはんだ４０は、第２凹部３３０に設けられたはんだ４０よりも、放熱板７２との距離８８が大きくなる。よって、第２凹部３３０に設けられたはんだ４０の方が第１凹部３２０に設けられたはんだ４０よりも早く固化する。従って、半導体チップ４５の直下でのボイドの抑制およびはんだ４０の厚さの確保が可能となる。

また、本実施の形態では、１つの第１凹部３２０に対して複数の半導体チップ４５を設けることができる。このため、実施の形態１と比較して実装面積を低減できる。本実施の形態の変形例として、１つの第１凹部３２０に対して、第２凹部３３０は３つ以上設けられても良い。また、第１凹部３２０と第２凹部３３０の形状、配置は図１２、１３に示されるものに限らない。また、ダイパッド３１０に凹部３５２は形成されなくても良い。

なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。

１０、１０ａ、１０ｂ ダイパッド、１１ 第２面、１２ 平坦部、１３ 平面、１４ 傾斜部、１５ 斜面、１６ 第１面、２０ 第１凹部、２２ 第１部分、２５ 連結部、３０ 第２凹部、３２、３２ａ、３２ｂ 第２部分、３３ 平坦部、３４、３４ａ、３４ｂ 側面、４５ 半導体チップ、５０ 凹部、６０ ボイド、７０ 高温プレート、７２ 放熱板、１００、２００ 半導体装置、２１０ ダイパッド、２３０ 第２凹部、２３２ 第２部分、２３４ スリット、２５０ 凹部、３００ 半導体装置、３１０ ダイパッド、３１６ 第１面、３２０ 第１凹部、３２２ 第１部分、３２５ 連結部、３３０ 第２凹部、３３２ 第２部分、３５０、３５２ 凹部

Claims (14)

1. 第１面と前記第１面と反対側の面である第２面とを有し、前記第１面に第１凹部が形成されたダイパッドと、
   半導体チップと、
   を備え、
   前記ダイパッドのうち前記第１凹部を形成する内面は、
   はんだの供給を受けるための第１部分と、
   前記半導体チップが前記はんだで接合され、前記第１部分よりも前記第２面と垂直な方向での前記第２面からの距離が小さい第２部分と、
   前記第１部分と前記第２部分を繋ぎ、前記第２面と垂直な方向での前記第２面からの距離が前記第１部分よりも大きく前記第１面よりも小さい連結部と、
   を有することを特徴とする半導体装置。
2. 前記第１面のうち前記第１部分が設けられた部分は、前記第１面のうち前記第２部分が設けられた部分に近づくほど前記第２面と垂直な方向での前記第２面との距離が小さくなるように傾斜していることを特徴とする請求項１に記載の半導体装置。
3. １つの前記第１部分に対して複数の前記第２部分が設けられることを特徴とする請求項１に記載の半導体装置。
4. 前記第１部分の直下で、前記第２面には第２凹部が形成されることを特徴とする請求項３に記載の半導体装置。
5. 前記第２部分のうち前記第２面と垂直な方向から見て前記半導体チップよりも外側に設けられる部分は、前記ダイパッドの外側に向けて凸となるように湾曲していることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
6. 前記第２部分にはスリットが形成されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
7. 前記スリットは、前記半導体チップの中央部の直下を避けて形成されることを特徴とする請求項６に記載の半導体装置。
8. 前記スリットは、断面形状がＶ字型であり、前記第２面と垂直な方向に対して前記ダイパッドの外側に広がることを特徴とする請求項６または７に記載の半導体装置。
9. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
10. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項９に記載の半導体装置。
11. 第１面と前記第１面と反対側の面である第２面とを有し、前記第１面に凹部が形成されたダイパッドであって、
    前記ダイパッドのうち前記凹部を形成する内面は、
    はんだの供給を受けるための第１部分と、
    半導体チップが前記はんだで接合され、前記第１部分よりも前記第２面と垂直な方向での前記第２面からの距離が小さい第２部分と、
    前記第１部分と前記第２部分を繋ぎ、前記第２面と垂直な方向での前記第２面からの距離が前記第１部分よりも大きく前記第１面よりも小さい連結部と、
    を有することを特徴とするダイパッド。
12. 第１面と前記第１面と反対側の面である第２面とを有し、前記第１面に凹部が形成されたダイパッドを加熱した状態で、前記ダイパッドのうち前記凹部を形成する内面の第１部分にはんだを供給し、前記凹部を形成する内面のうち前記第１部分よりも前記第２面と垂直な方向での前記第２面からの距離が小さい第２部分に連結部を介して溶融した前記はんだを流動させ、
    前記第２部分に流動した前記はんだの上に半導体チップを搭載し、
    前記ダイパッドを冷却して前記半導体チップを前記第２部分に前記はんだで接合し、
    前記連結部は、前記凹部を形成する内面のうち、前記第１部分と前記第２部分を繋ぎ、前記第２面と垂直な方向での前記第２面からの距離が前記第１部分よりも大きく前記第１面よりも小さい部分であることを特徴とする半導体装置の製造方法。
13. 前記ダイパッドを折り曲げることで、前記第１部分と前記連結部を形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記第２部分に流動した前記はんだの上に、前記半導体チップを前記第２部分に向かって押し込みながら搭載することを特徴とする請求項１２または１３に記載の半導体装置の製造方法。

Images