JP2012069703A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2012069703A
JP2012069703A JP2010212718A JP2010212718A JP2012069703A JP 2012069703 A JP2012069703 A JP 2012069703A JP 2010212718 A JP2010212718 A JP 2010212718A JP 2010212718 A JP2010212718 A JP 2010212718A JP 2012069703 A JP2012069703 A JP 2012069703A
Authority
JP
Japan
Prior art keywords
heat spreader
semiconductor element
solder
protrusion
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010212718A
Other languages
English (en)
Inventor
Masayuki Uchida
雅之 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010212718A priority Critical patent/JP2012069703A/ja
Publication of JP2012069703A publication Critical patent/JP2012069703A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体モジュールは、その信頼性の向上が求められている。
【解決手段】 実施形態は、半導体素子１１と、半導体素子１１にはんだ１９を介して接合されるヒートスプレッダ１３と、ヒートスプレッダ１３にはんだ１９を介して接合されるバスバー１５と、半導体素子１１及びヒートスプレッダ１３間、及び、ヒートスプレッダ１３及びバスバー１５間にそれぞれ設けられた複数の突起を有する突起部１７と、を備え、半導体素子１１とヒートスプレッダ１３、及び、ヒートスプレッダ１３とバスバー１５は、互いに近接する方向に加圧された状態ではんだ１９により接合される構成とした。
【選択図】図１

Description

本発明の実施形態は、半導体モジュール及び半導体モジュールの製造方法に関する。
現在、車載用インバータ等において、半導体の放熱性を向上させるために、半導体素子、例えば、ＩＧＢＴ（Insulate Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Transistor）、ＭＯＳ−ＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等の所謂パワー半導体素子を、ヒートスプレッダによりはんだ接合してパッケージ化した半導体装置が知られている。また、これら半導体装置を複数配列してバスバー等の導電材によりはんだ接合した所謂パワー半導体モジュールと呼ばれる半導体モジュールも知られている（例えば、特許文献１参照）。
特開２００９−４９１０４号公報
上述した半導体モジュールは、信頼性の向上が求められている。
実施形態の半導体モジュールは、半導体素子と、前記半導体素子にはんだを介して接合されるヒートスプレッダと、前記半導体素子及び前記ヒートスプレッダ間に設けられた複数の突起を有する突起部と、を備える。
実施形態の半導体モジュールの製造方法は、半導体素子及びヒートスプレッダを有する半導体モジュールの製造方法において、前記半導体素子及び前記ヒートスプレッダ間に複数の突起を形成し、前記半導体素子及び前記ヒートスプレッダ間にはんだを供給し、前記複数の突起を介在させて、前記半導体素子及び前記ヒートスプレッダが互いに近接する方向に加圧し、前記加圧した状態で、前記はんだを加熱する。
実施形態に係る半導体モジュールの構成を示す断面図。 同半導体モジュールの要部構成を示す平面図。 同半導体モジュールの要部構成を示す平面図。
実施形態に係る半導体モジュール１を、図１乃至図３を用いて説明する。図１は実施形態に係る半導体モジュール１の構成を模式的に示す断面図、図２は半導体モジュール１に用いられるヒートスプレッダ１３及び突起部１７の図１中ＩＩ−ＩＩ断面における構成を示す平面図、図３は半導体モジュール１に用いられるバスバー１５及び突起部１７の図１中ＩＩＩ−ＩＩＩ断面における構成を示す平面図である。
本実施形態に係る半導体モジュール１は、所謂パワー半導体モジュールと呼ばれ、車載用のインバータ等に用いられる。半導体モジュール１は、半導体素子１１と、ヒートスプレッダ１３と、バスバー１５と、突起部１７と、を備え、はんだ１９により互いに接合されて形成されている。
半導体素子１１は、所謂パワー半導体素子と呼ばれるＩＧＢＴ素子が用いられる。半導体素子１１は、その基板が、例えばＳｉ，ＳｉＣ又はＧａＮ等により形成されている。半導体素子１１の一方の主面には、エミッタ電極及びゲート電極が形成されている。半導体素子１１の他方の主面には、コレクタ電極が形成されている。
半導体素子１１は両主面のエミッタ電極及びコレクタ電極が、ヒートスプレッダ１３とはんだ１９により接合される。また、半導体素子１１は、図示しないゲート電極が、ワイヤボンディング等によりリードフレーム等に接続される。なお、本実施形態においては、図１に示すように、半導体素子１１を２つ用いた例にて説明する。
ヒートスプレッダ１３は、高い導電性を有する材料、例えばＣｕ系又はＡｌ系の材料で形成されている。また、ヒートスプレッダ１３は、はんだ付けしやすくするために、その表面にＮｉめっきやＡｕめっき等が施される場合もある。ヒートスプレッダ１３は、半導体素子１１の一方の主面に接合される第１ヒートスプレッダ２１と、半導体素子１１の他方の主面に接合される第２ヒートスプレッダ２３と、を備えている。
第１ヒートスプレッダ２１は、所謂エミッタ板である。例えば、図１に示す例では、第１ヒートスプレッダ２１は、２つ設けられる。第１ヒートスプレッダ２１は、その一方の主面に、半導体素子１１のエミッタ電極がそれぞれはんだ１９により接合される。また、第１ヒートスプレッダ２１は、他方の主面が、はんだ１９によりバスバー１５に接合される。
第２ヒートスプレッダ２３は、所謂コレクタ板である。第２ヒートスプレッダ２３は、その一方の主面に、２つの半導体素子１１のコレクタ電極がはんだ１９により接合される。また、第２ヒートスプレッダ２３は、他方の主面が、はんだ１９によりバスバー１５に接合される。
バスバー１５は、高い導電性を有する材料、例えばＣｕ系又はＡｌ系の材料で形成されている。また、バスバー１５は、はんだ付けをしやすくするために、その表面にＮｉめっきやＡｕめっき等が施される場合もある。バスバー１５は、第１ヒートスプレッダ２１と接合される第１バスバー２５と、第２ヒートスプレッダ２３と接合される第２バスバー２７と、を備えている。
突起部１７は、半導体素子１１及び第１ヒートスプレッダ２１間に設けられる第１突起部３１と、半導体素子１１及び第２ヒートスプレッダ２３間に設けられた第２突起部３３と、第１ヒートスプレッダ２１及び第１バスバー２５間に設けられた第３突起部３５と、第２ヒートスプレッダ２３及び第２バスバー２７間に設けられた第４突起部３７と、を備えている。
第１突起部３１は、半導体素子１１及び第１ヒートスプレッダ２１間のはんだ接合面に設けられる。第１突起部３１は、半導体素子１１の一方の主面に、エポキシを主とする樹脂材料を用いてソルダレジストにより形成された複数、例えば４つの突起４１により構成される。また、第１突起部３１は、各突起４１により、半導体素子１１の一方の主面及び第１ヒートスプレッダ２１の一方の主面を支持可能に形成されている。
第１突起部３１は、各突起４１の高さが２５〜８５μｍの範囲に形成されている。また、第１突起部３１は、突起４１の総面積が、半導体素子１１及び第１ヒートスプレッダ２１間のはんだ接合面に対して５％以下に形成されている。
なお、第１突起部３１は、エポキシ以外の材料、例えばポリイミドやフェノール系の樹脂材料を用いてもよく、第１ヒートスプレッダ２１の一方の主面に設けてもよい。また、第１ヒートスプレッダ２１に設ける場合には、打ち抜き加工や切削加工等により突起４１を形成してもよい。
図２に示すように、第２突起部３３は、第２ヒートスプレッダ２３及び各半導体素子１１間のはんだ接合面５１にそれぞれ設けられている。第２突起部３３は、各半導体素子１１の他方の主面に、エポキシを主とする樹脂材料を用いてソルダレジストにより形成された複数、例えば４つの突起４３により構成される。また、第２突起部３３は、各突起４３により半導体素子１１の他方の主面及び第２ヒートスプレッダ２３の一方の主面を支持可能に形成されている。
第２突起部３３は、各突起４３の高さが２５〜８５μｍの範囲に形成されている。また、第２突起部３３は、突起４３の総面積が、第２ヒートスプレッダ２３及び各半導体素子１１間のはんだ接合面５１に対して５％以下に形成されている。
なお、第２突起部３３は、エポキシ以外の材料、例えばポリイミドやフェノール系の樹脂材料を用いてもよく、第２ヒートスプレッダ２３の一方の主面に設けてもよい。また、第２ヒートスプレッダ２３に設ける場合には、打ち抜き加工や切削加工等により突起４３
を形成してもよい。
第３突起部３５は、第１ヒートスプレッダ２１及び第１バスバー２５間のはんだ接合面に設けられる。第３突起部３５は、第１バスバー２５の一方の主面に、エポキシを主とする樹脂材料を用いてソルダレジストにより形成された複数、例えば４つの突起４５により構成される。また、第３突起部３５は、突起４５により、第１ヒートスプレッダ２１の他方の主面及び第１バスバー２５の一方の主面を支持可能に形成されている。
第３突起部３５は、各突起４５の高さが２５〜８５μｍの範囲に形成されている。また、第３突起部３５は、突起４５の総面積が、第１ヒートスプレッダ２１及び第１バスバー２５間のはんだ接合面に対して５％以下に形成されている。
なお、第３突起部３５は、第１バスバー２５の打ち抜き加工や切削加工等により形成してもよく、また、第１ヒートスプレッダ２１の他方の主面に設けてもよい。
図３に示すように、第４突起部３７は、第２ヒートスプレッダ２３及び第２バスバー２７間のはんだ接合面５３に設けられる。第４突起部３７は、第２バスバー２７の一方の主面に、エポキシを主とする樹脂材料を用いてソルダレジストにより形成された複数、例えば４つの突起４７により構成される。また、第４突起部３７は、各突起４７により、第２ヒートスプレッダ２３の他方の主面及び第２バスバー２７の一方の主面を支持可能に形成されている。
第４突起部３７は、各突起４７の高さが２５〜８５μｍの範囲に形成されている。また、第４突起部３７は、突起４７の総面積が、第２ヒートスプレッダ２３及び第２バスバー２７間のはんだ接合面５３に対して５％以下に形成されている。
なお、第４突起部３７は、第２バスバー２７の打ち抜き加工や切削加工等により形成してもよく、また、第２ヒートスプレッダ２３の他方の主面に設けてもよい。
はんだ１９は、例えば、はんだペレットが用いられる。はんだ１９は、Ｓｎを主材料とする金属材料である。このはんだ１９は、半導体素子１１用いられる基板材料、例えばＳｉ，ＳｉＣ又はＧａＮ等と、第１、第２ヒートスプレッダ２１、２３の主材料であるＣｕ系材料との熱膨張差に起因する応力を吸収可能に形成されている。また、はんだ１９は、半導体素子１１で発生する熱の第１、第２ヒートスプレッダ２１、２３への経路としての機能を有する。
次に、このように構成された半導体モジュール１の製造方法について説明する。
先ず、半導体素子１１に第１突起部３１及び第２突起部３３を形成する。具体的には、半導体素子１１の個片化のためのダイシングの前のウェハ状態において、印刷又はフォトリソグラフィーにより、ソルダレジストを形成する。これにより、複数の突起４１、４３が半導体素子１１に形成される。なお、半導体素子１１の製造方法についての詳細な説明は省略する。
次に、第１、第２バスバー２５、２７に印刷又はフォトリソグラフィーにより、ソルダレジストを形成する。これにより、複数の突起４５、４７が形成される。
次に、半導体素子１１、第１、第２ヒートスプレッダ２１、２３及び第１、第２バスバー２５、２７間のそれぞれのはんだ接合面（５１、５３）に、はんだ１９の基材であるはんだペレットを供給する。次に、はんだペレットの厚さ（はんだ１９の厚さ）が突起４１、４３、４５、４７の高さまで減少するように、第１、第２バスバー２５，２７の他方の主面側から、半導体素子１１、第１、第２ヒートスプレッダ２１、２３及び第１、第２バスバー２５、２７を加圧する。即ち、半導体素子１１と第１、第２ヒートスプレッダ２１、及び、第１、第２ヒートスプレッダ２１及び第１、第２バスバー２５，２７が互いに近接する方向に加圧される。
次に、この加圧状態を保持した状態で、半導体素子１１、第１、第２ヒートスプレッダ２１、２３及び第１、第２バスバー２５、２７を溶融温度まで加熱する。
なお、この加熱は、例えばはんだ接合のための加熱炉内等により行われる。また、はんだ１９及びはんだ接合部（５１，５３）の酸化膜還元のために、はんだペレットに適したフラックスをはんだペレットに滴下させるか、又は、加熱炉内を還元ガス雰囲気下として加熱する。また、はんだ１９の気泡を除去（冷却後のはんだ１９内の気泡の発生を抑制）するために、加熱炉内を減圧させてはんだペレットの溶融を行う。
次に、はんだ１９の溶融温度まで加熱後、半導体素子１１、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７を冷却させる。
はんだ１９を冷却することにより、はんだ１９の層がはんだ接合面（５１、５３）に形成され、半導体素子１１、第１、第２ヒートスプレッダ２１、２３及び第１、第２バスバー２５、２７が接合される。
これらの工程により、半導体素子１１、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７をはんだ１９により接合することで、半導体モジュール１が製造されることとなる。
このように構成された半導体モジュール１によれば、突起部１７により、半導体素子１１と第１、第２ヒートスプレッダ２１，２３との間、及び、第１、第２ヒートスプレッダ２１，２３と第１、第２バスバー２５，２７との間の距離を管理することが可能となる。このため、はんだ１９の厚さを制御することが可能となる。
即ち、半導体素子１１、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７を加圧した状態ではんだペレットを加熱して溶融させても、突起部１７により、はんだ１９の厚さは突起部１７の高さ分確保されることから、溶融したはんだの不必要な流出を極力防止することが可能となる。
このように、はんだ１９の厚さは、突起部１７によりはんだ接合面（５１，５３）において略一定とすることが可能となることから、はんだ１９の部分的な厚さの差による熱応力に対する脆弱部の発生を防止することが可能となる。
換言すると、使用による熱応力は、略一定の厚さに形成されたはんだ１９に一定に加わるため、部分的な疲労破壊を抑制することが可能となる。このように、半導体モジュール１のはんだ１９による接合部の疲労破壊を抑制することで、半導体モジュール１の信頼性を向上することが可能となる。
なお、本実施形態の半導体モジュール１に限定されるものではない。例えば、上述した実施形態の突起４１，４３，４５，４７の高さは、２５〜８５μｍの範囲に形成されているとしたが、これに限定されず、他の高さであってもよい。但し、上述した構成の半導体モジュール１に用いる場合には、放熱性及び耐熱疲労に対しては、突起４１，４３，４５，４６の高さが２５〜８５μｍであることが望ましい。なお、上述した実施形態以外の他の構成の場合等、更なる効果的な高さがあれば、適宜設定可能である。
また、上述した実施形態の突起４１，４３，４５，４７のそれぞれの総面積は、各突起４１，４３，４５，４７が設けられるはんだ接合面（５１，５３）に対して５％以下に形成されているとしたが、これに限定されず、他の割合であってもよい。但し、上述した構成の半導体モジュール１に用いる場合には、はんだ１９による接合強度、熱疲労及び放熱性において、当該面積が５％以下であることが望ましい。
また、上述した実施形態の半導体素子１１は、ＩＧＢＴ素子を用いる構成を説明したが、これに限定されない。例えば、ダイオードやＭＯＳトランジスタであってもよく、他の半導体素子であってもよい。ダイオードやＭＯＳトランジスタ等の両主面にはんだ接合面を有する半導体素子であれば、上述した半導体モジュール１と同様の構成とすることができる。なお、片方の主面にのみはんだ接合面を有する半導体素子を用いる場合には、当該接合面に、上述した突起部を設ければよい。
また、上述した実施形態の突起部１７は、それぞれ４つの突起４１，４３，４５，４７を設ける構成としたが、複数であればよい。但し、突起部１７は、はんだ１９の厚さの管理のために設けられることから、突起部１７は、はんだ１９の厚さを一定にすることが可能な構成が必要であることは言うまでもない。即ち、半導体素子１１、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７を加圧した際に、これらの主面が平行に確実に保持できるように、各突起４１，４３，４５，４７は３つ以上設ける構成が好ましい。
さらに、上述した実施形態の半導体モジュール１は、半導体素子１１、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７を有し、半導体素子１１及び第１、第２ヒートスプレッダ２１，２３間、及び、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７間に突起部１７を設ける構成を説明したが、これに限定されない。
即ち、半導体モジュール１は、半導体素子１１及び第１、第２ヒートスプレッダ２１，２３を備え、第１、第２バスバー２５，２７を有さない構成であってもよい。また、半導体素子１１及び第１、第２ヒートスプレッダ２１，２３間、及び、第１、第２ヒートスプレッダ２１，２３及び第１、第２バスバー２５，２７間のいずれか一方にのみ突起部１７を設ける構成であってもよく、他の組合せであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体モジュール、１１…半導体素子、１３…ヒートスプレッダ、１５…バスバー、１７…突起部、２１…第１ヒートスプレッダ、２３…第２ヒートスプレッダ、２５…第１バスバー、２７…第２バスバー、３１…第１突起部、３３…第２突起部、３５…第３突起部、３７…第４突起部、４１、４３、４５、４７…突起、５１、５３…はんだ接合面。

Claims (5)

  1. 半導体素子と、
    前記半導体素子にはんだを介して接合されるヒートスプレッダと、
    前記半導体素子及び前記ヒートスプレッダ間に設けられる複数の突起を有する突起部と、
    を備えることを特徴とする半導体モジュール。
  2. 前記ヒートスプレッダにはんだを介して接合されるバスバーをさらに備え、
    前記突起部は、前記ヒートスプレッダ及び前記バスバー間にさらに設けられることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記半導体素子と前記ヒートスプレッダ、及び、前記ヒートスプレッダと前記バスバーは、互いに近接する方向に加圧された状態で前記はんだにより接合されることを特徴とする請求項２に記載の半導体モジュール。
  4. 半導体素子及びヒートスプレッダを有する半導体モジュールの製造方法において、
    前記半導体素子及び前記ヒートスプレッダ間に複数の突起を形成し、
    前記半導体素子及び前記ヒートスプレッダ間にはんだを供給し、
    前記複数の突起を介在させて、前記半導体素子及び前記ヒートスプレッダが互いに近接する方向に加圧し、
    前記加圧した状態で、前記はんだを加熱することを特徴とする半導体モジュールの製造方法。
  5. 前記半導体モジュールは、バスバーをさらに備え、
    前記ヒートスプレッダ及び前記ヒートスプレッダ間に前記複数の突起をさらに形成し、
    前記半導体素子及び前記ヒートスプレッダ間、及び、前記ヒートスプレッダ及び前記バスバー間に前記突起を形成後、前記はんだを前記半導体素子及び前記ヒートスプレッダ間、及び、前記ヒートスプレッダ及び前記ヒートスプレッダ間に供給し、
    前記複数の突起を介在させて、前記半導体素子と前記ヒートスプレッダ、及び、前記ヒートスプレッダと前記バスバーを互いに近接する方向に加圧した状態で前記はんだを加熱することを特徴とする請求項４に記載の半導体モジュールの製造方法。
JP2010212718A 2010-09-22 2010-09-22 半導体モジュール及び半導体モジュールの製造方法 Withdrawn JP2012069703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212718A JP2012069703A (ja) 2010-09-22 2010-09-22 半導体モジュール及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212718A JP2012069703A (ja) 2010-09-22 2010-09-22 半導体モジュール及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2012069703A true JP2012069703A (ja) 2012-04-05

Family

ID=46166616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212718A Withdrawn JP2012069703A (ja) 2010-09-22 2010-09-22 半導体モジュール及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2012069703A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
WO2021065736A1 (ja) * 2019-10-04 2021-04-08 株式会社デンソー 半導体装置
JP2021061393A (ja) * 2019-10-04 2021-04-15 株式会社デンソー 半導体装置
CN113412523A (zh) * 2018-12-19 2021-09-17 Abb瑞士股份有限公司 功率半导体的冷却

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
CN113412523A (zh) * 2018-12-19 2021-09-17 Abb瑞士股份有限公司 功率半导体的冷却
US12107032B2 (en) 2018-12-19 2024-10-01 Abb Schweiz Ag Cooling of power semiconductors
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
WO2020208867A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
CN113574668A (zh) * 2019-04-10 2021-10-29 新电元工业株式会社 半导体装置
JP7301124B2 (ja) 2019-04-10 2023-06-30 新電元工業株式会社 半導体装置
CN113574668B (zh) * 2019-04-10 2024-06-14 新电元工业株式会社 半导体装置
WO2021065736A1 (ja) * 2019-10-04 2021-04-08 株式会社デンソー 半導体装置
JP2021061393A (ja) * 2019-10-04 2021-04-15 株式会社デンソー 半導体装置
JP7111140B2 (ja) 2019-10-04 2022-08-02 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
JP6983187B2 (ja) 電力用半導体装置
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2005244166A (ja) 半導体装置
JP2012028674A (ja) 半導体装置および半導体装置の製造方法
JP2012069703A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP5657145B2 (ja) 半導体装置
WO2016158020A1 (ja) 半導体モジュール
JP2018157157A (ja) 半導体装置とその製造方法
JP2012235082A (ja) 放熱装置及び放熱装置の製造方法
JP6008750B2 (ja) 半導体装置
JP6406996B2 (ja) 半導体装置
JP2015005571A (ja) 半導体装置
JP6182850B2 (ja) 電力変換装置
JP2008294282A (ja) 半導体装置及び半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2005228929A (ja) 半導体装置およびその製造方法
JP6118583B2 (ja) 絶縁基板
JP2013140870A (ja) 電力用半導体装置
JP2017079217A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP7392632B2 (ja) 半導体装置、ダイパッドおよび半導体装置の製造方法
JP7561969B2 (ja) 半導体装置および半導体装置の製造方法
JP2018082012A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203