JP2013084706A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013084706A
JP2013084706A JP2011222645A JP2011222645A JP2013084706A JP 2013084706 A JP2013084706 A JP 2013084706A JP 2011222645 A JP2011222645 A JP 2011222645A JP 2011222645 A JP2011222645 A JP 2011222645A JP 2013084706 A JP2013084706 A JP 2013084706A
Authority
JP
Japan
Prior art keywords
plate
semiconductor element
semiconductor device
block electrode
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011222645A
Other languages
English (en)
Other versions
JP5869285B2 (ja
Inventor
Shingo Iwasaki
真悟 岩崎
Takuya Kadoguchi
卓矢 門口
Takayoshi Kawashima
崇功 川島
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2011222645A priority Critical patent/JP5869285B2/ja
Publication of JP2013084706A publication Critical patent/JP2013084706A/ja
Application granted granted Critical
Publication of JP5869285B2 publication Critical patent/JP5869285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡易な構造の部材により、接合部の不要な広がりを防止可能な半導体装置を提供すること。
【解決手段】本半導体装置は、半導体素子と、前記半導体素子の一方の面に第１の接合部を介して接合される第１の放熱板と、前記半導体素子の他方の面に第２の接合部を介して接合される金属板と、前記金属板の前記半導体素子の反対側の面に第３の接合部を介して接合される第２の放熱板と、を有し、前記金属板の前記第２の放熱板側の面の面積は、前記金属板の前記半導体素子側の面の面積よりも大きい。
【選択図】図１

Description

本発明は、半導体素子が発生する熱を金属部材を介して放熱する半導体装置に関する。
従来、半導体素子が発生する熱を金属部材を介して放熱する半導体装置として、一対の金属板の間に半導体素子を介在させるとともに、一方の金属板と半導体素子との間に直方体形状のブロック体を介在させ、一方の金属板とブロック体とをはんだを介して接続し、これらをモールド樹脂にて封止し、一対の金属板の放熱面をモールド樹脂から露出させた半導体装置が開示されている。
この半導体装置では、一方の金属板とブロック体とをはんだを介して接続する際に、溶融したはんだがブロック体を伝わって半導体素子側に流れ、短絡等の不具合を発生する虞を排除するため、ブロック体とはんだ付けされる一方の金属板におけるはんだが設置される領域の外周に、はんだの広がりを防止するための環状の溝を設けている。そして、更に、環状の溝の内面には、ブロック体の端面よりもはんだの濡れ性が大きい金（Ａｕ）めっきが施されている（例えば、特許文献１参照）。
特開２００７−１０３９０９号公報
しかしながら、上記半導体装置では、はんだ等の接合部の不要な広がりを防止するために、放熱板の半導体素子に対応する位置に環状の溝を形成する必要がある。そのため、異なる大きさの半導体素子に対しては、環状の溝の位置が異なる専用の放熱板を用意しなければならない。又、環状の溝の平面方向の大きさや深さ等も接合する半導体素子に合わせて適切に設定しなければならない。又、環状の溝の内面に、金（Ａｕ）めっきを施さなければならない。
このように、上記半導体装置では、はんだ等の接合部の不要な広がりを防止するために、複雑な構造の部材が必要であった。
本発明は、上記に鑑みてなされたものであり、簡易な構造の部材により、接合部の不要な広がりを防止可能な半導体装置を提供することを課題とする。
本半導体装置は、半導体素子と、前記半導体素子の一方の面に第１の接合部を介して接合される第１の放熱板と、前記半導体素子の他方の面に第２の接合部を介して接合される金属板と、前記金属板の前記半導体素子の反対側の面に第３の接合部を介して接合される第２の放熱板と、を有し、前記金属板の前記第２の放熱板側の面の面積は、前記金属板の前記半導体素子側の面の面積よりも大きいことを要件とする。
開示の技術によれば、簡易な構造の部材により、接合部の不要な広がりを防止可能な半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係るブロック電極の形状を例示する斜視図である。 第１の実施の形態に係るブロック電極の形状を例示する底面図である。 第１の実施の形態の変形例１に係る半導体装置を例示する断面図である。 第１の実施の形態の変形例１に係るブロック電極の形状を例示する斜視図である。 第１の実施の形態の変形例１に係るブロック電極の形状を例示する底面図である。 第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。 第１の実施の形態の変形例２に係るブロック電極の形状を例示する斜視図である。 第１の実施の形態の変形例２に係るブロック電極の形状を例示する底面図である。 第１の実施の形態の変形例３に係る半導体装置を例示する断面図である。 第１の実施の形態の変形例３に係るブロック電極の形状を例示する斜視図である。 第１の実施の形態の変形例３に係るブロック電極の形状を例示する平面図である。 第１の実施の形態の変形例４に係る半導体装置を例示する断面図である。 第１の実施の形態の変形例４に係るブロック電極の形状を例示する斜視図である。 第１の実施の形態の変形例４に係るブロック電極の形状を例示する底面図である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
図１は、第１の実施の形態に係る半導体装置を例示する断面図である。図１を参照するに、半導体装置１０は、大略すると、半導体素子１１及び１２と、接合部１３及び１４と、放熱板１５及び２４と、接合部１６及び１７と、ブロック電極１８及び１９と、ボンディングワイヤ２０と、配線部材２１と、接合部２２及び２３と、封止樹脂２５とを有する。
半導体装置１０において、半導体素子１１及び１２は、例えば、車両に搭載されるインバータ回路や昇降圧コンバータ回路の一部を構成する部品である。より詳しくは、半導体素子１１は、例えば、ＩＧＢＴ（Insulated gate bipolar transistor）やＭＯＳＦＥＴ（Metal oxide semiconductor field-effect transistor）のようなスイッチング素子である。又、半導体素子１２は、例えば、ＩＧＢＴのエミッタとコレクタとの間に接続される還流用のダイオードである。
以降、半導体素子１１がＩＧＢＴであり、半導体素子１２が還流用のダイオードである場合を例に説明を行う。又、搭載状態に応じて上下方向が異なるが、便宜上、放熱板１５側を下方として説明を行う。従って、半導体装置１０を図１のように視た場合の各構成部品の上側の面を上面、下側の面を下面という（他の実施の形態についても同様）。
半導体素子１１及び１２のそれぞれの形状は、例えば、平面形状が矩形の薄板状とすることができる。半導体素子１１の下面（放熱板１５側の面）には、例えばコレクタ電極（図示せず）が露出している。又、半導体素子１２の下面（放熱板１５側の面）には、例えばカソード電極（図示せず）が露出している。
半導体素子１１の下面に露出するコレクタ電極（図示せず）は、接合部１３を介して、放熱板１５の上面に接合されている。又、半導体素子１２の下面に露出するカソード電極（図示せず）は、接合部１４を介して、放熱板１５の上面に接合されている。つまり、半導体素子１１のコレクタ電極（図示せず）と半導体素子１２のカソード電極（図示せず）とは、放熱板１５を介して電気的に接続されているため、同電位である。
半導体素子１１の上面（放熱板２４側の面）には、例えばエミッタ電極（図示せず）及びゲート電極（図示せず）が露出している。又、半導体素子１２の上面（放熱板２４側の面）には、例えばアノード電極（図示せず）が露出している。
半導体素子１１の上面に露出するエミッタ電極（図示せず）は、接合部１６を介して、ブロック電極１８の下面１８ｂに接合されている。又、半導体素子１１の上面に露出するゲート電極（図示せず）は、金や銅等からなる導電性の細線であるボンディングワイヤ２０を介して、配線部材２１に接合されている。配線部材２１は、例えば、放熱板１５と共に、１つのリードフレームから形成できる。
又、半導体素子１２の上面に露出するアノード電極（図示せず）は、接合部１７を介して、ブロック電極１９の下面１９ｂに接合されている。つまり、ブロック電極１８とブロック電極１９とは放熱板２４を介して電気的に接続されているため、半導体素子１１のエミッタ電極（図示せず）と半導体素子１２のアノード電極（図示せず）とは、同電位である。
放熱板１５及び２４は、半導体素子１１及び１２等を介して、互いに対向するように配置されている。放熱板１５及び２４は、半導体素子１１及び１２が動作時に発する熱を、半導体装置１０の外部に放出する機能を有する。放熱板１５及び２４の材料としては、例えば、銅（Ｃｕ）や銅合金、アルミニウム（Ａｌ）等の熱伝導性及び電気伝導性に優れた金属を用いることができる。
ブロック電極１８及び１９のそれぞれの上面１８ａ及び１９ａは、接合部２２及び２３を介して、放熱板２４の下面に接合されている。ブロック電極１８及び１９は、それぞれボンディングワイヤ２０等を配置する高さを確保するためのスペーサとしての機能を有する。ブロック電極１８及び１９の材料としては、例えば、銅（Ｃｕ）や銅合金、アルミニウム（Ａｌ）等の熱伝導性及び電気伝導性に優れた金属を用いることができる。ブロック電極１８及び１９のそれぞれの厚さ（最大厚さ）は、例えば、１ｍｍ程度とすることができる。なお、ブロック電極１８及び１９は、本発明に係る金属板の代表的な一例である。
接合部１３、１４、１６、１７、２２、及び２３としては、例えば、Ｓｎ−Ａｇ等のはんだ材料を用いることができる。接合部１３、１４、１６、１７、２２、及び２３として、例えば、銀（Ａｇ）ペースト等を用いても構わない。
なお、接合部１３、１４、１６、１７、２２、及び２３は、必ずしも同一材料を用いなくてもよい。例えば、半導体装置１０の製造工程上、最初に溶融する接合部よりも後に溶融する接合部に、より低融点のはんだ材料を用いてもよい。例えば、半導体装置１０の製造工程上、最初に溶融する接合部にはＳｎ−Ａｇ（融点２２０℃程度）を用い、後に溶融する接合部にはＳｎ−Ａｇよりも低融点であるＳｎ−Ｂｉ（融点１３９℃程度）を用いることができる。
なお、接合部１３、１４、１６、１７、２２、及び２３のそれぞれの厚さは、例えば、０．２ｍｍ程度であるため、これらのみによりボンディングワイヤ２０等を配置する高さを確保することは困難である。そのため、前述のように、ボンディングワイヤ２０等を配置する高さを確保するためのスペーサとしての機能を有するブロック電極１８及び１９が配置されている。
半導体素子１１及び１２、接合部１３及び１４、放熱板１５及び２４、接合部１６及び１７、ブロック電極１８及び１９、ボンディングワイヤ２０、配線部材２１、並びに接合部２２及び２３は、封止樹脂２５により封止されている。封止樹脂２５としては、例えば、フィラーを含有したエポキシ系絶縁樹脂等を用いることができる。
但し、放熱板１５の下面（放熱面）及び放熱板２４の上面（放熱面）は、半導体素子１１及び１２が動作時に発する熱を、半導体装置１０の外部に放出するため、封止樹脂２５から露出している。又、放熱板１５の側面の一部及び放熱板２４の側面の一部は突出しており、封止樹脂２５から露出している。又、配線部材２１の一部は、封止樹脂２５から露出している。封止樹脂２５から露出している放熱板１５及び２４の側面の突出部、並びに配線部材２１の一部は、外部接続端子として機能する。
ここで、図２及び図３を参照しながら、ブロック電極１８及び１９の形状について説明する。図２は、第１の実施の形態に係るブロック電極の形状を例示する斜視図である。図３は、第１の実施の形態に係るブロック電極の形状を例示する底面図である。なお、図２及び図３では、ブロック電極１８のみを図示するが、ブロック電極１９も同様な形状である。
図２及び図３を参照するに、ブロック電極１８は、上面１８ａと、下面１８ｂと、切り欠き部１８ｃとを有する。切り欠き部１８ｃは、下面側周縁部全体に設けられている。下面１８ｂ側から視て、切り欠き部１８ｃの平面形状は、下面１８ｂを囲む額縁状である。ブロック電極１８は、切り欠き部１８ｃを設けたことにより、上面１８ａ側が下面１８ｂ側よりも側面方向に突起した形状となっている。そのため、ブロック電極１８において、上面１８ａの面積は下面１８ｂの面積よりも大きい。
同様に、ブロック電極１９は、上面１９ａと、下面１９ｂと、切り欠き部１９ｃとを有する。切り欠き部１９ｃは、下面側周縁部全体に設けられている。下面１９ｂ側から視て、切り欠き部１９ｃの平面形状は、下面１９ｂを囲む額縁状である。ブロック電極１９は、切り欠き部１９ｃを設けたことにより、上面１９ａ側が下面１９ｂ側よりも側面方向に突起した形状となっている。そのため、ブロック電極１９において、上面１９ａの面積は下面１９ｂの面積よりも大きい。
換言すれば、ブロック電極１８及び１９は、それぞれ上下に配置された第１の板状部と第２の板状部とを有し、第１の板状部の側面の全部は第２の板状部の側面の全部よりも外側の位置にある。第１の板状部の第２の板状部の側面の全部よりも外側の位置にある部分が切り欠き部１８ｃ及び１９ｃである。但し、第１の板状部と第２の板状部とは一体的に形成されたものでも、別体を接合したものでも構わない。
ブロック電極１８及び１９は、それぞれ半導体素子１１及び１２からの熱を最大限に吸収して放熱板１５及び２４に伝える必要がある。そのため、ブロック電極１８及び１９のそれぞれの下面１８ｂ及び１９ｂの面積は、半導体素子１１及び１２のそれぞれの上面の面積よりは小さいが、許容される最大サイズとすることが好ましい。例えば、半導体素子１１及び１２のそれぞれの上面の周縁部に電極間の耐圧を補償する耐圧補償領域が形成されている場合には、耐圧補償領域に接しない範囲でブロック電極１８及び１９のそれぞれの下面１８ｂ及び１９ｂの面積を大きくすることが好ましい。
又、ブロック電極１８及び１９のそれぞれの上面１８ａ及び１９ａの面積は、公差最悪時（溶融した接合部が一番広がった状態を想定したとき）でも、溶融した接合部２２及び２３が周縁部まで到達しない面積に設定する必要がある。又、放熱性を向上する観点から、ブロック電極１８及び１９のそれぞれの上面１８ａ及び１９ａの面積は、半導体素子１１及び１２のそれぞれの上面の面積よりも大きい方が好ましい。
ブロック電極１８及び１９は、例えば、プレス加工により形成することができる。例えば、ブロック電極１８をプレス加工により形成すると、上面１８ａ及び下面１８ｂの何れか一方の面にバリが形成される。下面１８ｂにバリが形成され、バリが接合部１６を介して半導体素子１１に達すると、半導体素子１１に損傷を与える虞がある。そこで、通常は、上面１８ａ側にバリが形成されるように方向を選択して、プレス加工が行われる。
もしも、ブロック電極が上面及び下面の面積が等しい平板（直方体の板）である場合、上下対称形状であるため、何れの面にバリが形成されているかを区別することが困難である。バリが形成されている面を誤って半導体素子１１側に向けて接合すると、前述のように、半導体素子１１に損傷を与える虞がある。その結果、製造工程内において、バリ形成面を確認する作業が必要となるため、製造工程内での作業効率が低下する。
又、ブロック電極の上面及び下面に迎えはんだを実施する場合であって、上面及び下面に異なる材料の迎えはんだを実施した場合にも、上面及び下面を区別することが困難である。その結果、製造工程内での作業効率が低下する。
一方、ブロック電極１８及び１９は、上下非対称形状であるため、上面１８ａ側及び１９ａ側にバリが形成されるように予めプレス加工しておくことにより、バリが形成されている面を誤って半導体素子１１及び１２側に向けて接合する虞を排除できる。又、製造工程内において、バリ形成面を確認する作業等が不要となるため、製造工程内での作業効率を向上できる。
又、ブロック電極１８及び１９のそれぞれの上面及び下面に迎えはんだを実施する場合であって、上面及び下面に異なる材料の迎えはんだを実施した場合にも、ブロック電極１８及び１９の形状から上面及び下面を区別することが容易であり、製造工程内での作業効率が低下することはない。
このように、第１の実施の形態では、ブロック電極の下面を囲むように額縁状の切り欠き部を設け、ブロック電極の上面の面積を下面の面積よりも大きくしている。これにより、ブロック電極が接合部を介して放熱板と接合される際に、溶融した余剰な接合部をブロック電極と放熱板との隙間方向に広げることにより吸収可能となる。
その結果、従来のように、溶融した余剰な接合部を吸収するための凹部を放熱板に設けたり、放熱板の凹部の内側に金（Ａｕ）めっきを施したりする必要がなくなる。又、ブロック電極が上下非対称形状であるため、上下面の区別が容易であり、製造工程内での作業効率を向上できる。つまり、半導体装置の製造コストを低減できる。
又、ブロック電極に切り欠き部を設けたことにより、ボンディングワイヤとブロック電極が接触する虞を低減できる。
なお、ブロック電極として、例えば、上面及び下面の面積が上面１８ａ（又は上面１９ａ）の面積と同一である平板（直方体の板）を用いても、溶融した余剰な接合部をブロック電極と放熱板との隙間方向に広げることで吸収できるように思える。しかし、ブロック電極とボンディングワイヤが接触してしまうため、実際には、ブロック電極として平板（直方体の板）を用いることはできない。又、半導体素子の上面に露出する複数の電極間が短絡する虞からも、実際には、ブロック電極として平板（直方体の板）を用いることはできない。
又、ブロック電極として、例えば、上面及び下面の面積が下面１８ｂ（又は下面１９ｂ）の面積と同一である平板（直方体の板）を用い、かつ、接合部２２及び２３をそれぞれブロック電極の上面の周縁部に達しない程度の量に減らしても、溶融した余剰な接合部をブロック電極と放熱板との隙間方向に広げることで吸収できるように思える。しかし、ブロック電極と放熱板とが接合部を介して接する面積が減るため、放熱性能が低下し好ましくない。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態と形状の異なるブロック電極の一例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図４は、第１の実施の形態の変形例１に係る半導体装置を例示する断面図である。図４を参照するに、半導体装置３０は、ブロック電極１８がブロック電極３８に置換された点が、半導体装置１０（図１参照）と相違する。なお、ブロック電極３８は、本発明に係る金属板の代表的な一例である。
図５は、第１の実施の形態の変形例１に係るブロック電極の形状を例示する斜視図である。図６は、第１の実施の形態の変形例１に係るブロック電極の形状を例示する底面図である。
図５及び図６を参照するに、ブロック電極３８は、上面３８ａと、下面３８ｂと、切り欠き部３８ｃとを有する。切り欠き部３８ｃは、下面側周縁部の一部に設けられている。下面３８ｂ側から視て、切り欠き部３８ｃの平面形状は、下面３８ｂの一部を囲むコ字状である。ブロック電極３８は、切り欠き部３８ｃを設けたことにより、上面３８ａ側の一部が下面３８ｂ側よりも側面方向に突起した形状となっている。そのため、ブロック電極３８において、上面３８ａの面積は下面３８ｂの面積よりも大きい。
換言すれば、ブロック電極３８は、上下に配置された第１の板状部と第２の板状部とを有し、第１の板状部の側面の一部は、第２の板状部の側面の一部と同一位置にあり、第１の板状部の側面の残部は、第２の板状部の側面の残部よりも外側の位置にある。第１の板状部の第２の板状部の側面の残部よりも外側の位置にある部分が切り欠き部３８ｃである。但し、第１の板状部と第２の板状部とは一体的に形成されたものでも、別体を接合したものでも構わない。
図４を参照するに、ブロック電極３８の切り欠き部３８ｃが形成されていない側面が、ボンディングワイヤ２０側に配置されている。
このように、第１の実施の形態の変形例１では、ブロック電極の下面の一部を囲むようにコ字状の切り欠き部を設け、ブロック電極の上面の面積を下面の面積よりも大きくしている。これにより、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、ブロック電極にコ字状の切り欠き部を設け、切り欠き部が形成されていない側面をボンディングワイヤ側に配置することにより、ボンディングワイヤとブロック電極が接触する虞を一層低減できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態と形状の異なるブロック電極の他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図７は、第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。図７を参照するに、半導体装置４０は、ブロック電極１８がブロック電極４８に置換された点が、半導体装置１０（図１参照）と相違する。なお、ブロック電極４８は、本発明に係る金属板の代表的な一例である。
図８は、第１の実施の形態の変形例２に係るブロック電極の形状を例示する斜視図である。図９は、第１の実施の形態の変形例２に係るブロック電極の形状を例示する底面図である。
図８及び図９を参照するに、ブロック電極４８は、上面４８ａと、下面４８ｂと、切り欠き部４８ｃとを有する。切り欠き部４８ｃは、上面４８ａから下面４８ｂに向かって傾斜するテーパー形状の側面である。下面４８ｂ側から視て、切り欠き部４８ｃの平面形状は、下面４８ｂを囲む額縁状である。ブロック電極４８は、切り欠き部４８ｃを設けたことにより、上面４８ａ側が下面４８ｂ側よりも側面方向に突起した形状となっている。そのため、ブロック電極４８において、上面４８ａの面積は下面４８ｂの面積よりも大きい。
なお、図８では、切り欠き部４８ｃは、平面形状が台形の４つの側面から構成されているが、切り欠き部４８ｃは、曲面状の１つの側面等から構成してもよい。
このように、第１の実施の形態の変形例２では、ブロック電極に上面から下面に向かって傾斜するテーパー形状の側面を構成する切り欠き部を設け、ブロック電極の上面の面積を下面の面積よりも大きくしている。これにより、第１の実施の形態と同様の効果を奏する。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、第１の実施の形態と形状の異なるブロック電極の更に他の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１０は、第１の実施の形態の変形例３に係る半導体装置を例示する断面図である。図１０を参照するに、半導体装置５０は、ブロック電極１８がブロック電極５８に置換された点が、半導体装置１０（図１参照）と相違する。なお、ブロック電極５８は、本発明に係る金属板の代表的な一例である。
図１１は、第１の実施の形態の変形例３に係るブロック電極の形状を例示する斜視図である。図１２は、第１の実施の形態の変形例３に係るブロック電極の形状を例示する平面図である。
図１１及び図１２を参照するに、ブロック電極５８は、上面１８ａと、下面１８ｂと、切り欠き部１８ｃと、外壁部５８ｄとを有する。外壁部５８ｄは、上面１８ａの周縁部に環状に設けられ、放熱板２４側に向かって突起している。ブロック電極５８において、外壁部５８ｄ以外の部分は、ブロック電極１８と同様の構造である。ブロック電極５８において、上面１８ａの面積は下面１８ｂの面積よりも大きい。
このように、第１の実施の形態の変形例３では、ブロック電極の上面の周縁部に環状の外壁部を設けた。これにより、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、ブロック電極が接合部を介して放熱板と接合される際に、溶融した余剰な接合部をより確実にブロック電極の上面に留めることができる。
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、第１の実施の形態と形状の異なるブロック電極の更に他の例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１３は、第１の実施の形態の変形例４に係る半導体装置を例示する断面図である。図１３を参照するに、半導体装置６０は、ブロック電極１８及び１９が１つのブロック電極６８に置換された点が、半導体装置１０（図１参照）と相違する。なお、ブロック電極６８は、本発明に係る金属板の代表的な一例である。
図１４は、第１の実施の形態の変形例４に係るブロック電極の形状を例示する斜視図である。図１５は、第１の実施の形態の変形例４に係るブロック電極の形状を例示する底面図である。
図１４及び図１５を参照するに、ブロック電極６８は、上面６８ａと、第１の下面６８ｂと、第２の下面６８ｃと、切り欠き部６８ｄとを有する。換言すると、ブロック電極６８は、図１に示すブロック電極１８とブロック電極１９とが結合した形状を有する。ブロック電極１８とブロック電極１９とは同電位であるため、図１４及び図１５のように結合することができる。
第１の下面６８ｂ及び第２の下面６８ｃ側から視て、切り欠き部６８ｄは、第１の下面６８ｂ及び第２の下面６８ｃのそれぞれの周囲を囲むように設けられている。そのため、ブロック電極６８において、上面６８ａの面積は第１の下面６８ｂ及び第２の下面６８ｃの合計の面積よりも大きい。
半導体装置６０において、第１の下面６８ｂと第２の下面６８ｃとの間の切り欠き部６８ｄの下面から放熱板１５の上面までの封止樹脂２５の厚さＴは、半導体装置１０の放熱板２４の下面から放熱板１５の上面までの封止樹脂２５の厚さよりも薄い。このため、封止樹脂２５を形成する際に、封止樹脂２５の硬化収縮量を低減することが可能となり、封止樹脂２５と放熱板１５の上面等との密着性を向上できる。
このように、第１の実施の形態の変形例４では、複数の半導体素子に対して共通のブロック電極を設けた。これにより、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、第１の下面と第２の下面との間の切り欠き部から放熱板までの封止樹脂の厚さが薄いため、封止樹脂と放熱板の上面等との密着性を向上できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、第１の実施の形態の変形例４において、接合部２２と２３とを一体化してもよい。
又、第１の実施の形態及びその変形例では、半導体素子を２個備えた半導体装置を例示したが、半導体装置に含まれる半導体素子は１個でもよいし、３個以上でもよい。
又、第１の実施の形態及びその変形例は、適宜組み合わせることができる。
１０、３０、４０、５０、６０ 半導体装置
１１、１２ 半導体素子
１３、１４、１６、１７、２２、２３ 接合部
１５、２４ 放熱板
１８、１９、３８、４８、５８、６８ ブロック電極
１８ａ、１９ａ、３８ａ、４８ａ、６８ａ 上面
１８ｂ、１９ｂ、３８ｂ、４８ｂ 下面
１８ｃ、１９ｃ、３８ｃ、４８ｃ、６８ｄ 切り欠き部
２０ ボンディングワイヤ
２１ 配線部材
２５ 封止樹脂
５８ｄ 外壁部
６８ｂ 第１の下面
６８ｃ 第２の下面
Ｔ 厚さ

Claims (8)

  1. 半導体素子と、
    前記半導体素子の一方の面に第１の接合部を介して接合される第１の放熱板と、
    前記半導体素子の他方の面に第２の接合部を介して接合される金属板と、
    前記金属板の前記半導体素子の反対側の面に第３の接合部を介して接合される第２の放熱板と、を有し、
    前記金属板の前記第２の放熱板側の面の面積は、前記金属板の前記半導体素子側の面の面積よりも大きい半導体装置。
  2. 前記金属板の前記第２の放熱板側の面の面積は、前記半導体素子の前記金属板側の面の面積よりも大きい請求項１記載の半導体装置。
  3. 前記金属板の前記半導体素子側の面の面積は、前記半導体素子の前記金属板側の面の面積よりも小さい請求項１又は２記載の半導体装置。
  4. 前記金属板は、上下に配置された第１の板状部と第２の板状部とを有し、
    前記第１の板状部の側面の全部は、前記第２の板状部の側面の全部よりも外側の位置にある請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記金属板は、上下に配置された第１の板状部と第２の板状部とを有し、
    前記第１の板状部の側面の一部は、前記第２の板状部の側面の一部と同一位置にあり、
    前記第１の板状部の側面の残部は、前記第２の板状部の側面の残部よりも外側の位置にある請求項１乃至３の何れか一項記載の半導体装置。
  6. 前記金属板は、前記第２の放熱板側の面から前記半導体素子側の面に向かって傾斜する側面を有する請求項１乃至３の何れか一項記載の半導体装置。
  7. 前記金属板は、前記第２の放熱板側の面の周縁部に環状に設けられ、前記第２の放熱板側に向かって突起する外壁部を有する請求項１乃至６の何れか一項記載の半導体装置。
  8. 複数の半導体素子を有し、
    前記複数の半導体素子に対して共通の金属板を接合した請求項１乃至７の何れか一項記載の半導体装置。
JP2011222645A 2011-10-07 2011-10-07 半導体装置 Active JP5869285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011222645A JP5869285B2 (ja) 2011-10-07 2011-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011222645A JP5869285B2 (ja) 2011-10-07 2011-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2013084706A true JP2013084706A (ja) 2013-05-09
JP5869285B2 JP5869285B2 (ja) 2016-02-24

Family

ID=48529626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011222645A Active JP5869285B2 (ja) 2011-10-07 2011-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JP5869285B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054877A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
CN108206141A (zh) * 2016-12-19 2018-06-26 丰田自动车株式会社 半导体装置的制造方法
WO2018151010A1 (ja) * 2017-02-15 2018-08-23 株式会社 東芝 半導体装置
JP2020503697A (ja) * 2017-02-22 2020-01-30 ジェイエムジェイ コリア カンパニー リミテッド 両面放熱構造を有する半導体パッケージ
JP2021027315A (ja) * 2019-08-07 2021-02-22 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284098A (ja) * 1998-03-31 1999-10-15 Sharp Corp 半導体レーザ装置
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2005116875A (ja) * 2003-10-09 2005-04-28 Denso Corp 半導体装置
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012069703A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284098A (ja) * 1998-03-31 1999-10-15 Sharp Corp 半導体レーザ装置
JP2003124406A (ja) * 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2005116875A (ja) * 2003-10-09 2005-04-28 Denso Corp 半導体装置
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置
JP2011216564A (ja) * 2010-03-31 2011-10-27 Mitsubishi Electric Corp パワーモジュール及びその製造方法
JP2012069703A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体モジュール及び半導体モジュールの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054877A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
CN108206141A (zh) * 2016-12-19 2018-06-26 丰田自动车株式会社 半导体装置的制造方法
KR20180071169A (ko) * 2016-12-19 2018-06-27 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
JP2018101664A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
KR102033521B1 (ko) 2016-12-19 2019-10-17 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
WO2018151010A1 (ja) * 2017-02-15 2018-08-23 株式会社 東芝 半導体装置
JP2018133448A (ja) * 2017-02-15 2018-08-23 株式会社東芝 半導体装置
JP2020503697A (ja) * 2017-02-22 2020-01-30 ジェイエムジェイ コリア カンパニー リミテッド 両面放熱構造を有する半導体パッケージ
JP2021027315A (ja) * 2019-08-07 2021-02-22 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ
JP7473156B2 (ja) 2019-08-07 2024-04-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 半導体パッケージ

Also Published As

Publication number Publication date
JP5869285B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US9831160B2 (en) Semiconductor device
JP5279632B2 (ja) 半導体モジュール
US20140203426A1 (en) Semiconductor device including cooler
WO2015136968A1 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2013004943A (ja) 半導体装置及びその製造方法
JP5869285B2 (ja) 半導体装置
US10398036B2 (en) Semiconductor device
JP2017174951A (ja) 半導体装置
CN111052353A (zh) 半导体装置
JP2005191071A (ja) 半導体装置
CN112786556A (zh) 半导体装置及半导体装置的制造方法
WO2020208739A1 (ja) 半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6919392B2 (ja) 半導体モジュール
JP2017028105A (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP2013113638A (ja) 半導体装置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR101561920B1 (ko) 반도체 패키지
JP7147186B2 (ja) 半導体装置
JP2020167287A (ja) 半導体装置
JP2019079891A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160107

R151 Written notification of patent or utility model registration

Ref document number: 5869285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250