KR20180071169A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20180071169A KR20180071169A KR1020170170156A KR20170170156A KR20180071169A KR 20180071169 A KR20180071169 A KR 20180071169A KR 1020170170156 A KR1020170170156 A KR 1020170170156A KR 20170170156 A KR20170170156 A KR 20170170156A KR 20180071169 A KR20180071169 A KR 20180071169A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- semi
- finished product
- conductive member
- conductive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000011265 semifinished product Substances 0.000 claims abstract description 69
- 125000006850 spacer group Chemical group 0.000 claims abstract description 61
- 229910000679 solder Inorganic materials 0.000 claims abstract description 58
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000005219 brazing Methods 0.000 claims 2
- 238000005476 soldering Methods 0.000 abstract description 18
- 238000007789 sealing Methods 0.000 description 12
- 239000003566 sealing material Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/271—Manufacture and pre-treatment of the layer connector preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
- H01L2224/92165—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9221—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/36—Material effects
- H01L2924/365—Metallurgical effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
반도체 장치의 제조 방법은, 제2 도전성 부재에 도전성 스페이서의 하면이 납땜되어 있음과 함께, 도전성 스페이서의 상면에 예비 땜납이 설치된 제1 반제품을 준비하는 공정과, 제1 도전성 부재에 반도체 소자의 하면이 납땜되어 있음과 함께, 반도체 소자의 상면에 본딩 와이어가 접합된 제2 반제품을 준비하는 공정과, 제1 반제품의 예비 땜납을 용융하여, 제2 반제품의 반도체 소자의 상면을, 제1 반제품의 도전성 스페이서의 하면에 납땜하는 공정을 구비한다.
Description
본 명세서에서 개시하는 기술은, 반도체 장치의 제조 방법에 관한 것이다.
일본 특허 공개 제2004-303869호 공보에, 반도체 장치와 그 제조 방법이 기재되어 있다. 반도체 장치는, 반도체 소자와, 반도체 소자의 하면에 접합된 제1 도전성 부재와, 반도체 소자의 상면에 도전성 스페이서를 개재시켜 접합된 제2 도전성 부재와, 반도체 소자의 상면에 접합된 본딩 와이어를 구비한다. 이 반도체 장치의 제조 방법은, 제1 도전성 부재 위에 반도체 소자를 개재시켜 도전성 스페이서를 납땜하는 제1 납땜 공정과, 반도체 소자에 본딩 와이어를 접합하는 와이어 본드 공정과, 도전성 스페이서 위에 제2 도전성 부재를 납땜하는 제2 납땜 공정을 구비한다. 제2 납땜 공정에서는, 도전성 스페이서와 제2 도전성 부재 사이에 땜납박이 배치되고, 그 땜납박을 용융시킴으로써 도전성 스페이서와 제2 도전성 부재가 서로 접합된다.
상기한 제2 납땜 공정에서는, 도전성 스페이서, 땜납박 및 제2 도전성 부재의 3자의 위치를 정확하게 정렬시킬 필요가 있다. 예를 들어, 땜납박이 정규의 위치로부터 벗어나 배치되어 있으면, 용융된 땜납이 도전성 스페이서와 제2 도전성 부재 사이로부터 비어져 나옴으로써, 단락이나 접합 불량과 같은 문제가 발생할 수 있다. 그러나, 3개의 부재의 위치를 동시에 정렬시키는 것은 번거롭다. 그래서, 도전성 스페이서 위로 미리 땜납을 용착해 두는 것을 생각할 수 있다. 이러한 땜납은, 예비 땜납(또는 마중 땜납)이라고 칭해진다. 도전성 스페이서 위에 예비 땜납이 설치되어 있으면, 제2 납땜 공정에서는, 도전성 스페이서와 제2 도전성 부재의 양자 사이에서 위치 정렬을 행하면 충분하다. 예비 땜납을 설치하는 공정은, 제1 납땜 공정 내에 편입할 수 있어, 그것에 의하여 제2 납땜 공정을 용이하면서 또한 간소하게 할 수 있다.
그러나, 도전성 스페이서 위에 예비 땜납이 설치되어 있으면, 와이어 본드 공정에 있어서 반도체 소자를 가열했을 때에, 도전성 스페이서 위의 예비 땜납도 가열되어 산화되는 경우가 있다. 예비 땜납의 산화는, 그 후의 제2 납땜 공정에 있어서 접합 불량을 초래한다. 일반적으로, 알루미늄제의 본딩 와이어가 사용되는 경우에는, 와이어 본드 공정에 있어서 반도체 소자를 가열할 필요는 없다. 이에 반하여, 구리제의 본딩 와이어가 사용되는 경우는, 반도체 소자의 가열이 불가결로 되어 있다. 구리제의 본딩 와이어는, 알루미늄제의 것과 비교하여, 높은 강도나 우수한 도전성과 같은 이점을 갖는다. 그 때문에, 구리제의 본딩 와이어를 채용하면, 본딩 와이어를 보다 가늘게 하는 것이 가능해지고, 그것에 의하여 반도체 소자(특히, 본딩 와이어가 접합되는 반도체 소자 위의 전극)의 소형화를 도모할 수 있다. 그러나, 구리제의 본딩 와이어를 채용하기 위해서는, 상술한 예비 땜납의 산화라는 문제를 해결할 필요가 있다.
본 개시는, 상술한 예비 땜납이 산화된다는 문제를 해결하여, 구리제의 본딩 와이어의 채용을 가능하게 하는 기술을 제공한다.
본 명세서가 개시되는 기술은, 반도체 장치의 제조 방법으로 구현화된다. 반도체 장치는, 반도체 소자와, 반도체 소자의 하면에 접합된 제1 도전성 부재와, 반도체 소자의 상면에 도전성 스페이서를 개재시켜 접합된 제2 도전성 부재와, 반도체 소자의 상면에 접합된 구리제의 본딩 와이어를 구비한다. 제조 방법은, 제2 도전성 부재에 도전성 스페이서의 하면이 납땜되어 있음과 함께, 도전성 스페이서의 상면에 예비 땜납이 설치된 제1 반제품을 준비하는 공정과, 제1 도전성 부재에 반도체 소자의 하면이 납땜되어 있음과 함께, 반도체 소자의 상면에 본딩 와이어가 접합된 제2 반제품을 준비하는 공정과, 제1 반제품의 예비 땜납을 용융하여, 제2 반제품의 반도체 소자의 상면을, 제1 반제품의 도전성 스페이서의 하면에 납땜하는 공정을 구비한다.
상기한 제조 방법에서는, 우선, 제1 반제품과 제2 반제품이 각각 준비된다. 제1 반제품에서는, 제2 도전성 부재에 도전성 스페이서의 하면이 납땜되어 있음과 함께, 도전성 스페이서의 상면에 예비 땜납이 설치되어 있다. 즉, 예비 땜납은, 제1 반제품에 설치된다. 한편, 제2 반제품에서는, 제1 도전성 부재에 반도체 소자의 하면이 납땜되어 있음과 함께, 반도체 소자의 상면에 본딩 와이어가 접합되어 있다. 즉, 본딩 와이어의 접합은, 제2 반제품을 준비하는 과정에서 실시된다. 이와 같이, 예비 땜납을 제1 반제품에 설치해 둠과 함께, 제2 반제품에 있어서 본딩 와이어의 접합을 완료해 둠으로써, 본딩 와이어의 접합 시에 반도체 소자를 가열해도, 제1 반제품의 예비 땜납을 산화시키는 일이 없다. 그 후, 제1 반제품의 예비 땜납을 용융하여, 제2 반제품의 반도체 소자의 상면을, 제1 반제품의 도전성 스페이서의 하면에 납땜함으로써, 상기한 반도체 장치의 구성이 완성된다.
또한, 본 명세서에 있어서의 상면 및 하면이라는 용어는, 서로 반대측에 위치하는 면을 편의적으로 표현하는 것이며, 상면 및 하면이 반드시 연직 상방 및 연직 하방에 각각 위치함을 의미하지는 않는다. 예를 들어, 반도체 장치를 제조하는 과정에 있어서, 반도체 소자의 상면이, 반도체 소자의 하측에 위치하는 면이 되고, 반도체 소자의 하면이, 반도체 소자의 상측에 위치하는 면이 되어도 된다. 제1 및 제2 도전성 스페이서나 그 다른 부재의 상면 및 하면에 대해서도 마찬가지이다.
도 1은 반도체 장치(10)의 구조를 도시하는 단면도.
도 2는 도 1 중의 Ⅱ부의 확대도.
도 3은 도전성 스페이서(26)의 하면(26b)을 도시하는 도면.
도 4는 도 3 중의 IV-IV선에 있어서의 단면도.
도 5는 반도체 장치(10)의 제조 방법의 일 실시예의 흐름을 나타내는 흐름도.
도 6은 제1 반제품(10a)을 준비하는 공정 S10, S12를 도시하는 도면.
도 7은 제2 반제품(10b)을 준비하는 공정의 일부이며, 제1 도전성 부재(22)에 반도체 소자(12)를 납땜하는 공정 S14를 도시하는 도면.
도 8은 제2 반제품(10b)을 준비하는 공정의 다른 일부이며, 반도체 소자(12)에 본딩 와이어(32)를 접합하는 공정 S16을 도시하는 도면.
도 9는 예비 땜납(44p)을 용융하여, 제1 반제품(10a)과 제2 반제품(10b) 사이를 납땜하는 공정 S18을 도시하는 도면.
도 10은 밀봉 재료(20m)를 사용하여 제3 반제품(10c)을 패키징하는 공정 S20을 도시하는 도면.
도 2는 도 1 중의 Ⅱ부의 확대도.
도 3은 도전성 스페이서(26)의 하면(26b)을 도시하는 도면.
도 4는 도 3 중의 IV-IV선에 있어서의 단면도.
도 5는 반도체 장치(10)의 제조 방법의 일 실시예의 흐름을 나타내는 흐름도.
도 6은 제1 반제품(10a)을 준비하는 공정 S10, S12를 도시하는 도면.
도 7은 제2 반제품(10b)을 준비하는 공정의 일부이며, 제1 도전성 부재(22)에 반도체 소자(12)를 납땜하는 공정 S14를 도시하는 도면.
도 8은 제2 반제품(10b)을 준비하는 공정의 다른 일부이며, 반도체 소자(12)에 본딩 와이어(32)를 접합하는 공정 S16을 도시하는 도면.
도 9는 예비 땜납(44p)을 용융하여, 제1 반제품(10a)과 제2 반제품(10b) 사이를 납땜하는 공정 S18을 도시하는 도면.
도 10은 밀봉 재료(20m)를 사용하여 제3 반제품(10c)을 패키징하는 공정 S20을 도시하는 도면.
본 기술의 일 실시 형태에 있어서, 도전성 스페이서에는, 하면의 주연을 따라 오목부가 형성되어 있어도 된다. 이러한 방법에 의하면, 예비 땜납을 용융하여 납땜을 행할 때에, 잉여의 땜납이 오목부에 수용됨으로써, 땜납의 비어져 나옴을 방지할 수 있다.
본 기술의 일 실시 형태에 있어서, 제1 반제품을 준비하는 공정은, 제2 도전성 부재의 연직 상방에 도전성 스페이서가 위치하는 상태에서, 제2 도전성 부재에 도전성 스페이서를 납땜하는 공정을 포함해도 된다. 이러한 방법에 의하면, 제2 도전성 부재와 도전성 스페이서 사이의 용융된 땜납이, 자중에 의해 제2 도전성 부재 위에 퍼지기 쉬워진다. 그것에 의하여, 제2 도전성 부재에는, 땜납의 습윤성을 개선하기 위한 표면 처리(예를 들어 금 도금)가 반드시 필요하지는 않다. 그러한 표면 처리가 생략됨으로써, 반도체 장치의 제조 비용을 삭감할 수 있다.
본 기술의 일 실시 형태에 있어서, 제2 반제품을 준비하는 공정은, 반도체 소자의 하면을 제1 도전성 부재에 납땜하는 공정과, 제1 도전성 부재에 납땜된 반도체 소자의 상면에 본딩 와이어를 접합하는 공정을 포함해도 된다. 이러한 방법에 의하면, 반도체 소자로 본딩 와이어를 접합할 때에, 반도체 소자가 제1 도전성 부재에 고정되어 있으므로, 제1 도전성 부재와 함께 반도체 소자의 위치 결정을 행하기 쉽다.
본 기술의 일 실시 형태에 있어서, 본딩 와이어를 접합하는 공정은, 제1 도전성 부재에 납땜된 반도체 소자를 가열하는 공정과, 가열된 반도체 소자의 상면에 본딩 와이어를 초음파 접합법에 의해 접합하는 공정을 포함해도 된다. 이러한 방법에 의하면, 구리제의 본딩 와이어를 충분한 강도로 반도체 소자에 접합할 수 있다.
이하에서는, 본 발명의 대표적이며 또한 비한정적인 구체예에 대하여, 도면을 참조하여 상세하게 설명한다. 이 상세한 설명은, 본 발명의 바람직한 예를 실시하기 위한 상세를 당업자에게 나타냄을 단순히 의도하고 있으며, 본 발명의 범위를 한정함을 의도한 것은 아니다. 또한, 이하에 개시되는 추가적인 특징 및 발명은, 더욱 개선된 반도체 장치를 제공하기 위하여, 다른 특징이나 발명과는 별도로, 또는 함께 사용할 수 있다.
또한, 이하의 상세한 설명에서 개시되는 특징이나 공정의 조합은, 가장 넓은 의미에서 본 발명을 실시할 때에 필수적인 것은 아니고, 특히 본 발명의 대표적인 구체예를 설명하기 위해서만 기재되는 것이다. 또한, 상기 및 하기의 대표적인 구체예의 다양한 특징, 그리고 독립 및 종속 클레임에 기재되는 것의 다양한 특징은, 본 발명의 추가적이면서 또한 유용한 실시 형태를 제공하는 데 있어서, 여기에 기재되는 구체예와 같이, 혹은 열거된 순서대로 조합해야 되는 것은 아니다.
본 명세서 및/또는 특허 청구 범위에 기재된 모든 특징은, 실시예 및/또는 클레임에 기재된 특징의 구성과는 별도로, 출원 당초의 개시 및 클레임된 특정 사항에 대한 한정으로서, 개별이면서, 또한 서로 독립적으로 개시됨을 의도하는 것이다. 또한, 모든 수치 범위 및 그룹 또는 집단에 관한 기재는, 출원 당초의 개시 그리고 클레임된 특정 사항에 대한 한정으로서, 이들 중간의 구성을 개시하는 의도를 갖고 이루어져 있다.
도면을 참조하여, 반도체 장치(10)의 제조 방법의 일 실시예에 대하여 설명한다. 본 실시예의 반도체 장치(10)는, 특별히 한정되지 않지만, 예를 들어 하이브리드 차, 연료 전지차 또는 전기 자동차와 같은 전동형의 자동차에 있어서, 컨버터나 인버터와 같은 전력 변환 회로에 사용할 수 있다. 이하에서는, 우선 반도체 장치(10)의 구성에 대하여 설명하고, 계속하여 반도체 장치(10)의 제조 방법에 대하여 설명한다. 단, 하기하는 반도체 장치(10) 및 그 제조 방법은 일례이며, 본 명세서에서 개시하는 복수의 기술 요소는, 단독 또는 몇 가지의 조합에 의해, 다양한 반도체 장치 및 그 제조 방법에 적용할 수 있다.
도 1, 도 2에 도시한 바와 같이, 본 실시예에 있어서의 반도체 장치(10)는, 반도체 소자(12)와, 반도체 소자(12)를 밀봉하는 밀봉체(20)를 구비한다. 반도체 소자(12)는 파워 반도체 소자이다. 반도체 소자(12)의 구체적인 구성은 한정되지 않지만, 예를 들어 스위칭 소자, 다이오드 또는 이들의 조합이어도 된다. 여기에서 말하는 스위칭 소자는, 예를 들어 IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)가 포함된다. 반도체 소자(12)에 사용되는 반도체 재료에 대해서도 특별히 한정되지 않고 예를 들어 실리콘(Si), 탄화 실리콘(SiC) 또는 Ⅲ-V족 반도체여도 된다. 밀봉체(20)는, 절연성을 갖는 재료로 구성되어 있다. 본 실시예의 밀봉체(20)는, 특별히 한정되지 않지만, 에폭시 수지와 같은 열 경화성의 수지 재료로 구성되어 있다. 도 1에서는, 하나의 반도체 소자(12)만이 도시되어 있지만, 반도체 장치(10)는 2 이상의 반도체 소자(12)를 구비해도 된다.
반도체 소자(12)의 하면(12b)에는, 제1 전극(14)이 설치되어 있고, 반도체 소자(12)의 상면(12a)에는, 제2 전극(16) 및 제3 전극(18)이 설치되어 있다(도 2 참조). 제1 전극(14)과 제2 전극(16)은 전력용의 전극이며, 제3 전극(18)은 신호용의 전극이다. 예를 들어 반도체 소자(12)가 IGBT인 경우, 제1 전극(14)은 이미터 전극이어도 되고, 제2 전극(16)은 콜렉터 전극이어도 된다. 반도체 소자(12)가 MOSFET인 경우, 제1 전극(14)은 소스 전극이어도 되고, 제2 전극(16)은 드레인 전극이이어도 된다. 제3 전극(18)은, 반도체 소자(12)에 대한 제어 신호(예를 들어, 게이트 구동 신호)가 입력되는 전극이어도 되고, 반도체 소자(12)의 온도나 전류에 따른 신호를 출력하는 전극이어도 된다.
반도체 장치(10)는 제1 도전성 부재(22)와 제2 도전성 부재(24)와 도전성 스페이서(26)를 더 구비한다. 제1 도전성 부재(22)는, 예를 들어 구리 또는 그 밖의 금속이라는, 도전성을 갖는 재료로 구성되어 있다. 제1 도전성 부재(22)는, 상면(22a)과 하면(22b)을 가진 판 형상을 갖는다. 제1 도전성 부재(22)의 상면(22a)은, 밀봉체(20)의 내부에 있어서, 반도체 소자(12)의 하면(12b)에 접합되어 있다. 보다 상세하게는, 반도체 소자(12)의 제1 전극(14)이, 제1 도전성 부재(22)에 납땜되어 있으며, 반도체 소자(12)와 제1 도전성 부재(22) 사이에, 제1 땜납 접합층(42)이 형성되어 있다(도 2 참조). 이에 의해, 제1 도전성 부재(22)는, 반도체 소자(12)와 전기적으로 접속되어 있다. 또한, 제1 도전성 부재(22)의 하면(22b)은, 밀봉체(20)의 외부에 노출되어 있다. 제1 도전성 부재(22)는, 반도체 소자(12)와 열적으로도 접속되어 있고, 반도체 소자(12)의 열을 외부로 방출하는 방열 부재로서도 기능한다.
제2 도전성 부재(24) 및 도전성 스페이서(26)에 대해서도, 예를 들어 구리 또는 그 밖의 금속이라는, 도전성을 갖는 재료로 구성되어 있다. 제2 도전성 부재(24)는, 상면(24a)과 하면(24b)을 갖는 판 형상을 갖는다. 도전성 스페이서(26)도 또한 상면(26a)과 하면(26b)을 갖는 판 형상을 갖는다. 제2 도전성 부재(24)의 하면(24b)은, 밀봉체(20)의 내부에 있어서, 도전성 스페이서(26)를 개재시켜 반도체 소자(12)의 상면(12a)에 접합되어 있다. 보다 상세하게는, 반도체 소자(12)의 제2 전극(16)이, 도전성 스페이서(26)의 하면(26b)에 납땜되어 있으며, 반도체 소자(12)와 도전성 스페이서(26) 사이에, 제2 땜납 접합층(44)이 형성되어 있다(도 2 참조). 그리고, 도전성 스페이서(26)의 상면(26a)이, 제2 도전성 부재(24)의 하면(24b)에 납땜되어 있으며, 도전성 스페이서(26)와 제2 도전성 부재(24) 사이에, 제3 땜납 접합층(46)이 형성되어 있다. 이에 의해, 제2 도전성 부재(24)는, 도전성 스페이서(26)를 개재시켜 반도체 소자(12)와 전기적으로 접속되어 있다. 또한, 제2 도전성 부재(24)의 상면(24a)은, 밀봉체(20)의 외부에 노출되어 있다. 제2 도전성 부재(24)는, 도전성 스페이서(26)를 개재시켜 반도체 소자(12)와 열적으로도 접속되어 있고, 반도체 소자(12)의 열을 외부로 방출하는 방열 부재로서도 기능한다.
반도체 장치(10)는 제3 도전성 부재(30)와 본딩 와이어(32)를 더 구비한다. 제3 도전성 부재(30)는, 예를 들어 구리 또는 그 밖의 금속이라는, 도전성을 갖는 재료로 구성되어 있다. 제3 도전성 부재(30)는, 밀봉체(20)의 내부로부터 외부로 연장되어 있다. 본딩 와이어(32)는, 밀봉체(20)의 내부에 있어서, 제3 도전성 부재(30)와 반도체 소자(12)를 전기적으로 접속한다. 상세하게는, 본딩 와이어(32)의 일단부는, 밀봉체(20)의 내부에서 제3 도전성 부재(30)에 접합되어 있으며, 본딩 와이어(32)의 타단부는, 반도체 소자(12)의 상면(12a)에 위치하는 제3 전극(18)에 접합되어 있다(도 2 참조). 이에 의해, 제3 도전성 부재(30)는, 본딩 와이어(32)를 개재시켜 반도체 소자(12)의 제3 전극(18)에 전기적으로 접속되어 있다.
본딩 와이어(32)는, 구리제의 본딩 와이어이다. 여기에서 말하는 구리제의 본딩 와이어란, 구리를 주성분으로 하는 본딩 와이어를 의미하고, 구리 이외의 원소가 함유되어 있어도 된다. 이 경우, 구리의 함유율은, 특별히 한정되지 않지만, 95질량 퍼센트 이상이어도 된다. 구리제의 본딩 와이어는, 예를 들어 알루미늄제의 것과 비교하여, 높은 강도나 우수한 도전성과 같은 이점을 갖는다. 그 때문에, 구리제의 본딩 와이어(32)를 채용함으로써, 본딩 와이어(32)를 가늘게 할 수 있다. 본딩 와이어(32)가 가늘어지면, 반도체 소자(12)의 제3 전극(18)의 사이즈를 작게 할 수 있고, 그것에 의하여 반도체 소자(12)의 소형화를 도모할 수 있다. 반도체 소자(12)를 소형화함으로써, 1매의 반도체 웨이퍼로부터 많은 반도체 소자(12)를 제조하는 것이 가능해져, 반도체 소자(12)의 제조 비용(즉, 반도체 장치(10)의 제조 비용)을 삭감할 수 있다.
도 2 내지 도 4에 도시한 바와 같이, 도전성 스페이서(26)에는, 하면(26b)의 주연을 따라 오목부(26c)가 형성되어 있다. 이와 같은 구성에 의하면, 도전성 스페이서(26)의 하면(26b)이 반도체 소자(12)의 상면(12a)에 납땜될 때에, 잉여의 땜납이 오목부(26c)에 수용됨으로써, 땜납의 비어져 나옴을 방지할 수 있다. 오목부(26c)의 구체적인 구조는 특별히 한정되지 않지만, 본 실시예의 오목부(26c)는, 오목 형상으로 만곡되는 곡면으로 획정되어 있다. 오목부(26c)는, 하면(26b)의 주연을 따라 일련으로 형성되어도 되고, 하면(26b)의 주연을 따라 단속적으로 형성되어도 된다. 또한, 다른 실시 형태로서, 도전성 스페이서(26)는, 오목부(26c)를 갖지 않아도 된다.
이어서, 반도체 장치(10)의 제조 방법에 대하여 설명한다. 도 5는 제조 방법의 흐름을 나타내는 흐름도이다. 이하, 도 5에 도시하는 제조 방법의 흐름을 따라, 각 공정을 상세하게 설명한다. 우선, 공정 S10, S12에 있어서, 도 6에 도시하는 제1 반제품(10a)이 준비된다. 제1 반제품(10a)에서는, 제2 도전성 부재(24)의 하면(24b)에 도전성 스페이서(26)의 상면(26a)이 납땜되어 있음과 함께, 도전성 스페이서(26)의 하면(26b)에 예비 땜납(44p)이 설치되어 있다. 또한, 도 1과 비교하여, 도 6에서는 제2 도전성 부재(24) 및 도전성 스페이서(26)가 상하 반전되어 있다. 따라서, 도 6에서는, 도전성 스페이서(26)의 상면(26a)이 하방을 향하고 있으며, 도전성 스페이서(26)의 하면(26b)이 상방을 향하고 있다. 제2 도전성 부재(24)에 대해서도 마찬가지이다.
제1 반제품(10a)을 준비하는 구체적인 방법은 특별히 한정되지 않는다. 일례이기는 하나, 본 실시예에서는, 공정 S10에 있어서, 제2 도전성 부재(24)의 하면(24b) 위에 도전성 스페이서(26)의 상면(26a)을 납땜한다. 이 납땜은, 도 6에 도시한 바와 같이, 제2 도전성 부재(24)의 연직 상방에 도전성 스페이서(26)가 위치하는 상태에서 행할 수 있다. 이러한 방법에 의하면, 제2 도전성 부재(24)와 도전성 스페이서(26) 사이의 용융된 땜납(즉, 제3 땜납 접합층(46)을 형성하는 땜납)이, 자중에 의해 제2 도전성 부재(24) 위에 퍼지기 쉬워진다. 그것에 의하여, 제2 도전성 부재(24)에는, 땜납의 습윤성을 개선하기 위한 표면 처리(예를 들어 금 도금)가 반드시 필요하지는 않다. 그러한 표면 처리가 생략됨으로써, 반도체 장치(10)의 제조 비용을 삭감할 수 있다.
공정 S12에서는, 도전성 스페이서(26)의 하면(26b)에, 예비 땜납(44p)이 설치된다. 즉, 도전성 스페이서(26)의 하면(26b) 위에서 땜납을 일시적으로 용융시켜, 당해 하면(26b)에 땜납을 부착시킨다. 예비 땜납(44p)은, 후속 공정에 있어서 제2 땜납 접합층(44)이 된다. 여기서, 공정 S10, S12의 순서와 상관없이, 어느 공정이 먼저 행하여져도 된다. 혹은, 양쪽의 공정 S10, S12의 일부 또는 전부가 동시에 행하여져도 된다.
이어서, 공정 S14, S16에 있어서, 도 8에 도시하는 제2 반제품(10b)이 준비된다. 제2 반제품(10b)에서는, 제1 도전성 부재(22)의 상면(22a)에 반도체 소자(12)의 하면(12b)이 납땜되어 있음과 함께, 반도체 소자(12)의 상면(12a)에 본딩 와이어(32)가 접합되어 있다. 또한, 제2 반제품(10b)을 준비하는 공정 S14, S16은, 제1 반제품(10a)을 준비하는 공정 S10, S12보다도 먼저 실시되어도 되고, 제1 반제품(10a)을 준비하는 공정 S10, S12와 병행하여 행하여져도 된다.
제2 반제품(10b)을 준비하는 구체적인 방법은 특별히 한정되지 않는다. 일례이기는 하나, 본 실시예에서는, 공정 S14에 있어서, 도 7에 도시한 바와 같이 반도체 소자(12)의 하면(12b)을 제1 도전성 부재(22)의 상면(22a)에 납땜한다. 계속하여, 공정 S16에 있어서, 도 8에 도시한 바와 같이 반도체 소자(12)의 상면(12a) 및 제3 도전성 부재(30)에, 본딩 와이어(32)를 접합한다. 공정 S14, S16의 순서는 상관없다. 단, 공정 S14 후에 공정 S16이 실시되면, 반도체 소자(12)로 본딩 와이어(32)를 접합할 때에, 반도체 소자(12)가 제1 도전성 부재(22)에 고정되어 있으므로, 제1 도전성 부재(22)와 함께 반도체 소자(12)의 위치 결정을 행하기 쉽다.
본딩 와이어(32)를 접합하는 공정 S16에서는, 제1 도전성 부재(22)에 납땜된 반도체 소자(12)를 가열하고, 가열된 반도체 소자(12)의 상면(12a)에 본딩 와이어(32)를 초음파 접합법에 의해 접합할 수 있다. 즉, 반도체 소자(12)의 상면(12a)에 맞닿게 한 본딩 와이어(32)에, 초음파 진동을 가할 수 있다. 이러한 방법에 의하면, 구리제의 본딩 와이어(32)를, 충분한 강도로 반도체 소자(12)에 접합할 수 있다. 반도체 소자(12)를 가열하는 방법은 특별히 한정되지 않는다. 예를 들어, 히터(도시 생략) 위에 제1 도전성 부재(22)를 배치하고, 제1 도전성 부재(22)를 개재시켜 반도체 소자(12)를 가열할 수 있다. 반도체 소자(12)를 가열하는 목표 온도는, 예를 들어 180℃ 이상으로 할 수 있다. 본 실시예에서는, 특별히 한정되지 않지만, 반도체 소자(12)의 상면(12a)이 200℃가 되도록, 히터에 의한 가열량을 조절하고 있다.
이상의 공정 S10 내지 S16에 의해, 제1 반제품(10a)과 제2 반제품(10b)이 각각 준비된다. 이어서, 도 5의 공정 S18에서는, 제1 반제품(10a)의 예비 땜납(44p)을 용융하여, 제1 반제품(10a)과 제2 반제품(10b) 사이가 납땜된다. 상세하게는, 제2 반제품(10b)의 반도체 소자(12)의 상면(12a)이, 제1 반제품(10a)의 도전성 스페이서(26)의 하면(26b)에 납땜된다. 이에 의해, 도 9에 도시하는 제3 반제품(10c)이 준비된다. 도 9에 도시한 바와 같이, 예비 땜납(44p)을 사용한 납땜의 공정 S18에서는, 예비 땜납(44p)이 설치된 제1 반제품(10a)을, 제2 반제품(10b)의 연직 하방에 배치할 수 있다. 또한, 도 1과 비교하여, 도 9에서는 모든 부재가 상하 반전되어 도시되어 있다.
예비 땜납(44p)을 사용한 납땜의 공정 S18에서는, 제1 도전성 부재(22)의 하면(22b)부터, 제2 도전성 부재(24)의 상면(24a)까지의 거리가 설계값에 동등해지도록, 제1 반제품(10a)과 제2 반제품(10b) 사이의 상대 위치가 조정된다. 그 때문에, 제1 반제품(10a) 및 제2 반제품(10b)의 실치수에 따라, 반도체 소자(12)의 상면(12a)과 도전성 스페이서(26)의 하면(26b) 사이의 거리가, 설계값보다도 좁아지는 경우가 있다. 이 경우, 용융된 예비 땜납(44p)의 일부가 잉여가 되는데, 잉여의 땜납이 도전성 스페이서(26)의 오목부(26c)에 수용됨으로써, 용융된 예비 땜납(44p)의 비어져 나옴을 방지할 수 있다.
이어서, 도 5의 공정 S20에서는, 밀봉 재료(20m)에 의한 패키징이 행하여진다. 도 10에 도시한 바와 같이, 밀봉 재료(20m)에 의한 패키징은, 인서트 성형에 의해 행할 수 있다. 즉, 제3 반제품(10c)을 배치한 금형(100) 내에, 제3 반제품(10c)을 배치하고, 금형(100) 내로 밀봉 재료(20m)를 주입한다. 금형(100) 내에 충전된 밀봉 재료(20m)는, 온도 저하에 수반하여 경화되어, 반도체 장치(10)의 밀봉체(20)(도 1 참조)가 된다. 그 후, 패키징 후의 제3 반제품(10c)을 금형(100)으로부터 취출하고, 필요한 마무리 처리를 행함으로써, 반도체 장치(10)가 완성된다.
이상과 같이, 본 실시예의 제조 방법에서는, 우선, 제1 반제품(10a)과 제2 반제품(10b)이 각각 준비된다. 제1 반제품(10a)에서는, 제2 도전성 부재(24)에 도전성 스페이서(26)의 상면(26a)이 납땜되어 있음과 함께, 도전성 스페이서(26)의 하면(26b)에 예비 땜납(44p)이 설치되어 있다. 한편, 제2 반제품(10b)에서는, 제1 도전성 부재(22)에 반도체 소자(12)의 하면(12b)이 납땜되어 있음과 함께, 반도체 소자(12)의 상면(12a)에 본딩 와이어(32)가 접합되어 있다. 즉, 본딩 와이어(32)의 접합은, 제2 반제품(10b)을 준비하는 과정에서 실시되어, 제1 반제품(10a)의 예비 땜납(44p)에 영향을 주지 않는다. 이와 같이, 예비 땜납(44p)을 제1 반제품(10a)에 설치해 둠과 함께, 제2 반제품(10b)에 있어서 본딩 와이어(32)의 접합을 완료해 둠으로써, 본딩 와이어(32)의 접합 시에 반도체 소자(12)를 가열해도, 예비 땜납(44p)을 산화시키는 일이 없다. 따라서, 본딩 와이어(32)에 구리제의 것을 채용할 수 있다. 전술한 바와 같이, 구리제의 본딩 와이어(32)를 채용함으로써, 반도체 소자(12)를 소형화하는 것이 가능해져, 반도체 소자(12)의 제조 비용(즉, 반도체 장치(10)의 제조 비용)을 삭감할 수 있다.
Claims (5)
- 반도체 장치의 제조 방법이며,
상기 반도체 장치는,
반도체 소자와,
상기 반도체 소자의 하면에 접합된 제1 도전성 부재와,
상기 반도체 소자의 상면에 도전성 스페이서를 개재시켜 접합된 제2 도전성 부재와,
상기 반도체 소자의 상기 상면에 접합된 구리제의 본딩 와이어를 구비하고,
상기 제조 방법은,
상기 제2 도전성 부재에 상기 도전성 스페이서의 상면이 납땜되어 있음과 함께, 상기 도전성 스페이서의 하면에 예비 땜납이 설치된 제1 반제품을 준비하는 공정과,
상기 제1 도전성 부재에 상기 반도체 소자의 상기 하면이 납땜되어 있음과 함께, 상기 반도체 소자의 상기 상면에 상기 본딩 와이어가 접합된 제2 반제품을 준비하는 공정과,
상기 제1 반제품의 예비 땜납을 용융하여, 상기 제2 반제품의 상기 반도체 소자의 상기 상면을, 상기 제1 반제품의 상기 도전성 스페이서의 상기 하면에 납땜하는 공정
을 구비하는, 제조 방법. - 제1항에 있어서, 상기 도전성 스페이서에는, 상기 하면의 주연을 따라 오목부가 형성되어 있는, 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 제1 반제품을 준비하는 공정은, 상기 제2 도전성 부재의 연직 상방에 상기 도전성 스페이서가 위치하는 상태에서, 상기 제2 도전성 부재에 상기 도전성 스페이서를 납땜하는 공정을 포함하는, 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 반제품을 준비하는 공정은, 상기 반도체 소자의 상기 하면을 상기 제1 도전성 부재에 납땜하는 공정과, 상기 제1 도전성 부재에 납땜된 상기 반도체 소자의 상기 상면에 상기 본딩 와이어를 접합하는 공정을 포함하는, 제조 방법.
- 제4항에 있어서, 상기 본딩 와이어를 접합하는 공정은, 상기 제1 도전성 부재에 납땜된 상기 반도체 소자를 가열하는 공정과, 가열된 상기 반도체 소자의 상기 상면에 상기 본딩 와이어를 초음파 접합법에 의해 접합하는 공정을 포함하는, 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2016-245623 | 2016-12-19 | ||
JP2016245623A JP2018101664A (ja) | 2016-12-19 | 2016-12-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180071169A true KR20180071169A (ko) | 2018-06-27 |
KR102033521B1 KR102033521B1 (ko) | 2019-10-17 |
Family
ID=62561992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170170156A KR102033521B1 (ko) | 2016-12-19 | 2017-12-12 | 반도체 장치의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20180174998A1 (ko) |
JP (1) | JP2018101664A (ko) |
KR (1) | KR102033521B1 (ko) |
CN (1) | CN108206141A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020017582A (ja) * | 2018-07-24 | 2020-01-30 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7141316B2 (ja) * | 2018-11-21 | 2022-09-22 | 日立Astemo株式会社 | パワー半導体装置 |
JP2021141235A (ja) * | 2020-03-06 | 2021-09-16 | 株式会社東芝 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120002440A (ko) * | 2010-06-30 | 2012-01-05 | 가부시키가이샤 도요다 지도숏키 | 소자의 접합 구조 및 접합 방법 |
JP2013084706A (ja) * | 2011-10-07 | 2013-05-09 | Toyota Motor Corp | 半導体装置 |
KR20130133052A (ko) * | 2011-04-19 | 2013-12-05 | 도요타지도샤가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2015146393A (ja) * | 2014-02-03 | 2015-08-13 | カルソニックカンセイ株式会社 | 超音波ウェッジボンディング構造 |
KR20160052387A (ko) * | 2014-10-30 | 2016-05-12 | 도요타 지도샤(주) | 반도체 장치와 반도체 장치의 제조 방법 |
JP2016139658A (ja) * | 2015-01-26 | 2016-08-04 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693350B2 (en) * | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
JP4281050B2 (ja) * | 2003-03-31 | 2009-06-17 | 株式会社デンソー | 半導体装置 |
JP4858290B2 (ja) * | 2006-06-05 | 2012-01-18 | 株式会社デンソー | 負荷駆動装置 |
JP5174092B2 (ja) * | 2009-08-31 | 2013-04-03 | 日東電工株式会社 | ダイシングシート付き接着フィルム及びその製造方法 |
JP5565147B2 (ja) * | 2010-06-30 | 2014-08-06 | 株式会社デンソー | 半導体モジュールの製造方法 |
WO2012157069A1 (ja) * | 2011-05-16 | 2012-11-22 | トヨタ自動車株式会社 | パワーモジュール |
JP2013021254A (ja) * | 2011-07-14 | 2013-01-31 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
CN104160493B (zh) * | 2012-03-07 | 2017-03-22 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
KR20140009732A (ko) * | 2012-07-12 | 2014-01-23 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
US9589922B2 (en) * | 2014-03-16 | 2017-03-07 | Infineon Technologies Ag | Electronic module and method of manufacturing the same |
DE102016117841A1 (de) * | 2016-09-21 | 2018-03-22 | HYUNDAI Motor Company 231 | Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung |
DE102016120778B4 (de) * | 2016-10-31 | 2024-01-25 | Infineon Technologies Ag | Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen |
-
2016
- 2016-12-19 JP JP2016245623A patent/JP2018101664A/ja active Pending
-
2017
- 2017-11-03 US US15/802,941 patent/US20180174998A1/en not_active Abandoned
- 2017-12-12 KR KR1020170170156A patent/KR102033521B1/ko active IP Right Grant
- 2017-12-14 CN CN201711338622.5A patent/CN108206141A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120002440A (ko) * | 2010-06-30 | 2012-01-05 | 가부시키가이샤 도요다 지도숏키 | 소자의 접합 구조 및 접합 방법 |
KR20130133052A (ko) * | 2011-04-19 | 2013-12-05 | 도요타지도샤가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2013084706A (ja) * | 2011-10-07 | 2013-05-09 | Toyota Motor Corp | 半導体装置 |
JP2015146393A (ja) * | 2014-02-03 | 2015-08-13 | カルソニックカンセイ株式会社 | 超音波ウェッジボンディング構造 |
KR20160052387A (ko) * | 2014-10-30 | 2016-05-12 | 도요타 지도샤(주) | 반도체 장치와 반도체 장치의 제조 방법 |
JP2016139658A (ja) * | 2015-01-26 | 2016-08-04 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108206141A (zh) | 2018-06-26 |
KR102033521B1 (ko) | 2019-10-17 |
US20180174998A1 (en) | 2018-06-21 |
JP2018101664A (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP6115738B2 (ja) | 半導体装置およびその製造方法 | |
US9502327B2 (en) | Semiconductor device and method for manufacturing the same | |
KR20180071169A (ko) | 반도체 장치의 제조 방법 | |
CN104795337A (zh) | 电力用半导体装置及其制造方法 | |
US20220102249A1 (en) | Dual side cooling power module and manufacturing method of the same | |
US20140347838A1 (en) | Electronic device and manufacturing method of electronic device | |
US9859195B1 (en) | Semiconductor device | |
US10950526B2 (en) | Semiconductor device | |
JP2015220295A (ja) | パワーモジュール及びその製造方法 | |
JP7190985B2 (ja) | 半導体装置 | |
JP7074046B2 (ja) | 半導体装置とその製造方法 | |
JP2015076441A5 (ko) | ||
JP2009224529A (ja) | 半導体装置およびその製造方法 | |
JP2019067950A (ja) | 半導体装置の製造方法 | |
JP2005150419A (ja) | 半導体装置 | |
JP7183722B2 (ja) | 板はんだおよび半導体装置の製造方法 | |
JP7006015B2 (ja) | 半導体モジュールの製造方法 | |
US20230326876A1 (en) | Thermal performance improvement and stress reduction in semiconductor device modules | |
JP7017098B2 (ja) | 半導体装置 | |
US20230317672A1 (en) | Semiconductor device | |
JP7095641B2 (ja) | 半導体装置 | |
WO2022201426A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2023173556A (ja) | 半導体モジュールの製造方法、電力変換装置の製造方法、半導体モジュール、電力変換装置 | |
JP5817370B2 (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |