JP7141316B2 - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP7141316B2
JP7141316B2 JP2018217859A JP2018217859A JP7141316B2 JP 7141316 B2 JP7141316 B2 JP 7141316B2 JP 2018217859 A JP2018217859 A JP 2018217859A JP 2018217859 A JP2018217859 A JP 2018217859A JP 7141316 B2 JP7141316 B2 JP 7141316B2
Authority
JP
Japan
Prior art keywords
power semiconductor
conductor
semiconductor device
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018217859A
Other languages
English (en)
Other versions
JP2020088074A (ja
Inventor
ひろみ 島津
裕二朗 金子
徹 加藤
晃 松下
英一 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2018217859A priority Critical patent/JP7141316B2/ja
Priority to DE112019005234.9T priority patent/DE112019005234B4/de
Priority to CN201980074479.4A priority patent/CN113039636A/zh
Priority to PCT/JP2019/043182 priority patent/WO2020105407A1/ja
Priority to US17/293,168 priority patent/US11967584B2/en
Publication of JP2020088074A publication Critical patent/JP2020088074A/ja
Application granted granted Critical
Publication of JP7141316B2 publication Critical patent/JP7141316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、パワー半導体装置に関し、特に車両駆動用のモータを制御する電力変換装置に適用されるパワー半導体装置に関するが、鉄道、エレベータ、産業機器、航空機等の電力変換装置にも適用できる。
ハイブリッド自動車や電気自動車向けの電力変換装置では、充電時間短縮を目的に動作電圧の高いパワー半導体装置が望まれている。動作電圧の高いパワー半導体装置では絶縁部材として絶縁耐圧の高いセラミック基板などの絶縁部材を使用する必要がある。絶縁材料としてセラミック基板を適用したパワー半導体装置として、例えば特許文献１が開示されている。
また一方で、電力変換装置の小型化や、冷却性能も求められている。例えば特許文献２に示すように、両面直接冷却方式のパワー半導体装置が開示されている。
特開平１０－１８９８４５号公報 特開２０１２－２５７３６９号公報
導体板をセラミックなどの絶縁基板にはんだなどの接続材で接続されたパワー半導体装置では、パワー半導体素子の繰り返し発熱時（パワー半導体装置の動作、停止をくりかえした場合）、接続材に繰り返し大きなひずみが印加されるため疲労破壊が懸念される。
特に、導体板と絶縁基板を接続する接続材は、温度上昇量も大きく、接続材の面積も大きいため、接続材のひずみは大きくなり、疲労破壊してしまう虞がある。
本発明の目的は、信頼性の高いパワー半導体装置を提供することにある。
上記課題を解決するために、本発明に係るパワー半導体装置は、一面に第１導体層が配置される絶縁基板と、第１導体層に第１接続材を介して接続される第１導体と、第１導体と第２接続材を介して接続される半導体素子と、を備える。そして、半導体素子の電極面の直角方向から見た場合、第１導体は、半導体素子よりも大きく形成される周辺部を有し、当該周辺部には、第１接続材の厚みが他の部分よりも厚くなるための第１凹部が形成される。
本発明によれば、信頼性の高いパワー半導体装置が実現できる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施形態１に係るパワー半導体装置の断面図。 はんだひずみの比較結果を示す図。 本発明の実施形態１に係るパワー半導体装置の断面図。 本発明の実施形態２に係るパワー半導体装置の断面図。 本発明の実施形態３に係るパワー半導体装置の断面図。 本発明の実施形態４に係るパワー半導体装置の断面図。 本発明の実施形態５に係るパワー半導体装置の断面図。 本発明の実施形態６に係るパワー半導体装置の断面図。 本発明の実施形態７に係るパワー半導体装置の断面図。 本発明の別の形態に係るパワー半導体装置の断面図。 本発明の実施形態１に係るパワー半導体装置の外観図。 本発明の実施形態１に係るパワー半導体装置の展開斜視図。 本発明の実施形態１に係るパワー半導体装置の正面図。 本発明の実施形態７に係るパワー半導体装置の正面図。 本発明の実施形態に係るパワー半導体装置の製造工程を示す図。 本発明の実施形態に係るパワー半導体装置の製造工程を示す図。 本発明の実施形態に係るパワー半導体装置の製造工程を示す図。 本発明の実施形態に係るパワー半導体装置の製造工程を示す図。 凹部幅/凹部深さの比とを示した図。 凹部幅/凹部深さの比と、はんだひずみとの関係を示したグラフ。 本発明の実施形態５に係るパワー半導体装置の断面図。 本発明の実施形態８に係るパワー半導体装置の断面図。
［実施形態１］
図１３は、本実施形態に係るパワー半導体装置の正面図である。図１２は、本発明の実施形態１に係るパワー半導体装置の展開斜視図である。図１は、本発明の実施形態１に係るパワー半導体装置の断面図である。図１は、図１２中のＡ－Ａ’における断面の一部を示している。
以下、図１を参照して、本発明に係るパワー半導体装置の一実施形態を説明する。図１に示されるように、本実施形態のパワー半導体装置は、パワー半導体素子１が各電極それぞれの電極面に対向して配置される第１導体３と第２導体４とによって挟まれる。パワー半導体素子１は、第１導体３及び第２導体４とそれぞれ接続材２によって接合されている。第１導体３、第２導体４は、例えば、銅、銅合金、あるいはアルミニウム、アルミニウム合金などにより形成されており、接続材２ははんだ材、焼結材などにより形成されている。なお、図１では第１導体３が単一の部材で形成されている場合を示したが、複数の部材を接合して形成しても構わない。絶縁基板５は、絶縁部材５ａ、第１導体層５ｂ及び第２導体層５ｃから構成されている。絶縁部材５ａの一面に第１導体層５ｂが配置され、他面に第２導体層５ｃが配置される。第１導体３のパワー半導体素子１と接続する面と反対の面は、接続材６を介して第１導体層５ｂと接続されている。第２導体層５ｃは、接続材７を介して放熱部材８と接続されている。放熱部材８の表面には放熱フィン９が形成される。
同様に、第２導体４のパワー半導体素子１と接続する面と反対の面は、接続材６を介して第１導体層５ｂと接続されている。絶縁基板５は、絶縁部材５ａの一面に第１導体層５ｂが配置され、他面に第２導体層５ｃが配置されている。第２導体層５ｃは、接続材７を介して放熱部材８と接続されている。放熱部材８の表面には放熱フィン９が形成されている。絶縁部材５ａは、パワー半導体素子１から発生する熱を放熱部材８に熱伝導するものであり、熱伝導率が高く、かつ、絶縁耐圧が大きい材料を用いるのが好ましい。例えば、酸化アルミニウム（アルミナ）、窒化アルミニウム、窒化ケイ素等のセラミックスなどを用いることができる。接続材６および接続材７は、はんだ材や焼結材などから形成されている。放熱部材８および放熱フィン９は、電気伝導性を有する部材、例えばＣｕ、Ｃｕ合金、Ｃｕ－Ｃ、Ｃｕ－ＣｕＯなどの複合材、あるいはＡｌ、Ａｌ合金、ＡｌＳｉＣ、Ａｌ－Ｃなどの複合材などから形成されている。図１２に示されるように、端子１４は、第１導体層５ｂに接続されている。図１１は、本発明の実施形態１に係るパワー半導体装置の外観図である。図１１に示されるように、放熱部材８の放熱フィンが形成されている放熱面８ａ及び端子１４の一部以外は、封止樹脂１０で封止されている。
以上の構成により、パワー半導体素子１の発熱を、第１導体３及び第２導体４介して、絶縁基板５に熱伝導し、放熱部材８を介して外部に効率よく放熱することができる。また、絶縁基板５として絶縁耐圧が高いセラミックを用いるので、動作電圧の高いパワー半導体装置が実現できる。しかし、セラミックなどの絶縁基板５と第１導体板３及び第２導体４が、はんだなどの接続材６で接続されたパワー半導体装置では、パワー半導体素子１の繰り返し発熱時に（パワー半導体装置の動作、停止をくりかえした場合）、接続材６に繰り返し大きなひずみが印加されるため、疲労破壊が懸念される。
図１に示されるパワー半導体装置では、はんだなどの接合界面は、３種類存在している。チップ上下面の接続材２、第１導体及び第２導体と絶縁基板５を接続する接続材６、さらに絶縁基板５と放熱部材８を接続する接続材７である。パワー半導体装置の動作、停止の繰り返しにおいて、接続材のひずみが最も大きく、疲労寿命の主要因となるのは、接続材６である。なぜならば、接続材２は、パワー半導体装置の動作時、温度の上昇は大きいが、接触面積が小さいため、ひずみは小さい。また、接続材７は接触面積は大きいが、放熱部材８の近くに配置されているため、温度上昇量が小さく、ひずみは小さい。一方、接続材６は、温度上昇量も大きく、接続面積も大きいため、ひずみが大きくなり、疲労破壊の可能性が高くなるからである。そこで、本実施形態では、第１導体３及び第２導体４の絶縁基板５とはんだ接続されている面の周辺部に、凹部３ａ及び凹部４ａを設ける。
図２は、接続材６をはんだ材とした場合のパワー半導体素子１が発熱する際の接続材６のひずみを、凹部３ａ及び凹部４ａがある場合とない場合で比較した結果を示す図である。パワー半導体装置のアクティブ領域が発熱した場合の温度分布において、その温度分布が発生した場合の応力を、はんだの疲労破壊を支配する相当塑性ひずみで評価を行った。接続材６の第２導体４の端部付近でのひずみの最大値で比較を行った。その結果、図２に示されるように、凹部を設けない構造のはんだのひずみを１とした場合、凹部を設けた場合には０．６１に低減できることが確認された。これは、凹部を設けることにより、接続材６の端部の接続材厚（はんだ厚）が増加するため、はんだひずみが低減されたものであると考えられる。よって、第１導体３の周辺部において、接続材６が他の部分よりも厚く形成されることにより、はんだのひずみを低減することができる。したがって、本実施形態においては、パワー半導体素子１の繰り返し時発熱（パワーサイクル時）のはんだ接続材６のひずみを低減することができるため、疲労破壊を防止し、信頼性の高いパワー半導体装置を提供される。
ここで、はんだ材の熱伝導率は、第１導体３や第２導体４よりも大きい。したがって、はんだ材からなる接続材６の厚さが厚くなると熱抵抗が大きくなり、放熱性が低下する。そこで、第１導体３、第２導体４のパワー半導体素子１から離れた位置に凹部を設けることにより、チップ発熱時の熱伝導を悪化することなく、ひずみが高くなる第１導体３及び第２導体４の端部のみの接続材６のはんだ厚を増加させることができ、ひずみが低減される。凹部以外のはんだの厚は、周辺に比べて相対的に薄いので、熱抵抗の増加を抑制し、はんだの疲労破壊を防止でき、信頼性の高いパワー半導体装置が実現できる。
なお、前記凹部４ａを設ける位置は、パワー半導体素子１端部からチップの熱の広がりを考慮することが望ましい。図３は、本発明の実施形態１に係るパワー半導体装置の断面図である。図３に示されるように、第２導体４と接続材２の端部との交点４ｅから第２導体４面上外側に向かう線４ｄと、交点４ｅから第２導体４の絶縁基板５との接合面４ｃとの交点４ｄを結んだ線４ｂとの間の角度を４５度とする。このとき、凹部４ａの位置は、交点４ｄよりも外側に設けることがより望ましい。つまり、半導体素子１の電極面の直角方向から見た場合、凹部４ａは、半導体素子１の端部から第１導体３の厚み分だけ離れた点の集合からなる仮想線と第１導体３の外周との間に形成される。これにより、熱抵抗の悪化を抑制することができるため、より信頼性の高いパワー半導体装置を提供できる。
上述したように、凹部の深さを深くすることにより、はんだ厚を増加することができ、はんだのひずみを低減することができる。この時、凹部の幅を凹部の深さの２倍以上とすることが望ましい。図１６（ｂ）は、凹部幅/凹部深さの比と、はんだひずみとの関係を示した図である。凹部幅と凹部深さの比を変化させた構造の、パワーサイクル時におけるはんだひずみを評価した。それぞれの値は、凹部幅/凹部深さ＝1の場合のはんだひずみを１として規格化したはんだひずみ値を示している。図１６（ｂ）に示されるように、はんだのひずみは、凹部幅/凹部深さの値が２以下の領域では、凹部幅/凹部深さの値の減少に伴い増加する。一般的にはんだの厚みを増加することにより、はんだのひずみは減少するが、凹部の深さをただ深くしただけでは、その効果を十分に得ることができない。凹部形成により、はんだひずみの低減効果を十分に得るためには、凹部幅/凹部深さの値は２より大きくなるように形成することが望ましい。したがって、凹部３ａ及び凹部４ｂの形状を、半導体素子１の電極面の直角方向から見た場合、凹部４ａ及び凹部４ｂにおいて、半導体素子１の電極面と平行である幅方向の長さをＷと定義し、深さ方向の長さをＤと定義した場合、Ｗ／Ｄは２より大きく形成する。
ここで、図６に示すような片面冷却のパワー半導体装置構造の場合、チップ発熱時には、接続材６のはんだのひずみを減少する方向に反り変形が生じるのに対し、本実施形態に示される両面冷却構造のパワー半導体装置では、接続材６のはんだのひずみを増加させるような変形となる。このため、チップ発熱時のはんだひずみは、本実施形態に示される両面冷却構造の方が大きくなる。したがって、第２導体３に設ける凹部３ａはんだひずみ低減効果が大きくなる。
なお、本実施形態では、接続材がはんだの場合について示したが、焼結材などその他の接続材であってもよい。
［実施形態２］
図４は、本発明の実施形態２を示すパワー半導体装置の断面図である。パワー半導体装置製造時の製造時に、絶縁基板５と放熱材８との熱伝導率の差から反りが生じてしまう。この反りにより、接続材７にひずみが生じてしまい、接続材７が破壊されてしまう虞がある。本実施形態では、図４に示されるように、放熱部材８の絶縁基板５を実装する面８ｂに凹部８ｄを設ける。これにより、接続材７の端部の接続材厚（はんだ厚）を増加することで、ひずみを低減させ、接続材７の破壊を防止する。凹部８ｄを設ける位置は、第２導体４の端部から放熱材８への垂線の放熱部材の絶縁基板実装面８ｂとの交点８ｅよりも外側に設けてもよい。また、凹部８ｄを設ける位置は、パワー半導体素子１端部から４５度の線４ｂと放熱部材の絶縁基板実装面８ｂとの交点８ｃよりも外側に設けてもよい。このような構成により、熱抵抗の悪化を抑制し、信頼性の高いパワー半導体装置が提供できる。
［実施形態３］
実施形態１では、第１導体３上に半導体素子１を１個備える構成としていたが、第１導体３上に半導体素子１を複数備える構成としてもよい。これにより、半導体素子が１個の半導体装置を並べるよりも、幅方向の長さを小さくすることができ、より小型化したパワー半導体装置を提供することができる。
図５は、本実施形態を示すパワー半導体装置の断面図である。図５に示されるように、本実施形態では、第１導体３と第３導体１１が、絶縁基板５の同一面に隣り合うようにそれぞれはんだ接続される。同様に、第２導体４と第４導体１２が第１導体４にはんだ接続される。このようなパワー半導体装置においては、隣り合う導体の接続材６と接続材１３がはみ出して、ブリッジしてしまう虞がある。特に、両面冷却モジュールの場合、封止樹脂１０を形成する際、高温で両面から加圧するため、接続材６と接続材１３がはみ出して、ブリッジするという問題が生じやすい。
そこで、本実施形態では、１導体３、第２導体４、第３導体１１、第４導体１２の絶縁基板５との接続面の外周部に凹部３ａ、凹部４ａ，凹部１１ａ及び凹部１２ａを設ける。これにより、中央から外側に押し出されるはんだが、各凹部に流れ込むので、はんだのはみ出しを防止することができる。したがって、隣り合う導体の接続材６と接続材１３がはみ出してブリッジすることを防止することができ、信頼性や組立性を向上することができる。
［実施形態４］
図１で示される第１の実施形態では、パワー半導体素子１の表裏面にそれぞれ第１導体３、第２導体４が接続材２により接続され、さらにその外側に絶縁基板５、放熱部材８がそれぞれ接続材６、接続材７で接続された両面冷却構造のパワー半導体装置の例を示した。しかし、図６に示すように、片面冷却構造のパワー半導体装置であってもよい。パワー半導体素子１は、接続材２を介して第２導体４に接される。さらに、パワー半導体素子１は、接続材６を介して絶縁基板５の第１導体層５ｂに接続され、絶縁基板５の第２導体層５ｃが放熱部材８に接続されている。ここで、このような構造の場合、第１導体１と絶縁基板５との熱膨張係数の差が大きくなるため、片面冷却構造のパワー半導体装置であったとしても、接続材６のひずみが大きくなってしまうという問題がある。
そこで、第２導体４の絶縁基板５とはんだ接続されている面の周辺部には、凹部４ａを設ける。これにより、接続材６の厚みが、第２導体４の周辺部において他の部分よりも厚くなるので、はんだのひずみを低減できる。また、凹部４ａ以外のはんだの厚さは、周辺に比べて相対的に薄いので、熱抵抗を増加させることなく、はんだの疲労破壊を防止でき、信頼性の高いパワー半導体装置が実現できる。
［実施形態５］
図７は、本発明の実施形態５を示すパワー半導体装置の断面図である。図１で示される第１の実施形態では、第１導体３および第２導体４の絶縁基板５とはんだ接続されている面の周辺部に設ける凹部３ａ及び凹部４ａの形状が段差形状である例を示した。しかし、凹部３ａ及び凹部４ａの形状が段差形状である場合、段差の角部まで接続材６が埋まらず、空隙が生じてしまう虞がある。そこで、本実施形態では、図７に示されるように、凹部の形状は、凹部３ｅ及び凹部４ｅのようなテーパ形状に形成する。つまり、前記半導体素子１の電極面の直角方向から見た場合、凹部３ｅ及び凹部４ｅの深さは、半導体素子１に近い側より遠い側の方が大きくなるように形成される。
凹部３ｅ及び凹部４ｅをテーパ―状にすることで、はんだの厚さは熱伝導に影響のある内側の方が薄くなるため、凹部を段差形状にした場合と比べて熱抵抗に対する影響が小さい。また、テーパ―状は段差形状に比べて容易に加工ができる。さらに、第１導体３と接続材６との間に空隙が生じてしま、半田の密着性が低下するのを防ぐことができる。
さらに、図１７に示されるように、凹部３ｅ及び凹部４ｅの形状を、半導体素子１の電極面の直角方向から見た場合、凹部３ｅ及び凹部４ｅにおいて、半導体素子１の電極面と平行である幅方向の長さをＷと定義し、深さ方向の長さをＤと定義した場合、Ｗ/Ｄは２よりも大きく形成してもよい。これにより、第１導体３、第２導体４の周辺部において、接続材３と接続材６のはんだ材の厚みが他の部分よりも厚くなるため、はんだのひずみを低減できるという効果が期待できる。また、凹部以外のはんだの厚は、周辺に比べて相対的に薄いので、熱抵抗を増加させることなく、はんだの疲労破壊を防止できる。加えて、第１導体３と接続材６との間に空隙が生じてしまうのを防ぐことができ、信頼性の高いパワー半導体装置が実現できる。
［実施形態６］
図８は、本発明の実施形態５を示すパワー半導体装置の断面図である。図１に示した第１の実施形態では、第１導体３及び第２導体４の絶縁基板５とはんだ接続されている面の周辺部に設ける凹部３ａ及び凹部４ａの形状が段差形状であり、第１導体３、第２導体４の最外周に設けられる場合を示した。本実施形態では、図８に示されるように、第１導体３、第２導体４の最外周に、壁３ｆ及び壁４ｆが設けられている。この場合も、第１導体、第２導体の周辺部において、接続材６のはんだ材の厚みが他の部分よりも厚くなることにより、はんだのひずみを低減できる。また、凹部３ａ及び凹部４ａ以外のはんだの厚は、周辺に比べて相対的に薄いので、熱抵抗を増加させることなく、はんだの疲労破壊を防止でき、信頼性の高いパワー半導体装置が実現できる。また、壁３ｆ及び壁４ｆは、一部が第１導体層５ｂと少なくとも一部が接触する構成としてもよい。こうすることで、壁３ｆ及び壁４ｆ付近でのはんだの広がりを防ぎ、よりはんだのはみ出しを防止することができる。
［実施形態７］
図９は、本発明の実施形態６を示すパワー半導体装置の断面図である。図１に示される実施形態では、第１導体３及び第２導体４にパワー半導体素子１が１つの接続材２により接続されている構造を示したが、本実施形態は、図９に示されるように、多チップ並列駆動のパワー半導体装置にも適用可能である。具体的には、第１導体３及び第２導体４に２つ以上のパワー半導体素子１が接続材２を介して接続される構成する。これにより、横方向の幅を狭くすることができるので、パワー半導体装置の小型化を実現できる。本実施例においても、第２導体４の絶縁基板５とはんだ接続されている面の周辺部には、凹部４ａが設けられている。これにより、第２導体４の周辺部において、接続材６の厚みが他の部分よりも厚くなることにより、はんだのひずみを低減できる。また、凹部以外のはんだの厚は、周辺に比べて相対的に薄いので、熱抵抗を増加させることなく、はんだの疲労破壊を防止でき、信頼性の高いパワー半導体装置が実現できる。
本実施形態のように、複数のパワー半導体素子１が第１導体３及び第２導体４に接続されている場合、パワー半導体素子１が単数の場合に比べて、接続材６の表面積が大きくなる。したがって、第１導体３および第２導体４の周辺部の接続材６のひずみが大きくなるため、凹部３ａ、４ａを設けることによるはんだひずみ低減効果がより期待できる。また、パワー半導体素子１を複数設けることにより、熱源が分散され、熱抵抗を低減することができる。第１導体３および第２導体４の周辺部に設ける凹部３ａ及び凹部４ａをチップ端部から近い位置に形成した場合でも、熱抵抗の影響を受けるのは、一番外側のチップのみとなる。そのため、パワー半導体素子１が１つのみの場合と比べて、凹部を設けることによる熱抵抗の増加を抑制できる。
［実施形態８］
本発明に係る実施形態８を図１８を用いて説明する。図１８は、本発明の実施形態８に係るパワー半導体装置の断面図である。図１８に示されるように、本実施例では、第２導体層５ｃに直接放熱フィン９を設けた構造であってもよい。この場合、放熱フィン９は、アーク溶接等により第２導体層５ｃに接合される。これにより、小型化や部品点数を低減することができる。
［実施形態９］
本発明の一実施形態に係るパワー半導体装置の製造方法を図１及び図１５を用いて説明する。図１５(a)から(d)は、本発明の一実施形態に係るパワー半導体装置の製造工程を示した図である。
まず、図１５（a）に示されるように、第１導体３および第２導体４に凹部３ａ、４ａを設ける。凹部３ａ及び凹部４ａは、たとえば引抜などにより形成される。図１４は、本発明の実施形態に係るパワー半導体装置の正面図である。図１４に示されるように、凹部３ａ及び凹部４ａを引き抜き方向に沿って設けることにより、引き抜きによる凹部の成形が可能となり、製造性が向上する。
次に、図１６（ｂ）に示されるように、半導体素子１は、第１導体３および第２導体４に接続材２を介して接続される。第１導体３及び第２導体４は、例えば、銅、銅合金、あるいはアルミニウム、アルミニウム合金などにより形成される。接続材２は、はんだ材または焼結材などにより形成されている。
次に、図１５（ｃ）に示されるように、第１導体３及び第２導体４が、接続材６を介して絶縁基板５の第１導体層５ｂに接続される。絶縁基板５は、絶縁部材５ａの一面に第１導体層５ｂが配置され、他面に第２導体層５ｃが配置される。なお、両面の絶縁基板５を同時に、第１導体３および第２導体４に接続してもよい。こうすることで、対称性を保つことができ、組立時の反り変形を抑制することができる。
次に、図１５（ｄ）に示されるように、放熱部材８は、絶縁基板５に接続材７を介して、接続される。このとき、両面の放熱部材８を同時に接続してもよい。こうすることにより、組立時の反り変形を抑制することができる。放熱部材８の表面には放熱フィン９が形成されている。
最後に、図１に示されるように、放熱部材８の放熱フィンが形成されている放熱面８ａ以外は、封止樹脂１０で封止される。
上述した実施形態では、放熱部材８の放熱フィン９の形状をピンフィンとしたが、他の形状、例えばストレートフィンやコルゲートフィンであっても良い。また、上述した実施の形態では、封止樹脂１０が放熱部材８を含み、放熱面８ａ以外が封止された例を示したが、本発明の別の形態を示すパワー半導体装置の断面図である図１０に示されるように、絶縁基板５までが樹脂封止された構造であってもよい。この場合、絶縁基板５の第２導体層５ｃと放熱部材８とが接続されていれば、同様の効果が得られる。また、接続材６の厚みが増えすぎてしまうと、樹脂封止した場合に樹脂の接着性が悪化してしまい、樹脂がはがれてしまう虞がある。そこで、絶縁基板５と第１導体３と半導体素子１を封止する封止部材を備え、凹部３ａ、４ａの深さは、当該深さ方向に沿った第１導体３の側面の長さよりも小さく形成する構成とする。これにより、樹脂の接着性の悪化を防止することができる。
また、上述した実施の形態では、電気自動車やハイブリッド自動車に搭載される車載用のパワー半導体装置を例に説明したが、パワー半導体素子１に導体が接続材により接続され、さらに絶縁基板に接続され、導体を接合した面とは異なる面に放熱部（面）があるパワー半導体装置であれば、本発明を同様に適用することができる。
その他、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で、種々変形して適用することが可能である。
１…パワー半導体素子、２…接続材、３…第１導体、３ａ…凹部、３ｆ…壁、４…第２導体、４ａ…凹部、４ｂ…４５度の線、４ｃ…第２導体の絶縁基板５との接合面、４ｄ…交点、４ｅ…凹部、４ｆ…壁、５…絶縁基板、５ａ…絶縁部材、５ｂ…第１導体層、５ｃ…第２導体層、６…接続材、７…接続材、８…放熱部材、８ａ…放熱面、９…放熱フィン、１０…封止樹脂、１１…第３導体、１１ａ…凹部、１２…第４導体、１２ａ…凹部、１３…接続材、１４…端子

Claims (15)

  1. 一面に第１導体層が配置される第１絶縁基板と、
    前記第１導体層に第１接続材を介して接続される第１導体と、
    前記第１導体と第２接続材を介して接続される半導体素子と、を備え、
    前記半導体素子の電極面の直角方向から見た場合、前記第１導体は、前記半導体素子よりも大きく形成される周辺部を有し、
    前記周辺部には、前記第１接続材の厚みが他の部分よりも厚くなるための第１凹部が形成されているパワー半導体装置。
  2. 請求項１に記載のパワー半導体装置であって、
    前記半導体素子の前記第１導体が接続されている面とは反対の面に第４接続材を介して接続される第２導体と、
    一面に第３導体層が配置される第２絶縁基板と、を備え、
    前記第２導体は、第５接続材を介して前記第３導体層に接続され、
    前記半導体素子の電極面の直角方向から見た場合、
    前記第２導体は、前記半導体素子よりも大きく形成される周辺部を有し、
    前記周辺部には、前記第５接続材の厚みが他の部分よりも厚くなるための第２凹部が形成されているパワー半導体装置。
  3. 請求項１又は２に記載のパワー半導体装置であって、
    前記半導体素子の電極面の直角方向から見た場合、
    前記第１凹部の深さは、前記半導体素子に近い側より遠い側の方が大きいパワー半導体装置。
  4. 請求項１乃至３のいずれかに記載のパワー半導体装置であって、
    前記半導体素子の電極面の直角方向から見た場合、
    前記第１凹部において、前記電極面と平行である幅方向の長さをＷと定義し、深さ方向の長さをＤと定義した場合、
    Ｗ／Ｄは２以上であるパワー半導体装置。
  5. 請求項１乃至４のいずれかに記載のパワー半導体装置であって、
    前記第１導体の最外周に前記第１接続材の前記第１凹部を形成する壁を有し、
    前記壁は、前記第１接続材と接触するパワー半導体装置。
  6. 請求項５に記載のパワー半導体装置であって、
    前記壁は、前記第１導体層と接触するパワー半導体装置。
  7. 請求項１乃至６のいずれかに記載のパワー半導体装置であって、
    前記半導体素子の電極面の直角方向から見た場合、
    前記第１凹部は、前記半導体素子の端部から前記第１導体の厚み分だけ離れた点の集合からなる仮想線と前記第１導体の外周との間に形成されるパワー半導体装置。
  8. 請求項１乃至７のいずれかに記載のパワー半導体装置であって、
    前記第１絶縁基板は、他面に第２導体層が配置され、
    前記第２導体層に第３接続材を介して接続される放熱部を備えるパワー半導体装置。
  9. 請求項８に記載のパワー半導体装置であって、
    前記第１導体層と前記第２導体層の配列方向から見た場合、
    前記放熱部は、前記第１導体よりも大きく形成される第２周辺部を有し、
    前記第２周辺部には、前記第３接続材の厚みが他の部分よりも厚くなるための第３凹部が形成されるパワー半導体装置。
  10. 請求項１乃至７のいずれかに記載のパワー半導体装置であって、
    前記第１絶縁基板は、他面に第２導体層が配置され、
    前記第２導体層は、放熱するためのフィンを備えるパワー半導体装置。
  11. 請求項１乃至１０のいずれかに記載のパワー半導体装置であって、
    前記周辺部は、前記第１凹部が形成される第１辺と、凹部が形成されない第２辺と、により構成され、
    前記半導体素子は、当該半導体素子から前記第１辺までの距離が当該半導体素子から前記第２辺までの距離より小さくなるように配置されるパワー半導体装置。
  12. 請求項１乃至１１のいずれかに記載のパワー半導体装置であって、
    前記第１絶縁基板と前記第１導体と前記半導体素子を封止する封止部材を備え、
    前記第１凹部の深さは、当該深さ方向に沿った前記第１導体の側面の長さよりも小さいパワー半導体装置。
  13. 請求項１乃至１２のいずれかに記載のパワー半導体装置であって、
    前記半導体素子を前記第１導体に２個以上備えているパワー半導体装置。
  14. 引抜により当該引抜の方向に沿って第１凹部を第１導体に形成する第１工程と、
    前記第１凹部が形成された前記第１導体の面に第１接続材を介して絶縁基板の第１導体層を配置しかつ前記第１凹部が形成された前記面とは反対側の面に他の接続材を介して半導体素子を配置する第２工程と、
    前記第１凹部における前記第１接続材の厚みが他の部分の前記第１接続材よりも厚くなるように当該第１接続材を溶融させる第３工程と、を備えるパワー半導体装置の製造方法。
  15. 請求項１４に記載されたパワー半導体装置の製造方法であって、
    前記第２工程において、前記半導体素子から前記第１凹部までの距離が当該半導体素子から前記第１導体の凹部が形成されない一辺までの距離より小さくなるように当該半導体素子が配置されるパワー半導体装置の製造方法。
JP2018217859A 2018-11-21 2018-11-21 パワー半導体装置 Active JP7141316B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018217859A JP7141316B2 (ja) 2018-11-21 2018-11-21 パワー半導体装置
DE112019005234.9T DE112019005234B4 (de) 2018-11-21 2019-11-05 Leistungshalbleitervorrichtung
CN201980074479.4A CN113039636A (zh) 2018-11-21 2019-11-05 功率半导体装置
PCT/JP2019/043182 WO2020105407A1 (ja) 2018-11-21 2019-11-05 パワー半導体装置
US17/293,168 US11967584B2 (en) 2018-11-21 2019-11-05 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018217859A JP7141316B2 (ja) 2018-11-21 2018-11-21 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2020088074A JP2020088074A (ja) 2020-06-04
JP7141316B2 true JP7141316B2 (ja) 2022-09-22

Family

ID=70774002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018217859A Active JP7141316B2 (ja) 2018-11-21 2018-11-21 パワー半導体装置

Country Status (5)

Country Link
US (1) US11967584B2 (ja)
JP (1) JP7141316B2 (ja)
CN (1) CN113039636A (ja)
DE (1) DE112019005234B4 (ja)
WO (1) WO2020105407A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108221A (ko) * 2020-02-25 2021-09-02 현대자동차주식회사 양면 냉각형 파워모듈
JP2022098587A (ja) * 2020-12-22 2022-07-04 日立Astemo株式会社 電気回路体および電力変換装置
JP2022153100A (ja) * 2021-03-29 2022-10-12 日立Astemo株式会社 パワー半導体装置
US20220352051A1 (en) * 2021-04-28 2022-11-03 Nidec Corporation Heat dissipation member and cooling device
CN114551381B (zh) * 2022-04-21 2022-07-08 合肥阿基米德电子科技有限公司 一种嵌入式双面散热mosfet模块封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070907A (ja) 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
WO2015033515A1 (ja) 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
WO2017119286A1 (ja) 2016-01-04 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2018101664A (ja) 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
WO2018179981A1 (ja) 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP5077536B2 (ja) 2007-05-08 2012-11-21 富士電機株式会社 半導体装置の製造方法
JP5502805B2 (ja) 2011-06-08 2014-05-28 日立オートモティブシステムズ株式会社 パワーモジュールおよびそれを用いた電力変換装置
US9585241B2 (en) 2013-09-24 2017-02-28 Infineon Technologies Ag Substrate, chip arrangement, and method for manufacturing the same
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070907A (ja) 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
WO2015033515A1 (ja) 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
WO2017119286A1 (ja) 2016-01-04 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2018101664A (ja) 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
WO2018179981A1 (ja) 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020088074A (ja) 2020-06-04
DE112019005234T5 (de) 2021-07-01
US11967584B2 (en) 2024-04-23
CN113039636A (zh) 2021-06-25
WO2020105407A1 (ja) 2020-05-28
DE112019005234B4 (de) 2022-12-22
US20220013432A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
JP7141316B2 (ja) パワー半導体装置
JP4450230B2 (ja) 半導体装置
JP5542567B2 (ja) 半導体装置
JP2002246515A (ja) 半導体装置
JP6988345B2 (ja) 半導体装置
JP2007184525A (ja) 電子機器装置
JP4403665B2 (ja) 半導体装置
JP2009076592A (ja) 半導体素子の電極と放熱板との圧着方法
JP2009164647A (ja) 半導体装置
CN111354710B (zh) 半导体装置及其制造方法
JP2014013878A (ja) 電子装置
US20070200223A1 (en) Semiconductor device and semiconductor module therewith
JP4485995B2 (ja) パワー半導体モジュール
JP2011023748A (ja) 電子機器装置
US11735557B2 (en) Power module of double-faced cooling
JP7356402B2 (ja) パワーモジュール
JP4847357B2 (ja) 半導体装置の製造方法
JP6953859B2 (ja) 半導体装置
JP7193395B2 (ja) パワー半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP7192886B2 (ja) 半導体装置
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
US20240096727A1 (en) Power Semiconductor Device
JP4864990B2 (ja) 半導体装置
JP2020161676A (ja) パワー半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220909

R150 Certificate of patent or registration of utility model

Ref document number: 7141316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150