JP4847357B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4847357B2
JP4847357B2 JP2007018477A JP2007018477A JP4847357B2 JP 4847357 B2 JP4847357 B2 JP 4847357B2 JP 2007018477 A JP2007018477 A JP 2007018477A JP 2007018477 A JP2007018477 A JP 2007018477A JP 4847357 B2 JP4847357 B2 JP 4847357B2
Authority
JP
Japan
Prior art keywords
shape
heat sink
semiconductor device
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007018477A
Other languages
English (en)
Other versions
JP2008186958A (ja
Inventor
仁 雑賀
康宏 前田
謙二 北村
陸男 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2007018477A priority Critical patent/JP4847357B2/ja
Publication of JP2008186958A publication Critical patent/JP2008186958A/ja
Application granted granted Critical
Publication of JP4847357B2 publication Critical patent/JP4847357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、半導体装置で窪みを有する基板とヒートシンクとの間の密着性を高めて2つの部材の熱結合度を高めた半導体装置の製造方法に関する。
半導体装置において、半導体チップを搭載した基板は、中間熱伝導材であるサーマルコンパウンドを介在させてヒートシンク(放熱板)に組み合わせる。この場合、従来、通常では基板におけるヒートシンク接触面には湾曲面または凹部等の窪みが形成されているので、基板とヒートシンクとの間の境界の窪みの部分に空気層が作られ、半導体装置の熱抵抗が高くなるという問題があった。
上記において基板のヒートシンク接触面に窪みを設ける理由は、半導体装置の使用時には発生熱で基板に熱膨張が生じて基板が反ってしまうので、そこで半導体装置の発熱時に基板が平らになるように、予めフライス加工で窪みを作っておくことにある。基板のヒートシンク接触面に作られる窪みは、例えば最大深さが0.1mm以下の湾曲面である。
また上記のサーマルコンパウンド(Thermal Compound)は、グリース材に熱伝導率の良い金属酸化物を混合して形成され、物性的に通常では自由流動性という特性を有している。ヒートシンクの組み付け面に塗布されたサーマルコンパウンドは、当該組み付け面に対して、基板の窪みが形成された面が押し付けられると、窪みが形成された基板の面に押し付けられる。サーマルコンパウンドは押し付け作用によってその流動性に基づき変形するが、従来のサーマルコンパウンドの塗布形状によれば、窪みのスペース内に残留する気泡によって窪みのすべてにサーマルコンパウンドが充填されることはなく、前述のごとく空気層が形成されるのが通常であった。
電気回路基板と放熱板との間の密着性を改善する従来技術として特許文献1に記載された技術がある。特許文献1に記載された電気回路装置の製造方法は、電気回路基板と放熱板を接続するとき、電気回路基板に形成された穴の縁部を囲むようにハンダ等(その他、導電性接着剤、熱導電性接着剤等)を放熱板の上に塗布することにより両部材を接続し、穴の周辺に関しては電気回路基板と放熱板が密着するようにしている。この特許文献1には、ハンダ等の塗布部で、その一部が切れている未塗布部を形成している。これにより空気を逃し、その後に樹脂を穴内に注入するときに内部に気泡が発生するのを防ぐことを可能にしている。さらに、穴の内部に注入される樹脂が、電気回路基板と放熱板との隙間から漏れるのを防ぎ、安定した量の樹脂注入を実現している。
特開平9−46035号公報
パワー半導体モジュール等の基板であってヒートシンクとの接触面に窪み構造を有する当該基板を、サーマルコンパウンドを介在させて組み合わせるとき、基板とヒートシンクの間に形成される窪み隙間の部分の断熱空気層をなくし熱抵抗を低減させるという課題およびその解決策は、特許文献1には開示・示唆されていない。
本発明の目的は、半導体装置において窪みを有する基板を流動性を有する中間熱伝導材を介在させてヒートシンクに組み合わせるとき、窪みに空気層を残すことなく当該窪みが形成する空間内に中間熱伝導材を充填することができ、基板とヒートシンクの間の熱結合度を高め、半導体装置の熱抵抗を低減することができる半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、上記目的を達成するために、次のように構成される。
第1の半導体装置の製造方法(請求項1に対応)は、半導体チップを搭載しかつ円形の窪み形状を有する基板を、流動性を有する中間熱伝導材を介して放熱板に組み付ける方法であり、中間熱伝導材は、組み付け前に、放熱板の組み付け面に塗布され、さらに、中間熱伝導材の塗布形状は、中心から放射状に形成される形状でありかつ中心から放射状に延びた円弧形状の未塗布溝を有することを特徴づけられる。
上記の半導体装置の製造方法では、放熱板(ヒートシンク)の組み付け面に塗布される中間熱伝導材の所定の箇所に未塗布溝が形成されるように塗布を行うため、放熱板に対して基板を押し付けるとき、基板と放熱板の間の境界部分に気泡が生じることなく中間熱伝導材が充填され、熱抵抗を効果的に低減することが可能となる。
第2の半導体装置の製造方法(請求項2に対応)は、上記の方法において、好ましくは、中間熱伝導材の外周縁の形状は、基板に形成された円形の窪み形状の径よりも大きい径を有する円の円弧の形状である。
第3の半導体装置の製造方法(請求項3に対応)は、上記の方法において、好ましくは、未塗布溝は、中心の周りの円周方向にて等間隔で複数形成されている。
の半導体装置の製造方法(請求項に対応)は、上記の方法において、好ましくは、未塗布溝を形成する両側の辺部の円弧形状は溝内に膨出するとを特徴とする。
の半導体装置の製造方法(請求項に対応)は、上記の方法において、好ましくは、中間熱伝導材は、放熱板の組み付け面に印刷により均一厚みで塗布されることを特徴とする。中間熱伝導材として例えばサーマルコンパウンドを使用することが好ましい。
本発明によれば、組み付け面に窪みが形成された半導体チップ搭載用の基板を、サーマルコンパウンド等の中間熱伝導材を介在させてヒートシンク等の放熱板に組み合わせる方法において、放熱板の組み付け面に塗布されるサーマルコンパウンド等の塗布形状内に所定形状の未塗布溝を設けたため、窪みが形成する空間内に気泡を残すことなく当該空間をサーマルコンパウンド等で充填することができるため、半導体装置での熱抵抗を極めて小さい値に低減することができる。
さらに本発明によれば、放熱板の組み付け面に印刷で塗布されるサーマルコンパウンド等の厚みを均一な厚みにすることができ、製造工程を簡易化することができる。
以下に、本発明の好適な実施形態(実施例)を添付図面に基づいて説明する。
図1は、本発明に係る半導体装置の製造方法が適用された半導体装置の縦断面構造を示す。半導体装置10は、半導体素子(または半導体チップ)11を実装した基板14をヒートシンク12に組み付ける(または組み合わせる)ことにより形成される。基板14は、熱応力を緩和する中間層13を含む積層板として構成されている。積層構造を有する基板14は、その上面に半導体素子11が搭載され、全体として当該半導体素子11が実装される構成を有している。
半導体素子11は、基板14の上面に高融点ハンダ16などでダイボンディングされる。また基板14は、その下面とヒートシンク12との間に例えばサーマルコンパウンド15を介在させてヒートシンク12に組み付けられている。
上記の半導体素子11は、パワートランジスタ、パワーFET、またはIGBT等のパワーデバイスであり、シリコン半導体等で形成されている。半導体素子11が動作して半導体素子11内に電流が流れるとき、ジュール熱により熱を発生し、その温度が上昇する。半導体素子11の温度が上昇すると、半導体素子11のオン抵抗が増加する。さらに半導体素子11がフィードバック制御等に利用されているときには、当該制御で通電用の電圧が印加され、これにより電流が流れ、ジュール熱がさらに増大し、温度がさらに上昇することになる。このような温度上昇が生じ続けると、半導体素子11自体が損傷するので、これを防止するために上記のごとく半導体素子11に放熱作用を生じるヒートシンク12が付設される
ヒートシンク12は、外側面にフィン12aを備えており、放熱板としての作用を有している。ヒートシンク12は、熱伝導度の良いアルミニウム、銅、モリブデン、またはそれらの合金等によって作られる。半導体素子11で発生した熱は、基板14を経由してヒートシンク12に伝導される。ヒートシンク12は、半導体素子11で発生した熱を外部に放熱する。これにより、半導体素子11の温度上昇を防ぐことができる。ヒートシンク12では、上記のようにフィン12aを設けることにより放熱面積を大きくし、放熱能力を高めている。
積層構造を有する基板14は、半導体素子11で発生した熱をヒートシンク12まで伝導させるための部材である。図1に示すごとく、基板14は、その上面にハンダ16(またはロウ材)により半導体素子11が接合される第1の金属板21(例えば厚み0.2mm)と、この第1金属板21の下面にロウ付けにより接合される上記の中間層13(例えば厚み3.0mm)と、この中間層13の下面にロウ付け等によって接合される第2の金属板22(例えば厚み1.2mm)と、この第2金属板22の下面にロウ付け等で接合される絶縁体23と、この絶縁体23の下面にロウ付け等で接合される第3の金属板24(例えば厚み2mm)とで構成される。
第1から第3の金属板21,22,24の材質はいずれも銅(Cu)であることが好ましい。第1金属板21における半導体素子11が接合される面にはニッケルメッキが施されている。ニッケルメッキは、半導体素子11のハンダ付け性やワイヤボンディング性を確保するためのものである。また第1金属板21は半導体素子11で発生した熱を面方向に逃がす作用を有する。
中間層13は、半導体素子11での発生熱による起因して生じる、半導体素子11自体の熱膨張、基板14の各層の熱膨張、およびヒートシンク12の熱膨張のそれぞれの差を緩和する作用を生じるものである。中間層13は、積層面方向の弾性定数が小さい材料を用い、例えばカーボン・銅複合材料(C−Cu)等が用いられる。
第2金属板22は、半導体素子11で発生しかつ第1金属板21および中間層13を通して伝導される熱を一次的に溜め、さらにその後、下面側に接合された絶縁体23および第3金属板24を介してヒートシンク12に熱を伝えるための熱バッファ部材である。
絶縁体23は、半導体素子11とヒートシンク12との間の電気的絶縁をとるための部材である。絶縁体23の材質は、例えばSiN(窒化シリコン)であり、熱伝導性がよく、高い電気的絶縁性を有する物質である。
第3金属板24は、上側に配置される積層構造を支持し、かつ半導体素子11からの熱をヒートシンク12へ伝導するための部材である。第3金属板24の厚みと第2金属板22の厚みとの差は小さい方が望ましい。また第3金属板24で、ヒートシンク12に対向してこのヒートシンク12の組み付け面に接触する面は、例えばサーマルコンパウンド15を介在させてヒートシンク12に組み付けられている。なおサーマルコンパウンド15は自由流動性を有する中間熱伝導材である。中間熱伝導部材であれば、サーマルコンパウンド15に限定されず、その他のものを用いることができる。
半導体素子11とヒートシンク12との間に設けられる上記の基板14は、銀ロウ一体接合されている。
基板14上に実装した半導体素子11とケース25に設けた電極26との間にはアルミニウム製の複数のワイヤ27が接続されている。
次に、第3金属板24とヒートシンク12を組み付ける場合における第3金属板24とヒートシンク12との間に介設されるサーマルコンパウンド15について詳述する。
サーマルコンパウンド15は、グリース材に熱伝導率の良い金属酸化物を混合して形成され、物性的には、通常では自由流動性を有する物質である。サーマルコンパウンド15は、基板14とヒートシンク12とを組み付ける前の段階で、ヒートシンク12の上面に印刷技術により、後述するごとき特徴的な平面形状によって均一厚みを有する膜状に塗布される。
図2は基板14とヒートシンク12とを組み付ける場合の工程を示し、図2の(A)は組み付ける前の状態を示し、(B)は組み付けた後の状態を示している。図2において、積層構造の基板14は一枚状で描かれており、ヒートシンク12も簡略化した形状で示されており、前述したフィンの部分の図示は省略されている。
基板14の下面14aには、フライス加工に基づいて、前述した窪み31が形成されている。この窪み31は、実際には、基板14の最下層に位置する第3金属板24の下面に形成されている。窪み31の断面形状は湾曲面の形状を有しており、かつ窪み31の平面形状は好ましくは円形の形状を有している。円形の平面形状を有する窪み31の直径は例えば35mm程度である。
基板14の下面14aはヒートシンク12の上面12bに組み付けられる。図2の(A)に示すごとく、組み付け前に、基板14の下面14aに対向するヒートシンク12の上面12bには、基板14の窪み31に対応する場所にサーマルコンパウンド15が印刷技術により所定の平面形状にてかつ均一な厚みで塗布されている。
図3に、ヒートシンク12の上面12bに塗布されたサーマルコンパウンド15の平面形状の第1の実施例を示す。ヒートシンク12の上面12bにおけるサーマルコンパウンド15の塗布領域は、図3で図示された複数の斜線部32である。塗布領域32は、中心33から外周縁に向かって放射状に外方に延びる4つのほぼ扇形状領域32Aと、正方形区画34の4隅に対応する三角領域32Bとから成る。また4つの扇形状領域32Aによって、それらの間には非塗布溝35が形成される。4つの非塗布溝35は、中心33から外周縁に向かって延設され、その先端は開放され、中心33の周りの円周方向にて等間隔で配置され、さらに、径方向の外周縁に向かうに従って末広がりの形状を有している。4つの非塗布溝35は中心33の空間を介してつながっている。また特に、非塗布溝35を形成する両側の辺部分は、溝側に膨出した円弧形状を有するように形成されている。これらの非塗布溝35の各々は、サーマルコンパウンド15における空気逃げ道としての機能を有している。また4つの扇形状領域32Aの各々の外周縁は、1つの円の円弧となっている。4つの扇形状領域32Aの周囲にも正方形区画34の内部の領域内にて空気逃げのためのスペースが形成される。
上記の平面形状を有するサーマルコンパウンド15の塗布は、印刷技術によって実行される。このため、図3に示す斜線部32で示された塗布領域にサーマルコンパウンド15を塗布するために、当該斜線部32と同形のパターンを少なくとも1つ備えるスクリーン部材が用意されることになる。
ヒートシンク12の上面12bに上記のごとき形状を有するサーマルコンパウンド15を塗布した後、図2の(B)に示すごとく、基板14の下面14aをヒートシンク12の上面12bに押し付ける。サーマルコンパウンド15は、基板14の下面14aにより押しつぶされる。その結果、自由流動性を有するサーマルコンパウンド15は、非塗布溝35すなわち空気逃げ道で窪み31内の空気がすべて外に逃がされた状態で基板14の下面14aの形状に合致するように変形する。これによりサーマルコンパウンド15は窪み31で形成される内部空間に確実に充填され、当該内部空間の中に気泡が残留することはない。上記の状態で、基板14とヒートシンク12は図示しないネジ等で連結される。
上記のサーマルコンパウンド15によれば、基板14とヒートシンク12とを組み合わせるとき、窪み31が形成する空間内に空気を残留させることなくサーマルコンパウンド15を当該空間内に充填することができるので、基板14とヒートシンク12との熱抵抗を小さくすることができ、基板とヒートシンクとの間の密着性を高めて2つの部材の熱結合度を高めることができる。
図4に、ヒートシンク12の上面12bに塗布されるサーマルコンパウンド15の平面形状の第2の実施例を示す。ヒートシンク12の上面12bにおけるサーマルコンパウンド15の塗布領域は、複数の斜線部41で示されている。この実施例による塗布領域41では、中心部から外周縁に向かって放射状に外方に延びる4つのほぼ扇形状領域41Aの部分が中心部で一体的につながっている形状を有している。また図3に示した例と同じように、正方形区画34の4隅に対応する三角領域41Bを備えている。
4つの扇形状領域41Aによって、それらの間には非塗布溝42が形成される。4つの非塗布溝42は、中心の近くの場所から外周縁に向かって延設され、その先端は開放され、中心部の周りの円周方向にて等間隔で配置され、さらに、径方向の外周縁に向かうに従って末広がりの形状を有している。ただし本実施例の場合には、4つの非塗布溝42の各々の中心側の端部はつながっておらず、4つの非塗布溝42は分離されている。また、非塗布溝42を形成する両側の辺部分は、溝側に膨出した円弧形状を有している。これらの非塗布溝42の各々は、サーマルコンパウンド15における空気逃げ道としての機能を有する。また4つの扇形状領域41Aの各々の外周縁は、1つの円の円弧となっている。4つの扇形状領域41Aの周囲にも正方形区画34の内部の領域内にて空気逃げのためのスペースが形成される。
第2の実施例に係るサーマルコンパウンド15によれば、基板14とヒートシンク12とを組み合わせるとき、窪み31が形成する空間内に空気を残留させることなくサーマルコンパウンド15を当該空間内に充填することができる。これにより、基板14とヒートシンク12との熱抵抗を小さくすることができ、基板とヒートシンクとの間の密着性を高めて2つの部材の熱結合度を高めることができる。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、基板とヒートシンクの間の熱抵抗を小さくし放熱性の高いパワー半導体装置を製造するのに利用される。
本発明の実施形態に係る半導体装置の製造方法が適用される半導体装置の構造を示す縦断面図である。 本実施形態の半導体装置で基板とヒートシンクとの組合せを説明する工程図である。 本発明に係る半導体装置の製造方法で用いられるサーマルコンパウンドの第1の塗布領域(第1の実施例)を示す平面図である。 本発明に係る半導体装置の製造方法で用いられるサーマルコンパウンドの第2の塗布領域(第2の実施例)を示す平面図である。
符号の説明
10 半導体装置
11 半導体素子(半導体チップ)
12 ヒートシンク(放熱板)
13 中間層
14 基板
15 サーマルコンパウンド(中間熱伝導材)
21 第1の金属板
22 第2の金属板
24 第3の金属板
31 窪み
32 斜線部(塗布領域)
32A 扇形状領域
33 中心
35 非塗布溝
41 斜線部(塗布領域)
42 非塗布溝

Claims (5)

  1. 半導体チップを搭載しかつ円形の窪み形状を有する基板を流動性を有する中間熱伝導材を介して放熱板に組み付ける半導体装置の製造方法であり、
    前記中間熱伝導材は、組み付け前に、前記放熱板の組み付け面に塗布され、
    前記中間熱伝導材の塗布形状は、中心から放射状に形成される形状でありかつ前記中心または中心近くの場所から放射状に延びた円弧形状の未塗布溝を有し、
    前記未塗布溝の形状は、前記中心から外周縁に向かうに従って末広がりの形状であることを特徴とする半導体装置の製造方法。
  2. 前記中間熱伝導材の外周縁の形状は、前記基板に形成された前記円形の前記窪み形状の径よりも大きい径を有する円の円弧の形状であることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記未塗布溝は、前記中心の周りの円周方向にて等間隔で複数形成されていることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記未塗布溝を形成する両側の辺部の前記円弧形状は溝内に膨出するとを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記中間熱伝導材は、前記放熱板の前記組み付け面に印刷により均一厚みで塗布されることを特徴とする請求項1〜のいずれか1項に記載の半導体装置の製造方法。
JP2007018477A 2007-01-29 2007-01-29 半導体装置の製造方法 Expired - Fee Related JP4847357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007018477A JP4847357B2 (ja) 2007-01-29 2007-01-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007018477A JP4847357B2 (ja) 2007-01-29 2007-01-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008186958A JP2008186958A (ja) 2008-08-14
JP4847357B2 true JP4847357B2 (ja) 2011-12-28

Family

ID=39729802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007018477A Expired - Fee Related JP4847357B2 (ja) 2007-01-29 2007-01-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4847357B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2613351B1 (en) * 2010-09-02 2019-08-14 Toyota Jidosha Kabushiki Kaisha Semiconductor module
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
JP7051774B2 (ja) * 2019-09-25 2022-04-11 本田技研工業株式会社 電気部品組立体の放熱構造、熱伝導シート、電気部品組立体の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030312A (ja) * 1998-07-08 2000-01-28 Tomoe Engineering Co Ltd 接着剤塗布用金属スクリーン
JP4091896B2 (ja) * 2003-10-23 2008-05-28 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008186958A (ja) 2008-08-14

Similar Documents

Publication Publication Date Title
US10262953B2 (en) Semiconductor device
JP6195689B1 (ja) パワーモジュール
JP7141316B2 (ja) パワー半導体装置
JP2012033559A (ja) 半導体装置
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2019186326A (ja) 半導体装置およびその製造方法
JP6972622B2 (ja) 半導体装置および半導体装置の製造方法
JP7207150B2 (ja) 半導体装置
JP4847357B2 (ja) 半導体装置の製造方法
JP4367376B2 (ja) 電力半導体装置
JP2016167480A (ja) 電力用半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP2004296837A (ja) 半導体装置
JP6316219B2 (ja) パワー半導体モジュール
JP6500210B2 (ja) 金属板抵抗器
JP6317178B2 (ja) 回路基板および電子装置
JP2003303930A (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP5124329B2 (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置
JP2019186411A (ja) 抵抗器およびその製造方法
JP2019009280A (ja) 半導体装置
JP7034121B2 (ja) 回路基板および電子装置
WO2024029385A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees