DE112019005234B4 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112019005234B4
DE112019005234B4 DE112019005234.9T DE112019005234T DE112019005234B4 DE 112019005234 B4 DE112019005234 B4 DE 112019005234B4 DE 112019005234 T DE112019005234 T DE 112019005234T DE 112019005234 B4 DE112019005234 B4 DE 112019005234B4
Authority
DE
Germany
Prior art keywords
recess
conductor
semiconductor device
power semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112019005234.9T
Other languages
English (en)
Other versions
DE112019005234T5 (de
Inventor
Hiromi Shimazu
Yujiro Kaneko
Toru Kato
Akira Matsushita
Eiichi Ide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of DE112019005234T5 publication Critical patent/DE112019005234T5/de
Application granted granted Critical
Publication of DE112019005234B4 publication Critical patent/DE112019005234B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Leistungsleistungshalbleitervorrichtung, die umfasst:ein erstes Isoliersubstrat (5), auf dem eine erste Leiterschicht (5b) auf einer Oberfläche angeordnet ist;einen ersten Leiter (3), der über ein erstes Verbindungsmaterial (6) mit der ersten Leiterschicht (5b) verbunden ist; undein Halbleiterelement (1), das über ein zweites Verbindungsmaterial (2) mit dem ersten Leiter (3) verbunden ist,wobei bei Betrachtung aus einer Richtung senkrecht zu einer Elektrodenoberfläche des Halbleiterelements (1),der erste Leiter (3) einen Umfangsabschnitt aufweist, der größer als das Halbleiterelement (1) ausgebildet ist, in dem Umfangsabschnitt eine erste Aussparung (3a) so ausgebildet ist, dass eine Dicke des ersten Verbindungsmaterials (6) dicker als andere Abschnitte wird, und wenn in der ersten Aussparung (3a) eine Länge in einer Breitenrichtung parallel zu der Elektrodenoberfläche als W definiert ist und eine Länge in einer Tiefenrichtung als D definiert ist, W/D 2 oder mehr ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung und insbesondere eine Leistungshalbleitervorrichtung, die auf eine Leistungsumsetzungsvorrichtung zum Steuern eines Motors zum Antreiben eines Fahrzeugs angewendet wird, aber auch auf eine Leistungsumsetzungsvorrichtung für Eisenbahnen, Aufzüge, Industrieausrüstung, Flugzeuge und dergleichen angewendet werden kann.
  • Stand der Technik
  • In Leistungsumsetzungsvorrichtungen für Hybridfahrzeuge und Elektrofahrzeuge sind Leistungshalbleitervorrichtungen mit einer hohen Betriebsspannung erwünscht, um die Ladezeit zu verkürzen. In einer Leistungshalbleitervorrichtung mit einer hohen Betriebsspannung ist es notwendig, ein Isolierelement wie etwa ein Keramiksubstrat mit einer hohen dielektrischen Spannung als Isolierelement zu verwenden. Beispielsweise offenbart PTL 1 eine Leistungshalbleitervorrichtung, auf die ein Keramiksubstrat als Isoliermaterial angewendet wird.
  • Andererseits sind auch Miniaturisierung der Leistungsumsetzungsvorrichtung und Kühlleistungsvermögen erforderlich. Beispielsweise wird, wie es in PTL 2 offenbart ist, eine Leistungshalbleitervorrichtung mit einem doppelseitigen direkten Kühlsystem offenbart. PTL 3 offenbart ein Herstellungsverfahren für ein Halbleiterbauelement, bei dem Halbleiterchips auf einem Kupferfolien-Schaltungsmuster eines isolierenden Substrats verlötet werden, wobei ein Bondoberflächenbereich des Kupferschaltungsmusters mit Laserlicht bestrahlt wird, wodurch ungleichmäßige Krater, die der Schichtdicke einer Lötbondschicht entsprechen, auf einer Vielzahl von Abschnitten auf der Oberfläche des Bondoberflächenbereichs gebildet werden. PTL 4 zeigt ein Substrat mit einem Keramikträger, der eine erste Seite und eine der ersten Seite entgegengesetzten zweiten Seite aufweist, einer ersten Metallschicht, die über der ersten Seite des Keramikträgers angeordnet ist, einer zweiten Metallschicht, die über der zweiten Seite des Keramikträgers angeordnet ist, und einer Kühlstruktur, die in oder über der zweiten Metallschicht gebildet ist.
  • Entgegenhaltungsliste
  • Patentdokument(e)
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In einer Leistungshalbleitervorrichtung, in der eine Leiterplatte mit einem Verbindungssubstrat wie etwa Keramik mittels eines Verbindungsmaterials wie Lot verbunden ist, erzeugt das Leistungshalbleiterelement wiederholt Wärme (wenn die Leistungshalbleitervorrichtung wiederholt arbeitet und stoppt) und das Verbindungsmaterial wird wiederholt einer großen Belastung unterzogen, so dass Bedenken hinsichtlich eines Ermüdungsbruchs bestehen.
  • Insbesondere weist das Verbindungsmaterial, das die Leiterplatte und das Isoliersubstrat verbindet, einen großen Temperaturanstieg und eine große Fläche des Verbindungsmaterials auf. Daher wird die Belastung des Verbindungsmaterials groß und es bestehen Bedenken hinsichtlich eines Ermüdungsbruchs.
  • Eine Aufgabe der Erfindung ist es, eine hochzuverlässige Leistungshalbleitervorrichtung zu schaffen.
  • Lösung für das Problem
  • Um die obigen Probleme zu lösen, umfasst eine Leistungshalbleitervorrichtung gemäß der Erfindung ein Isoliersubstrat, auf dem eine erste Leiterschicht auf einer Oberfläche angeordnet ist, einen ersten Leiter, der über ein erstes Verbindungsmaterial mit der ersten Leiterschicht verbunden ist, und ein Halbleiterelement, das über ein zweites Verbindungsmaterial mit einem ersten Leiter verbunden ist. Aus der Richtung senkrecht zu der Elektrodenoberfläche des Halbleiterelements betrachtet hat der erste Leiter einen Umfangsabschnitt, der größer als das Halbleiterelement ausgebildet ist, und eine erste Aussparung ist in dem Umfangsabschnitt so ausgebildet, dass die Dicke des ersten Verbindungsmaterials dicker wird als andere Abschnitte. Zudem beträgt, wenn in der ersten Aussparung eine Länge in einer Breitenrichtung parallel zu der Elektrodenoberfläche als W definiert ist und eine Länge in einer Tiefenrichtung als D definiert ist, W/D 2 oder mehr.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der Erfindung kann eine hochzuverlässige Leistungshalbleitervorrichtung verwirklicht werden. Aufgaben, Konfigurationen und Wirkungen über die vorstehende Beschreibung hinaus werden durch die Erläuterung der folgenden Ausführungsformen ersichtlich.
  • Figurenliste
    • [1] 1 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung.
    • [2] 2 ist ein Diagramm, das ein Vergleichsergebnis der Lotdehnung darstellt.
    • [3] 3 ist eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung.
    • [4] 4 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung.
    • [5] 5 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung.
    • [6] 6 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung.
    • [7] 7 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung.
    • [8] 8 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung.
    • [9] 9 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer siebten Ausführungsform der Erfindung.
    • [10] 10 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einer weiteren Ausführungsform der Erfindung.
    • [11] 11 ist eine Außenansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung.
    • [12] 12 ist eine perspektivische Explosionsansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung.
    • [13] 13 ist eine Vorderansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung.
    • [14] 14 ist eine Vorderansicht der Leistungshalbleitervorrichtung gemäß der siebten Ausführungsform der Erfindung.
    • [15(a)] 15(a) ist ein Diagramm, das einen Herstellungsprozess der Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellt.
    • [15(b)] 15(b) ist ein Diagramm, das einen Herstellungsprozess der Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellt.
    • [15(c)] 15(c) ist ein Diagramm, das einen Herstellungsprozess der Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellt.
    • [15(d)] 15(d) ist ein Diagramm, das einen Herstellungsprozess der Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellt.
    • [16(a)] 16(a) ist ein Diagramm, das ein Verhältnis Aussparungsbreite/Aussparungstiefe darstellt.
    • [16(b)] 16(b) ist ein Graph, der die Beziehung zwischen dem Verhältnis Aussparungsbreite/Aussparungstiefe und der Lotdehnung darstellt.
    • [17] 17 ist eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß der fünften Ausführungsform der Erfindung.
    • [18] 18 ist eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß der achten Ausführungsform der Erfindung.
  • Beschreibung von Ausführungsformen
  • [Erste Ausführungsform]
  • 13 ist eine Vorderansicht einer Leistungshalbleitervorrichtung gemäß dieser Ausführungsform. 12 ist eine perspektivische Explosionsansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung. 1 ist eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung. 1 zeigt einen Teil des Querschnitts bei A-A' in 12.
  • Nachfolgend wird eine Ausführungsform der Leistungshalbleitervorrichtung gemäß der Erfindung unter Bezugnahme auf 1 beschrieben. Wie es in 1 dargestellt ist, ist bei der Leistungshalbleitervorrichtung dieser Ausführungsform ein Leistungshalbleiterelement 1 zwischen einem ersten Leiter 3 und einem zweiten Leiter 4 angeordnet, die so angeordnet sind, dass sie der Elektrodenoberfläche jeder Elektrode zugewandt sind. Das Leistungshalbleiterelement 1 ist mit dem ersten Leiter 3 und dem zweiten Leiter 4 jeweils durch ein Verbindungsmaterial 2 verbunden. Der erste Leiter 3 und der zweite Leiter 4 bestehen beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium, einer Aluminiumlegierung oder dergleichen und das Verbindungsmaterial 2 besteht aus einem Lötmaterial, einem Sintermaterial oder dergleichen. Obwohl 1 einen Fall zeigt, in dem der erste Leiter 3 aus einem einzelnen Element besteht, können mehrere Elemente zusammengefügt sein, um den ersten Leiter 3 zu bilden. Das Isoliersubstrat 5 besteht aus einem Isolierelement 5a, einer ersten Leiterschicht 5b und einer zweiten Leiterschicht 5c. Die erste Leiterschicht 5b ist auf einer Oberfläche des Isolierelements 5a angeordnet und die zweite Leiterschicht 5c ist auf der anderen Oberfläche angeordnet. Die Oberfläche des ersten Leiters 3 gegenüber der mit dem Leistungshalbleiterelement 1 verbundenen Oberfläche ist über ein Verbindungsmaterial 6 mit der ersten Leiterschicht 5b verbunden. Die zweite Leiterschicht 5c ist über ein Verbindungsmaterial 7 mit einem Wärmeabführungselement 8 verbunden Auf der Oberfläche des Wärmeabführungselements 8 sind Wärmeabführungslamellen 9 ausgebildet.
  • In ähnlicher Weise ist die Oberfläche des zweiten Leiters 4, die der mit dem Leistungshalbleiterelement 1 verbundenen Oberfläche gegenüberliegt, über das Verbindungsmaterial 6 mit der ersten Leiterschicht 5b verbunden. In dem Isoliersubstrat 5 ist die erste Leiterschicht 5b auf einer Oberfläche des Isolierelements 5a angeordnet und die zweite Leiterschicht 5c auf der anderen Oberfläche angeordnet. Die zweite Leiterschicht 5c ist über das Verbindungsmaterial 7 mit dem Wärmeabführungselement 8 verbunden. Die Wärmeabführungslamellen 9 sind auf der Oberfläche des Wärmeabführungselements 8 ausgebildet. Das Wärmeisolierelement 5a leitet die von dem Leistungshalbleiterelement 1 erzeugte Wärme zu dem Wärmeabführungselement 8 und es ist bevorzugt, ein Material mit hoher Wärmeleitfähigkeit und hoher Isolationsspannungsfestigkeit zu verwenden. Beispielsweise können Keramiken wie Aluminiumoxid, Aluminiumnitrid und Siliziumnitrid verwendet werden. Das Verbindungsmaterial 6 und das Verbindungsmaterial 7 bestehen aus einem Lötmaterial, einem Sintermaterial oder dergleichen. Das Wärmeabführungselement 8 und die Wärmeabführungslamellen 9 bestehen aus einem leitfähigen Element, beispielsweise einem Verbundstoff wie Cu, Cu-Legierung, Cu-C und Cu-CuO oder einem Verbundstoff wie Al, Al-Legierung, AlSiC und Al-C. Wie es in 12 gezeigt ist, ist ein Anschluss 14 mit der ersten Leiterschicht 5b verbunden. 11 ist eine Außenansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung. Wie es in 11 gezeigt ist, ist alles bis auf einen Teil einer Wärmeabführungsfläche 8a, auf dem die Wärmeabführungslamellen des Wärmeabführungselements 8 ausgebildet sind, und den Anschluss 14 mit einem Dichtungsharz 10 abgedichtet.
  • Mit der obigen Konfiguration kann die von dem Leistungshalbleiterelement 1 erzeugte Wärme über den ersten Leiter 3 und den zweiten Leiter 4 thermisch zu dem Isoliersubstrat 5 geleitet und durch das Wärmeabführungselement 8 effizient nach außen abgeführt werden. Da eine Keramik mit einer hohen Durchschlagfestigkeit als Isoliersubstrat 5 verwendet wird, kann eine Leistungshalbleitervorrichtung mit einer hohen Betriebsspannung realisiert werden. Bei der Leistungshalbleitervorrichtung, bei der das Isoliersubstrat 5 wie etwa Keramik, eine erste Leiterplatte 3 und ein zweiter Leiter 4 durch ein Verbindungsmaterial 6 wie Lot verbunden sind, wird jedoch dann, wenn das Leistungshalbleiterelement 1 wiederholt Wärme erzeugt (in dem Fall, in dem die Leistungshalbleitervorrichtung wiederholt arbeitet und stoppt), wiederholt eine große Belastung auf das Verbindungsmaterial 6 ausgeübt, so dass Bedenken hinsichtlich eines Ermüdungsbruchs bestehen.
  • Bei der Leistungshalbleitervorrichtung, die in 1 dargestellt ist, gibt es drei Arten von Verbindungsschnittstellen, wie z. B. Lot. Die drei Arten sind das Verbindungsmaterial 2 auf der oberen und unteren Oberfläche des Chips, das Verbindungsmaterial 6 zum Verbinden des ersten Leiters und des zweiten Leiters mit dem Isoliersubstrat 5 und das Verbindungsmaterial 7 zum Verbinden des Isoliersubstrats 5 und des Wärmeabführungselement 8. Beim wiederholten Betreiben und Stoppen der Leistungshalbleitervorrichtung ist das Verbindungsmaterial 6 ein Hauptfaktor für die größte Dehnung des Verbindungsmaterials und die Ermüdungslebensdauer. Dies liegt daran, dass der Temperaturanstieg des Verbindungsmaterials 2 während des Betriebs der Leistungshalbleitervorrichtung groß ist, die Dehnung jedoch gering ist, weil die Kontaktfläche klein ist. Obwohl das Verbindungsmaterial 7 ferner eine große Kontaktfläche aufweist, ist es in der Nähe des Wärmeabführungselements 8 angeordnet. Somit ist das Ausmaß des Temperaturanstiegs gering und die Dehnung gering. Andererseits wird, da das Verbindungsmaterial 6 einen großen Temperaturanstieg und eine große Verbindungsfläche aufweist, die Dehnung groß und die Wahrscheinlichkeit eines Ermüdungsbruchs nimmt zu. Daher sind in dieser Ausführungsform eine Aussparung 3a und eine Aussparung 4a um die Oberflächen des ersten Leiters 3 und des zweiten Leiters 4, die mit dem Isoliersubstrat 5 verlötet sind, bereitgestellt.
  • 2 ist ein Diagramm, das die Ergebnisse des Vergleichs der Dehnung des Verbindungsmaterials 6 beim Erzeugen von Wärme durch das Leistungshalbleiterelement 1 in einem Fall, in dem das Verbindungsmaterial 6 als Lötmaterial verwendet wird, mit und ohne Aussparung 3a und Aussparung 4a zeigt. Bei der Temperaturverteilung beim Erzeugen von Wärme durch den aktiven Bereich der Leistungshalbleitervorrichtung wird die Spannung beim Auftreten der Temperaturverteilung durch die äquivalente plastische Dehnung bewertet, die den Ermüdungsbruch des Lots bestimmt. Ein Vergleich wurde basierend auf dem maximalen Dehnungswert nahe dem Ende des zweiten Leiters 4 des Verbindungsmaterials 6 durchgeführt. Im Ergebnis, wie es in 2 dargestellt ist, wurde bestätigt, dass, wenn die Dehnung des Lots in der Struktur ohne Aussparung auf 1 gesetzt ist, sie bei Bereitstellung der Aussparung auf 0,61 reduziert werden kann. Es wird angenommen, dass dies daran liegt, dass die Lotdehnung aufgrund einer Zunahme der Dicke des Verbindungsmaterials (Lotdicke) an dem Ende des Verbindungsmaterials 6 durch Bereitstellen der Aussparung verringert wird. Daher ist in dem Umfangsabschnitt des ersten Leiters 3 das Verbindungsmaterial 6 dicker als die anderen Abschnitte ausgebildet, so dass die Dehnung des Lots verringert werden kann. Daher kann in dieser Ausführungsform die Dehnung des Lotverbindungsmaterials 6 aufgrund der wiederholten Wärmeerzeugung (Leistungszyklus) des Leistungshalbleiterelements 1 verringert werden, so dass ein Ermüdungsbruch verhindert werden kann und eine hochzuverlässige Leistungshalbleitervorrichtung bereitgestellt werden kann.
  • Hier ist die Wärmeleitfähigkeit des Lötmaterials größer als die des ersten Leiters 3 und des zweiten Leiters 4. Daher nimmt mit zunehmender Dicke des Verbindungsmaterials 6, das aus dem Lötmaterial besteht, der Wärmewiderstand zu und die Wärmeabführungseigenschaft ab. Durch Bereitstellen von Aussparungen an den Positionen des ersten Leiters 3 und des zweiten Leiters 4 weg von dem Leistungshalbleiterelement 1 kann daher die Lotdicke des Verbindungsmaterials 6 nur an dem Ende des ersten Leiters 3 und des zweiten Leiters 4, in dem die Dehnung erhöht ist, erhöht werden, ohne die Wärmeleitung zu verschlechtern, wenn der Chip Wärme erzeugt, und die Dehnung wird verringert. Da die Dicke des anderen Lots als dem der Aussparungen im Vergleich zu dem Umfang relativ dünn ist, ist es möglich, eine Erhöhung des Wärmewiderstands zu unterdrücken, einen Ermüdungsbruch des Lots zu verhindern und eine hochzuverlässige Leistungshalbleitervorrichtung zu realisieren.
  • Es ist wünschenswert, dass die Position, an der die Aussparung 4a bereitgestellt ist, unter Berücksichtigung der Wärmeausbreitung des Chips von einem Ende des Leistungshalbleiterelements 1 festgelegt wird. 3 ist eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung. Wie es in 3 gezeigt ist, beträgt der Winkel zwischen einer Linie 4d, die sich von einem Schnittpunkt 4e zwischen dem zweiten Leiter 4 und dem Ende des Verbindungsmaterials 2 nach außen auf der Oberfläche des zweiten Leiters 4 erstreckt, und einer Linie 4b, die einen Schnittpunkt 4e und einen Schnittpunkt 4d zwischen dem Isoliersubstrat 5 des zweiten Leiters 4 und einer Verbindungsfläche 4c verbindet, 45 Grad. Dann ist es wünschenswerter, dass die Position der Aussparung 4a außerhalb des Schnittpunkts 4d bereitgestellt ist. Das heißt, bei Betrachtung aus der Richtung senkrecht zu der Elektrodenoberfläche des Halbleiterelements 1 ist die Aussparung 4a zwischen einer virtuellen Linie, die aus einem Satz von Punkten besteht, die durch die Dicke des ersten Leiters 3 von dem Ende des Halbleiterelements getrennt sind, und dem Außendurchmesser des ersten Leisters 3 ausgebildet. Im Ergebnis kann die Verschlechterung des Wärmewiderstands unterdrückt werden, so dass eine zuverlässigere Leistungshalbleitervorrichtung bereitgestellt werden kann.
  • Wie es oben beschrieben ist, kann durch Erhöhen der Tiefe der Aussparung die Lotdicke erhöht und die Dehnung des Lots verringert werden. Die Breite der Aussparung ist dabei mindestens doppelt so groß wie die Tiefe der Aussparung. 16(b) ist ein Diagramm, das die Beziehung zwischen dem Verhältnis Aussparungsbreite/Aussparungstiefe und der Lotdehnung darstellt. Die Lotdehnung während des Leistungszyklus der Struktur, in dem das Verhältnis der Aussparungsbreite zu der Aussparungstiefe geändert wird, wurde bewertet. Jeder Wert gibt einen standardisierten Lotdehnungswert an, indem die Lotdehnung auf 1 gesetzt ist, wenn Aussparungsbreite/Aussparungstiefe = 1 ist. Wie es in 16(b) gezeigt ist, nimmt die Dehnung des Lots zu, wenn der Wert von Aussparungsbreite/Aussparungstiefe in dem Bereich abnimmt, in dem der Wert von Aussparungsbreite/Aussparungstiefe 2 oder weniger beträgt. Im Allgemeinen wird die Dehnung des Lots durch Erhöhen der Dicke des Lots verringert, aber die Wirkung kann nur durch Erhöhen der Tiefe der Aussparung nicht ausreichend erzielt werden. Um die Wirkung der Verringerung der Lotdehnung durch Bilden der Aussparung ausreichend zu erzielen, ist der Wert von Aussparungsbreite/Aussparungstiefe größer als 2. Wenn die Formen der Aussparung 3a und der Aussparung 4b aus der Richtung senkrecht zu der Elektrodenoberfläche des Halbleiterelements 1 betrachtet werden und wenn die Länge der Aussparung 4a und der Aussparung 4b in der Breitenrichtung parallel zu der Elektrodenoberfläche des Halbleiterelements 1 als W definiert ist und die Länge in der Tiefenrichtung als D definiert ist, ist W/D somit größer als 2 ausgebildet.
  • Hier tritt im Fall einer Leistungshalbleitervorrichtungsstruktur mit einseitiger Kühlung, wie sie in 6 dargestellt ist, dann, wenn der Chip Wärme erzeugt, eine Verzugsverformung in Richtung der Verringerung der Dehnung des Lots des Verbindungsmaterials 6 auf, wogegen in einer Leistungshalbleitervorrichtung mit einer doppelseitigen Kühlstruktur, die in dieser Ausführungsform beschrieben ist, eine Verformung auftritt, um die Dehnung des Lots des Verbindungsmaterials 6 zu erhöhen. Daher ist die Lotdehnung, wenn der Chip Wärme erzeugt, in der in dieser Ausführungsform dargestellten doppelseitigen Kühlstruktur größer. Daher wird steigt die Wirkung der Verringerung der Lotdehnung der Aussparung 3a, die in dem zweiten Leiter 3 bereitgestellt ist.
  • In dieser Ausführungsform ist der Fall dargestellt, in dem das Verbindungsmaterial Lot ist, es können jedoch auch andere Verbindungsmaterialien wie ein Sintermaterial verwendet werden.
  • [Zweite Ausführungsform]
  • 4 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die eine zweite Ausführungsform der Erfindung darstellt. Während der Herstellung einer Leistungshalbleitervorrichtung tritt ein Verzug aufgrund des Unterschieds in der Wärmeleitfähigkeit zwischen dem Isoliersubstrat 5 und dem Wärmeabführungsmaterial 8 auf. Aufgrund dieses Verzugs tritt die Verformung in dem Verbindungsmaterial 7 auf und das Verbindungsmaterial 7 wird möglicherweise zerstört. In dieser Ausführungsform ist, wie es in 4 gezeigt ist, eine Aussparung 8d auf einer Oberfläche 8b des Wärmeabführungselements 8 bereitgestellt auf der das Isoliersubstrat 5 montiert ist. Im Ergebnis wird die Dehnung durch Erhöhen der Dicke des Verbindungsmaterials (Lotdicke) an dem Ende des Verbindungsmaterials 7 verringert und die Zerstörung des Verbindungsmaterials 7 wird verhindert. Die Position, an der die Aussparung 8d bereitgestellt ist, kann außerhalb eines Schnittpunkts 8e mit einer Oberfläche 8b, an der das Isoliersubstrat des Wärmeabführungselements montiert ist, in der vertikalen Linie von dem Ende des zweiten Leiters 4 zu dem Wärmeabführungsmaterial 8 bereitgestellt sein. Ferner kann die Position, an der die Aussparung 8d bereitgestellt ist, außerhalb eines Schnittpunkts 8c zwischen der Linie 4b in einem Winkel von 45 Grad vom Ende des Leistungshalbleiterelements 1 und der Oberfläche 8b, an der das Isoliersubstrat des Wärmeabführungselements montiert ist, bereitgestellt sein. Mit einer solchen Konfiguration ist es möglich, eine Verschlechterung des Wärmewiderstands zu unterdrücken und eine hochzuverlässige Leistungshalbleitervorrichtung bereitzustellen.
  • [Dritte Ausführungsform]
  • In der ersten Ausführungsform ist ein Halbleiterelement 1 auf dem ersten Leiter 3 bereitgestellt, aber es können mehrere Halbleiterelemente 1 auf dem ersten Leiter 3 bereitgestellt sein. Infolgedessen kann die Länge in Breitenrichtung kleiner als die der Anordnung einer Halbleitervorrichtung mit Halbleiterelementen gemacht werden und es ist möglich, eine miniaturisiertere Leistungshalbleitervorrichtung zu schaffen.
  • Fig. 5 ist eine Querschnittsansicht einer
  • Leistungshalbleitervorrichtung, die diese Ausführungsform veranschaulicht. Wie es in 5 gezeigt ist, sind in dieser Ausführungsform der erste Leiter 3 und ein dritter Leiter 11 so verlötet, dass sie an dieselbe Oberfläche des Isoliersubstrats 5 angrenzen. In ähnlicher Weise sind der zweite Leiter 4 und ein vierter Leiter 12 mit dem ersten Leiter 4 verlötet. In einer solchen Leistungshalbleitervorrichtung können das Verbindungsmaterial 6 und ein Verbindungsmaterial 13 benachbarter Leiter vorstehen und sich gegenseitig überbrücken. Insbesondere wird im Fall des doppelseitigen Kühlmoduls beim Bilden des Dichtungsharzes 10 bei einer hohen Temperatur von beiden Seiten Druck ausgeübt, so dass das Verbindungsmaterial 6 und das Verbindungsmaterial 13 tendenziell vorstehen und überbrücken.
  • Daher sind in dieser Ausführungsform die Aussparung 3a, die Aussparung 4a, eine Aussparung 11a und eine Aussparung 12a an dem äußeren Umfangsabschnitt der Verbindungsfläche des ersten Leiters 3, des zweiten Leiters 4, des dritten Leiters 11 und des vierten Leiters 12 mit dem Isoliersubstrat 5 versehen. Infolgedessen fließt das von der Mitte nach außen extrudierte Lot in jede Aussparung, so dass verhindert werden kann, dass das Lot herausgedrückt wird. Daher ist es möglich zu verhindern, dass das Verbindungsmaterial 6 und das Verbindungsmaterial 13 der benachbarten Leiter vorstehen und überbrücken, und es ist möglich, die Zuverlässigkeit und die Montageeigenschaften zu verbessern.
  • [Vierte Ausführungsform]
  • In der ersten Ausführungsform, die in 1 gezeigt ist, wurde ein Beispiel der Leistungshalbleitervorrichtung mit der doppelseitigen Kühlstruktur beschrieben, bei der der erste Leiter 3 und der zweite Leiter 4 durch das Verbindungsmaterial 2 mit der Vorder- und Rückfläche des Leistungshalbleiterelements 1 verbunden sind und weiter außen das Isoliersubstrat 5 und das Wärmeabführungselement 8 durch das Verbindungsmaterial 6 und das Verbindungsmaterial 7 verbunden sind. Wie es in 6 gezeigt ist, kann es sich jedoch um eine Leistungshalbleitervorrichtung mit einer einseitigen Kühlstruktur handeln. Das Leistungshalbleiterelement 1 steht über das Verbindungsmaterial 2 mit dem zweiten Leiter 4 in Kontakt. Ferner ist das Leistungshalbleiterelement 1 über das Verbindungsmaterial 6 mit der ersten Leiterschicht 5b des Isoliersubstrats 5 verbunden und die zweite Leiterschicht 5c des Isoliersubstrats 5 ist mit dem Wärmeabführungselement 8 verbunden. Hier wird im Fall einer solchen Struktur der Unterschied des Wärmeausdehnungskoeffizienten zwischen dem ersten Leiter 1 und dem Isoliersubstrat 5 groß, so dass selbst dann, wenn die Leistungshalbleiterbauelement eine einseitige Kühlstruktur hat, die Dehnung des Verbindungsmaterials 6 groß ist.
  • Daher ist die Aussparung 4a um die Oberfläche des zweiten Leiters 4, die mit dem Isoliersubstrat 5 verlötet ist, bereitgestellt. Infolgedessen wird die Dicke des Verbindungsmaterials 6 an dem Umfangsabschnitt des zweiten Leiters 4 dicker als bei den anderen Abschnitten, so dass die Dehnung des Lots reduziert werden kann. Da ferner die Dicke des restlichen Lots mit Ausnahme der Aussparung 4a im Vergleich zum Umfang relativ dünn ist, kann ein Ermüdungsbruch des Lots verhindert werden, ohne den Wärmewiderstand zu erhöhen, und es kann eine hochzuverlässige Leistungshalbleitervorrichtung realisiert werden.
  • [Fünfte Ausführungsform]
  • 7 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die eine fünfte Ausführungsform der Erfindung darstellt. In der ersten Ausführungsform, die in 1 gezeigt ist, wurde ein Beispiel beschrieben, in dem die Form der Aussparung 3a und der Aussparung 4a, die um die mit dem Isoliersubstrat 5 des ersten Leiters 3 und des zweiten Leiters 4 verlötete Oberfläche herum bereitgestellt sind, eine Stufenform aufweist. Wenn die Form der Aussparung 3a und der Aussparung 4a die Stufenform ist, ist das Verbindungsmaterial 6 jedoch möglicherweise nicht bis zu der Ecke der Stufe eingefüllt und es kann ein Spalt erzeugt werden. Daher ist in dieser Ausführungsform, wie es in 7 gezeigt ist, die Form der Aussparung zu einer sich verjüngenden Form wie bei einer Aussparung 3e und einer Aussparung 4e ausgebildet. Das heißt, bei Betrachtung aus der Richtung senkrecht zu der Elektrodenoberfläche des Halbleiterelements 1 sind die Tiefen der Aussparung 3e und der Aussparung 4e so ausgebildet, dass sie auf der Seite größer sind, die weiter von der Seite entfernt ist, die näher an dem Halbleiterelement 1 liegt.
  • Durch Verjüngen der Aussparung 3e und der Aussparung 4e wird die Dicke des Lots innen dünner, was die Wärmeleitung beeinflusst, so dass die Wirkung auf den Wärmewiderstand geringer ist, als wenn die Aussparungen in Stufenform ausgebildet sind. Ferner kann die sich verjüngende Form im Vergleich zu der Stufenform leicht verarbeitet werden. Ferner ist es möglich zu verhindern, dass ein Spalt zwischen dem ersten Leiter 3 und dem Verbindungsmaterial 6 erzeugt wird und das Haftvermögen des Lots zu verringern.
  • Wie es in 17 gezeigt ist, kann bei Betrachtung der Form der Aussparung 3e und der Aussparung 4e aus der Richtung senkrecht zu der Elektrodenoberfläche des Halbleiterelements 1 dann, wenn die Länge in Breitenrichtung parallel zu der Elektrodenoberfläche des Halbleiterelements 1 in der Aussparung 3e und der Aussparung 4e als W definiert ist und die Länge in der Tiefenrichtung als D definiert ist, W/D größer als 2 gemacht werden. Infolgedessen wird die Dicke des Lötmaterials des Verbindungsmaterials 3 und des Verbindungsmaterials 6 dicker als die anderen Teile in dem Umfangsabschnitt des ersten Leiters 3 und des zweiten Leiters 4, so dass die Wirkung der Verringerung der Lotdehnung zu erwarten ist. Da ferner die Dicke des restlichen Lots mit Ausnahme der Aussparungen im Vergleich zum Umfang relativ dünn ist, kann ein Ermüdungsbruch des Lots verhindert werden, ohne den Wärmewiderstand zu erhöhen. Zudem ist es möglich zu verhindern, dass ein Spalt zwischen dem ersten Leiter 3 und dem Verbindungsmaterial 6 ausgebildet wird, und es kann eine hochzuverlässige Leistungshalbleitervorrichtung realisiert werden.
  • [Sechste Ausführungsform]
  • 8 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die die fünfte Ausführungsform der Erfindung veranschaulicht. In der ersten Ausführungsform, die in 1 gezeigt ist, wurden ein Beispiel beschrieben, bei dem die Form der Aussparung 3a und der Aussparung 4a, die um die mit dem Isoliersubstrat 5 des ersten Leiters 3 und des zweiten Leiters 4 verlötete Oberfläche herum bereitgestellt sind, eine Stufenform ist und an dem äußersten Umfang des ersten Leiters 3 und des zweiten Leiters 4 bereitgestellt ist. In dieser Ausführungsform, wie sie in 8 gezeigt ist, sind eine Wand 3f und eine Wand 4f an den äußersten Umfängen des ersten Leiters 3 und des zweiten Leiters 4 bereitgestellt. Auch in diesem Fall kann die Dehnung des Lots verringert werden, indem die Dicke des Lötmaterials des Verbindungsmaterials 6 dicker als die anderen Teile in den Umfangsabschnitten des ersten Leiters und des zweiten Leiters gemacht wird. Da ferner die Dicke des restlichen Lots mit Ausnahme der Aussparung 3a und der Aussparung 4a im Vergleich zum Umfang relativ dünn ist, kann ein Ermüdungsbruch des Lots verhindert werden, ohne den Wärmewiderstand zu erhöhen, und es kann eine hochzuverlässige Leistungshalbleitervorrichtung realisiert werden. Ferner können die Wand 3f und die Wand 4f so ausgebildet sein, dass mindestens ein Teil der Wand 3f und der Wand 4f mit der ersten Leiterschicht 5b in Kontakt kommt. Auf diese Weise ist es möglich zu verhindern, dass sich das Lot in der Nähe der Wand 3f und der Wand 4f ausbreitet, und ferner zu verhindern, dass das Lot herausgedrückt wird.
  • [Siebte Ausführungsform]
  • 9 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die die sechste Ausführungsform der Erfindung veranschaulicht. In der in 1 dargestellten Ausführungsform wurde die Struktur beschrieben, in der das Leistungshalbleiterelement 1 durch ein Verbindungsmaterial 2 mit dem ersten Leiter 3 und dem zweiten Leiter 4 verbunden ist, aber diese Ausführungsform ist auch auf eine Leistungshalbleitervorrichtung anwendbar, die parallel mit mehreren Chips angesteuert wird, wie es in 9 dargestellt ist. Insbesondere sind zwei oder mehr Leistungshalbleiterelemente 1 über das Verbindungsmaterial 2 mit dem ersten Leiter 3 und dem zweiten Leiter 4 verbunden. Infolgedessen kann die Breite in seitlicher Richtung verschmälert werden, so dass die Leistungshalbleitervorrichtung miniaturisiert werden kann. Auch in dieser Ausführungsform ist die Aussparung 4a um die Oberfläche des zweiten Leiters 4 bereitgestellt, die mit dem Isoliersubstrat 5 verlötet ist. Infolgedessen wird in dem Umfangsabschnitt des zweiten Leiters 4 die Dicke des Verbindungsmaterials 6 dicker als in den anderen Abschnitten, so dass die Dehnung des Lots verringert werden kann. Da ferner die Dicke des restlichen Lots mit Ausnahme der Aussparung im Vergleich zu dem Umfang relativ dünn ist, kann ein Ermüdungsbruch des Lots verhindert werden, ohne den Wärmewiderstand zu erhöhen, und es kann eine hochzuverlässige Leistungshalbleitervorrichtung realisiert werden.
  • Wenn die mehreren Leistungshalbleiterelemente 1 wie in dieser Ausführungsform mit dem ersten Leiter 3 und dem zweiten Leiter 4 verbunden sind, ist der Oberflächeninhalt des Verbindungsmaterials 6 größer als der in dem Fall, in dem das Leistungshalbleiterelement 1 einzeln ist. Da daher die Dehnung des Verbindungsmaterials 6 in dem Umfangsabschnitt des ersten Leiters 3 und des zweiten Leiters 4 groß wird, kann die Wirkung der Verringerung der Lotdehnung durch Bereitstellen der Aussparungen 3a und 4a stärker erwartet werden. Ferner wird durch Bereitstellen der mehreren Leistungshalbleiterelemente 1 die Wärmequelle verteilt und der Wärmewiderstand kann verringert werden. Selbst dann, wenn die Aussparung 3a und die Aussparung 4a, die in den Umfangsabschnitten des ersten Leiters 3 und des zweiten Leiters 4 bereitgestellt sind, an Positionen nahe den Chipenden ausgebildet sind, wird nur der äußerste Chip durch den Wärmewiderstand beeinflusst. Daher ist es im Vergleich zu dem Fall, in dem nur ein Leistungshalbleiterelement 1 vorhanden ist, aufgrund der Bereitstellung der Aussparung möglich, eine Erhöhung des Wärmewiderstands zu unterdrücken.
  • [Achte Ausführungsform]
  • Eine achte Ausführungsform gemäß der Erfindung wird unter Bezugnahme auf 18 beschrieben. 18 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß der achten Ausführungsform der Erfindung. Wie es in 18 gezeigt ist, kann in dieser Ausführungsform die Struktur so sein, dass die Wärmeabführungslamellen 9 direkt auf der zweiten Leiterschicht 5c bereitgestellt sind. In diesem Fall werden die Wärmeabführungslamellen 9 durch Lichtbogenschweißen oder dergleichen mit der zweiten Leiterschicht 5c zusammengefügt. Dadurch ist es möglich, die Größe und die Anzahl der Teile zu reduzieren.
  • [Neunte Ausführungsform]
  • Ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung wird unter Bezugnahme auf die 1 und 15 beschrieben. 15(a) bis 15(d) sind Diagramme, die einen Herstellungsprozess einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform der Erfindung darstellen.
  • Zunächst werden, wie es in 15(a) gezeigt ist, die Aussparungen 3a und 4a in dem ersten Leiter 3 und dem zweiten Leiter 4 bereitgestellt. Die Aussparung 3a und die Aussparung 4a werden beispielsweise durch Herausziehen gebildet. 14 ist eine Vorderansicht der Leistungshalbleitervorrichtung gemäß dieser Ausführungsform der Erfindung. Wie es in 14 gezeigt ist, kann durch Bereitstellen der Aussparung 3a und der Aussparung 4a entlang der Herausziehrichtung die Aussparung durch Herausziehen gebildet werden und die Herstellbarkeit wird verbessert.
  • Als Nächstes wird, wie es in 16(b) gezeigt ist, das Halbleiterelement 1 über das Verbindungsmaterial 2 mit dem ersten Leiter 3 und dem zweiten Leiter 4 verbunden. Der erste Leiter 3 und der zweite Leiter 4 bestehen beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium, einer Aluminiumlegierung oder dergleichen. Das Verbindungsmaterial 2 besteht aus einem Lötmaterial, einem Sintermaterial oder dergleichen.
  • Als Nächstes werden, wie es in 15(c) gezeigt ist, der erste Leiter 3 und der zweite Leiter 4 über das Verbindungsmaterial 6 mit der ersten Leiterschicht 5b des Isoliersubstrats 5 verbunden. In dem Isoliersubstrat 5 ist die erste Leiterschicht 5b auf einer Oberfläche des Isolierelements 5a angeordnet und die zweite Leiterschicht 5c auf der anderen Oberfläche angeordnet. Die Isoliersubstrate 5 auf beiden Seiten können gleichzeitig mit dem ersten Leiter 3 und dem zweiten Leiter 4 verbunden werden. Auf diese Weise kann die Symmetrie aufrechterhalten und die Verzugsverformung während der Montage unterdrückt werden.
  • Als Nächstes wird, wie es in 15(d) gezeigt ist, das Wärmeabführungselement 8 über das Verbindungsmaterial 7 mit dem Isoliersubstrat 5 verbunden. Zu diesem Zeitpunkt können die Wärmeabführungselemente 8 auf beiden Seiten gleichzeitig verbunden werden. Auf diese Weise ist es möglich, Verzugsverformung während der Montage zu unterdrücken. Die Wärmeabführungslamellen 9 werden auf der Oberfläche des Wärmeabführungselements 8 ausgebildet.
  • Schließlich werden, wie es in 1 gezeigt ist, die anderen Teile als die Wärmeabführungsfläche 8a, auf der die Wärmeabführungslamellen des Wärmeabführungselements 8 ausgebildet sind, mit dem Dichtungsharz 10 abgedichtet
  • In der oben beschriebenen Ausführungsform ist die Form der Wärmeabführungslamellen 9 des Wärmeabführungselements 8 eine Stiftlamelle, es können jedoch auch andere Formen wie eine gerade Lamelle und eine gewellte Lamelle verwendet werden. Ferner wird in der oben beschriebenen Ausführungsform ein Beispiel beschrieben, in dem das Dichtungsharz 10 das Wärmeabführungselement 8 enthält und die anderen Teile als die Wärmeabführungsfläche 8a abgedichtet sind, aber der Abschnitt bis zu dem Isoliersubstrat 5 kann mit Harz abgedichtet sein, wie es in 10 gezeigt ist, die eine Querschnittsansicht der Leistungshalbleitervorrichtung gemäß einer weiteren Ausführungsform der Erfindung ist. In diesem Fall kann die gleiche Wirkung erzielt werden, wenn die zweite Leiterschicht 5c des Isoliersubstrats 5 und das Wärmeabführungselement 8 verbunden sind. Wenn ferner die Dicke des Verbindungsmaterials 6 zu stark erhöht wird, verschlechtert sich das Haftvermögen des Harzes, wenn das Harz abgedichtet wird, und das Harz kann abgezogen werden. Daher ist ein Dichtungselement zum Abdichten des Isoliersubstrats 5, des ersten Leiters 3 und des Halbleiterelements 1 bereitgestellt und die Tiefen der Aussparungen 3a und 4a sind so ausgelegt, dass sie kleiner als die Länge der Seitenfläche des ersten Leiters sind 3 entlang der Tiefenrichtung sind. Dadurch kann eine Verschlechterung des Haftvermögens des Harzes verhindert werden.
  • Ferner wurde in der oben beschriebenen Ausführungsform eine fahrzeuginterne Leistungshalbleitervorrichtung, die an einem Elektrofahrzeug oder einem Hybridfahrzeug montiert ist, als Beispiel beschrieben, aber die Erfindung kann auf ähnliche Weise auf eine beliebige Leistungshalbleitervorrichtung angewendet werden, bei der der Leiter durch ein Verbindungsmaterial mit dem Leistungshalbleiterelement 1 verbunden ist, weiter mit einem Isoliersubstrat verbunden ist, und ein Wärmeabführungsabschnitt (Wärmeabführungsfläche) auf einer Oberfläche bereitgestellt ist, die sich von der Oberfläche unterscheidet, mit der die Leiter verbunden sind.
  • Bezugszeichenliste
    • 1
    Leistungshalbleiterelement
    2
    Verbindungsmaterial
    3
    Erster Leiter
    3a
    Aussparungsabschnitt
    3f
    Wand
    4
    Zweiter Leiter
    4a
    Aussparungsabschnitt
    4b
    45-Grad-Linie
    4c
    Verbindungsfläche des zweiten Leiters mit dem Isoliersubstrat 5
    4d
    Schnittpunkt
    4e
    Aussparungsabschnitt
    4f
    Wand
    5
    Isoliersubstrat
    5a
    Isolierelement
    5b
    Erste Leiterschicht
    5c
    Zweite Leiterschicht
    6
    Verbindungsmaterial
    7
    Verbindungsmaterial
    8
    Wärmeabführungselement
    8a
    Wärmeabführungsfläche
    9
    Wärmeabführungslamelle
    10
    Harzabdichtung
    11
    Dritter Leiter
    11a
    Aussparungsabschnitt
    12
    Vierter Leiter
    12a
    Aussparungsabschnitt
    13
    Verbindungsmaterial
    14
    Anschluss

Claims (14)

  1. Leistungsleistungshalbleitervorrichtung, die umfasst: ein erstes Isoliersubstrat (5), auf dem eine erste Leiterschicht (5b) auf einer Oberfläche angeordnet ist; einen ersten Leiter (3), der über ein erstes Verbindungsmaterial (6) mit der ersten Leiterschicht (5b) verbunden ist; und ein Halbleiterelement (1), das über ein zweites Verbindungsmaterial (2) mit dem ersten Leiter (3) verbunden ist, wobei bei Betrachtung aus einer Richtung senkrecht zu einer Elektrodenoberfläche des Halbleiterelements (1), der erste Leiter (3) einen Umfangsabschnitt aufweist, der größer als das Halbleiterelement (1) ausgebildet ist, in dem Umfangsabschnitt eine erste Aussparung (3a) so ausgebildet ist, dass eine Dicke des ersten Verbindungsmaterials (6) dicker als andere Abschnitte wird, und wenn in der ersten Aussparung (3a) eine Länge in einer Breitenrichtung parallel zu der Elektrodenoberfläche als W definiert ist und eine Länge in einer Tiefenrichtung als D definiert ist, W/D 2 oder mehr ist.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, die umfasst: einen zweiten Leiter (4), bei dem das Halbleiterelement (1) mit einer Oberfläche verbunden ist, die einer Oberfläche gegenüberliegt, mit der der erste Leiter (3) über ein viertes Verbindungsmaterial (2) verbunden ist; und ein zweites Isoliersubstrat (5), auf dem eine dritte Leiterschicht (5b) auf einer Oberfläche angeordnet ist, wobei bei Betrachtung aus einer Richtung senkrecht zu einer Elektrodenoberfläche des Halbleiterelements, der zweite Leiter (4) einen Umfangsabschnitt aufweist, der größer als das Halbleiterelement (1) ausgebildet ist, und in dem Umfangsabschnitt eine zweite Aussparung (4a) so ausgebildet ist, dass eine Dicke eines fünften Verbindungsmaterials (6) dicker als andere Abschnitte wird.
  3. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, wobei bei Betrachtung aus einer Richtung senkrecht zu einer Elektrodenoberfläche des Halbleiterelements (1) eine Tiefe der ersten Aussparung (3a) auf einer Seite, die weiter von dem Halbleiterelement (1) entfernt ist, größer ist als auf einer Seite, die näher an dem Halbleiterelement (1) liegt.
  4. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der erste Leiter (3) einen Vorsprung aufweist, der einen Seitenabschnitt der Aussparung (3a) auf einer Seite nahe einem Außenumfang des ersten Verbindungsmaterials bildet (6), und der Vorsprung mit dem ersten Verbindungsmaterial (6) in Kontakt kommt.
  5. Leistungshalbleitervorrichtung nach Anspruch 4, wobei der Vorsprung mit der ersten Leiterschicht (5b) in Kontakt kommt.
  6. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei bei Betrachtung aus einer Richtung senkrecht zu einer Elektrodenoberfläche des Halbleiterelements (1) die erste Aussparung in einem Bereich des Umfangsabschnitts ausgebildet ist, der nach außen durch einen Außenumfangs des ersten Leiters (3) und nach innen durch einen Abstand zu einem Ende des Halbleiterelements (1), welcher einer Dicke des ersten Leiters (3) entspricht, begrenzt wird.
  7. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Isoliersubstrat (5) eine zweite Leiterschicht (5c) aufweist, die auf einer anderen Oberfläche angeordnet ist, und ein Wärmeabführungsabschnitt (8) so bereitgestellt ist, dass er über ein drittes Verbindungsmaterial (7) mit der zweiten Leiterschicht (5c) verbunden ist.
  8. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei bei Betrachtung aus einer Anordnungsrichtung der ersten Leiterschicht (5b) und der zweiten Leiterschicht (5c) der Wärmeabführungsabschnitt (8) einen zweiten Umfangsabschnitt aufweist, der größer als der erste Leiter (3) ausgebildet ist, und eine dritte Aussparung in dem zweiten Umfangsabschnitt ausgebildet ist, um eine Dicke des dritten Verbindungsmaterials (7) dicker als andere Abschnitte zu machen.
  9. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Isoliersubstrat (5) eine zweite Leiterschicht (5c) aufweist, die auf einer anderen Oberfläche angeordnet ist, und die zweite Leiterschicht (5c) Lamellen zur Wärmeabführung aufweist.
  10. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der Umfangsabschnitt aus einer ersten Seite, auf der die erste Aussparung (3a) ausgebildet ist, und einer zweiten Seite, auf der keine Aussparung ausgebildet ist, besteht, und das Halbleiterelement (1) so angeordnet ist, dass ein Abstand von dem Halbleiterelement zu der ersten Seite kleiner ist als ein Abstand von dem Halbleiterelement zu der zweiten Seite.
  11. Leistungsleistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 10, die umfasst: ein Dichtungselement (10) zum Abdichten des Isoliersubstrats (5), des ersten Leiters (3) und des Halbleiterelements (1); wobei eine Tiefe der ersten Aussparung (3a) kleiner ist als eine Länge einer Seitenfläche des ersten Leiters (3) entlang der Tiefenrichtung.
  12. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei zwei oder mehr Halbleiterelemente (1) auf dem ersten Leiter (3) bereitgestellt sind.
  13. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung, das umfasst: einen ersten Schritt des Ausbildens einer ersten Aussparung (3a) in einem ersten Leiter (3) entlang einer Herausziehrichtung durch Herausziehen; einen zweiten Schritt des Anordnens einer ersten Leiterschicht (5b) eines Isoliersubstrats (5) in einer Oberfläche des ersten Leiters (3), an der die erste Aussparung (3a) ausgebildet ist, über ein erstes Verbindungsmaterial (6) und des Anordnens eines Halbleiterelements (1) in einer Oberfläche auf einer gegenüberliegenden Seite der Oberfläche, an der die erste Aussparung (3a) ausgebildet ist, über ein weiteres Verbindungsmaterial (2); und einen dritten Schritt des Schmelzens des ersten Verbindungsmaterials (6), so dass eine Dicke des ersten Verbindungsmaterials (6) in der ersten Aussparung (3a) dicker wird als das erste Verbindungsmaterial (6) in anderen Abschnitten.
  14. Verfahren zum Herstellen der Leistungshalbleitervorrichtung nach Anspruch 13, wobei in dem zweiten Schritt das Halbleiterelement (1) so angeordnet wird, dass ein Abstand von dem Halbleiterelement (1) zu der ersten Aussparung (3a) kleiner ist als ein Abstand von dem Halbleiterelement (1) zu einer Seite, auf der die Aussparung des ersten Leiters (3) nicht ausgebildet ist.
DE112019005234.9T 2018-11-21 2019-11-05 Leistungshalbleitervorrichtung Active DE112019005234B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-217859 2018-11-21
JP2018217859A JP7141316B2 (ja) 2018-11-21 2018-11-21 パワー半導体装置
PCT/JP2019/043182 WO2020105407A1 (ja) 2018-11-21 2019-11-05 パワー半導体装置

Publications (2)

Publication Number Publication Date
DE112019005234T5 DE112019005234T5 (de) 2021-07-01
DE112019005234B4 true DE112019005234B4 (de) 2022-12-22

Family

ID=70774002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019005234.9T Active DE112019005234B4 (de) 2018-11-21 2019-11-05 Leistungshalbleitervorrichtung

Country Status (5)

Country Link
US (1) US11967584B2 (de)
JP (1) JP7141316B2 (de)
CN (1) CN113039636A (de)
DE (1) DE112019005234B4 (de)
WO (1) WO2020105407A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108221A (ko) * 2020-02-25 2021-09-02 현대자동차주식회사 양면 냉각형 파워모듈
JP2022098587A (ja) * 2020-12-22 2022-07-04 日立Astemo株式会社 電気回路体および電力変換装置
JP2022153100A (ja) * 2021-03-29 2022-10-12 日立Astemo株式会社 パワー半導体装置
US20220352051A1 (en) * 2021-04-28 2022-11-03 Nidec Corporation Heat dissipation member and cooling device
CN114551381B (zh) * 2022-04-21 2022-07-08 合肥阿基米德电子科技有限公司 一种嵌入式双面散热mosfet模块封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2008282834A (ja) 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2012257369A (ja) 2011-06-08 2012-12-27 Hitachi Automotive Systems Ltd パワーモジュールおよびそれを用いた電力変換装置
DE102014113694A1 (de) 2013-09-24 2015-03-26 Infineon Technologies Ag Substrat, chipanordnung und verfahren zur herstellung davon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070907A (ja) 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
US9812377B2 (en) * 2013-09-04 2017-11-07 Mitsubishi Electric Corporation Semiconductor module and inverter device
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
WO2017119286A1 (ja) 2016-01-04 2017-07-13 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2018101664A (ja) 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
JP6874467B2 (ja) 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2008282834A (ja) 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2012257369A (ja) 2011-06-08 2012-12-27 Hitachi Automotive Systems Ltd パワーモジュールおよびそれを用いた電力変換装置
DE102014113694A1 (de) 2013-09-24 2015-03-26 Infineon Technologies Ag Substrat, chipanordnung und verfahren zur herstellung davon

Also Published As

Publication number Publication date
DE112019005234T5 (de) 2021-07-01
WO2020105407A1 (ja) 2020-05-28
JP2020088074A (ja) 2020-06-04
US20220013432A1 (en) 2022-01-13
JP7141316B2 (ja) 2022-09-22
US11967584B2 (en) 2024-04-23
CN113039636A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
DE112019005234B4 (de) Leistungshalbleitervorrichtung
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE102008016960B4 (de) Leistungshalbleitervorrichtung mit einem darin befestigten Modul
DE112014001487B4 (de) Halbleitermodul
DE102006009021B4 (de) Halbleiterbauelement mit Elektrodenteil
DE112014007285B4 (de) Halbleitermodul
DE10238037B4 (de) Halbleitereinrichtung mit Gehäuse und Halterung
DE102004021075B4 (de) Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE112013004552T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112016007432B4 (de) Halbleitervorrichtung, Invertereinheit und Automobil
DE112017007117B4 (de) Halbleitereinrichtung
DE112016005508B4 (de) Halbleitereinrichtung
DE112014005694T5 (de) Halbleitermodul
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112016005397B4 (de) Leistungs-halbleitereinheit
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP3555913B1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE112018006878T5 (de) Leistungshalbleitergerät
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final