DE102020204406A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102020204406A1
DE102020204406A1 DE102020204406.6A DE102020204406A DE102020204406A1 DE 102020204406 A1 DE102020204406 A1 DE 102020204406A1 DE 102020204406 A DE102020204406 A DE 102020204406A DE 102020204406 A1 DE102020204406 A1 DE 102020204406A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
wire
semiconductor
semiconductor device
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020204406.6A
Other languages
English (en)
Inventor
Hiroyuki MASUMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020204406A1 publication Critical patent/DE102020204406A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40157—Connecting the strap to a bond pad of the item
    • H01L2224/40159—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40477—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/40479—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding) on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/4814—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung umfasst ein Isolierungssubstrat (5), das eine Schaltungsstruktur (8) enthält, Halbleiterchips (10, 11), die auf der Schaltungsstruktur (8) montiert sind, einen Draht (14), der zwischen den Halbleiterchips (10, 11) und zwischen dem Halbleiterchip (11) und der Schaltungsstruktur (8) verbindet, und ein leitfähiges Material (15), das als mit dem Draht (14) integral ausgebildeter Leiter dient.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die für beliebige Situationen wie etwa eine Leistungserzeugung, Leistungsübertragung und effiziente Nutzung und Rückgewinnung von Energie verwendet wird.
  • Beschreibung der Hintergrundtechnik
  • In den meisten Leistungs-Halbleitervorrichtungen wird ein aus AI, Cu oder dergleichen bestehender Draht für eine Verbindung eines Halbleiterchips und einer Schaltungsstruktur und eine Verbindung einer Vielzahl von Halbleiterchips verwendet. Wenn jedoch die Halbleitervorrichtung verkleinert wird, wird die Anzahl an Drähten reduziert, was eine Zunahme der Stromdichte pro Draht und eine übermäßige Wärmeerzeugung von den Drähten zur Folge hat.
  • Die offengelegte japanische Patentanmeldung Nr. 2009-027041 offenbart zum Beispiel ein Verfahren zum Unterdrücken einer Stromdichte einer Verdrahtung. Ein in der offengelegten japanischen Patentanmeldung Nr. 2009-027041 beschriebenes Verdrahtungsverfahren ist ein Verfahren, das angewendet wird, wenn eine Vielzahl gestapelter Halbleiterchips miteinander verdrahtet wird. In diesem Verfahren wird auf einer seitlichen Oberfläche jedes der Vielzahl von Halbleiterchips ein Golddraht ausgebildet, und die Vielzahl von Halbleiterchips wird mit einer leitfähigen Paste miteinander verbunden.
  • Wenn jedoch das in der offengelegten japanischen Patentanmeldung Nr. 2009-027041 beschriebene Verfahren für eine Leistungs-Halbleitervorrichtung verwendet wird, in der ein Strom von einigen zehn Ampere bis einige hundert Ampere fließt, werden eine Verbindung eines Halbleiterchips und einer Schaltungsstruktur und eine Verbindung einer Vielzahl von Halbleiterchips nur mit einer leitfähigen Paste hergestellt, was eine Zunahme einer Impedanz der Verbindung des Halbleiterchips und der Schaltungsstruktur und eine Zunahme der Impedanz der Verbindung der Vielzahl von Halbleiterchips zur Folge hat. Überdies besteht eine Möglichkeit einer Trennung aufgrund einer schlechten Ausformung der ausgebildeten leitfähigen Paste oder eines schlechten Kontakts der ausgebildeten leitfähigen Paste mit einem Leiter, das heißt, einer schlechten Benetzung oder dergleichen, und infolgedessen verschlechtern sich die Charakteristiken eines Produkts, was wiederum leicht einen Mangel in der Produktqualität auftreten lässt.
  • ZUSAMMENFASSUNG
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Technik bereitzustellen, die eine Verkleinerung einer Halbleitervorrichtung ohne Beeinträchtigung der Zuverlässigkeit ermöglicht.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Isolierungssubstrat, eine Vielzahl von Halbleiterchips, einen Draht und einen Leiter. Das Isolierungssubstrat enthält eine Schaltungsstruktur. Halbleiterchips sind auf der Schaltungsstruktur montiert. Der Draht verbindet zwischen den Halbleiterchips und zwischen dem Halbleiterchip und der Schaltungsstruktur. Der Leiter ist integral mit dem Draht ausgebildet.
  • Da zusätzlich zum Draht der Leiter zwischen den Halbleiterchips und zwischen dem Halbleiterchip und der Schaltungsstruktur verbindet, ist es möglich, eine Stromdichte pro Draht zu reduzieren, und folglich ist es möglich, die Anzahl an Drähten zu reduzieren.
  • Da der Leiter zusätzlich zum Draht verbunden ist, ist es möglich, nicht nur eine Impedanz einer Verdrahtung für eine Verbindung zwischen den Halbleiterchips und zwischen dem Halbleiterchip und der Schaltungsstruktur, sondern auch eine Wahrscheinlichkeit einer Trennung zu reduzieren. Wie oben beschrieben wurde, ist es möglich, die Halbleitervorrichtung ohne Beeinträchtigung einer Zuverlässigkeit zu verkleinern.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform;
    • 2 ist eine Querschnittsansicht von in der Halbleitervorrichtung enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 3 ist eine Draufsicht der Halbleiterchips und der Umgebungen der Halbleiterchips;
    • 4 ist eine Querschnittsansicht von in einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 5 ist eine Draufsicht der Halbleiterchips und der Umgebungen der Halbleiterchips;
    • 6A und 6B sind Querschnittsansichten einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform, um ein Verfahren zum Herstellen der Halbleitervorrichtung zu beschreiben;
    • 7 ist eine Draufsicht von in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 8 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 9 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 10 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 11 ist eine Draufsicht der Halbleiterchips und der Umgebungen der Halbleiterchips ohne vorgesehenen Leiter;
    • 12 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 13 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips;
    • 14A und 14B sind Draufsichten einer Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform, um ein Verfahren zum Herstellen der Halbleitervorrichtung zu beschreiben; und
    • 15 ist eine Draufsicht von in einer Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Erste bevorzugte Ausführungsform>
  • Unter Bezugnahme auf die Zeichnungen wird im Folgenden eine erste bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform. 2 ist eine Querschnittsansicht von in der Halbleitervorrichtung enthaltenen Halbleiterchips und Umgebungen der Halbleiterchips, konkret eine vergrößerte Ansicht eines von einer gestrichelten Linie in 1 umgebenen Teilbereichs. 3 ist eine Draufsicht der Halbleiterchips und der Umgebungen der Halbleiterchips.
  • Wie in 1 gezeigt ist, ist die Halbleitervorrichtung ein Leistungsmodul und umfasst ein Gehäuse 1, eine Basisplatte 4, ein Isolierungssubstrat 5, Halbleiterchips 10, 11, einen Draht 14, ein leitfähiges Material 15, das als ein Leiter 20 dient, einen Signalanschluss 2, eine Elektrode 3, ein Gel 12 und eine Abdeckung 13.
  • Das Gehäuse 1 umfasst einen peripheren Wandteilbereich 1a mit einer rechtwinkligen Rahmenform in Draufsicht, der die Basisplatte 4, das Isolierungssubstrat 5, die Halbleiterchips 10, 11, den Draht 14 und das leitfähige Material 15 umgibt. Die Basisplatte 4 besteht aus Metall wie etwa Cu und ist in Draufsicht in einer rechtwinkligen Form ausgebildet. Die Basisplatte 4 ist an einer Bodenfläche des Gehäuses 1 so befestigt, um zu ermöglichen, dass eine obere Oberfläche des Isolierungssubstrats 5 teilweise freigelegt ist.
  • Das Isolierungssubstrat 5 ist an einer oberen Oberfläche der Basisplatte 4 mit einem Lot 9 befestigt und umfasst eine Keramikplatte 7, eine Schaltungsstruktur 8 und eine Metallstruktur 6. Die Schaltungsstruktur 8 ist auf einer oberen Oberfläche der Keramikplatte 7 ausgebildet, und die Metallstruktur 6 ist auf einer unteren Oberfläche der Keramikplatte 7 ausgebildet.
  • Die Halbleiterchips 10, 11 sind jeweils aus einem Halbleiter mit breiter Bandlücke wie etwa SiC gebildet und sind auf einer oberen Oberfläche der Schaltungsstruktur 8 mit dem zwischen den Halbleiterchips 10, 11 und der oberen Oberfläche der Schaltungsstruktur 8 angeordneten Lot 9 montiert. Der Halbleiterchip 10 ist beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT), und der Halbleiterchip 11 ist beispielsweise eine Diode.
  • Der Signalanschluss 2 und die Elektrode 3 sind am peripheren Wandteilbereich 1a des Gehäuses 1 angebracht. Der Draht 14 verbindet zwischen dem Halbleiterchip 10 und dem Signaldraht 2, zwischen den Halbleiterchips 10, 11, zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 und zwischen dem Halbleiterchip 11 und der Elektrode 3.
  • Das Gel 12 füllt ein Inneres des Gehäuses 1, um zu bewirken, dass ein Teil der oberen Oberfläche der Basisplatte 4, das Isolierungssubstrat 5, die Halbleiterchips 10, 11, der Draht 14 und das leitfähige Material 15 im Gel 12 eingekapselt sind. Die Abdeckung 13 ist an einem inneren peripheren Teilbereich eines oberen Endteilbereichs des peripheren Wandteilbereichs 1a des Gehäuses 1 angebracht.
  • Als Nächstes wird eine Beschreibung des leitfähigen Materials 15 gegeben. Wie in 2 und 3 gezeigt ist, ist das leitfähige Material 15 mit einer Vielzahl von Drähten 14 entlang den oberen Seiten in einer longitudinalen Richtung der Vielzahl von Drähten 14 integral ausgebildet, die zwischen den Halbleiterchips 10, 11 und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbinden. Das leitfähige Material 15 hat hierin einen niedrigeren linearen Ausdehnungskoeffizienten als die Drähte 14, was es möglich macht, eine Ausdehnung und Kontraktion der Drähte 14 zu unterdrücken, während die Halbleiterchips 10, 11 in Betrieb sind.
  • Als Nächstes wird eine Beschreibung eines Verfahrens zum Ausbilden des leitfähigen Materials 15 gegeben. Zunächst wird nach einem Bonden der Vielzahl von Drähten 14 mit einem Spender oder dergleichen eine leitfähige Paste auf obere Seiten in der longitudinalen Richtung der Drähte 14 aufgebracht. Dann wird beispielsweise die leitfähige Paste mittels einer Wärmebehandlung zum leitfähigen Material 15 ausgehärtet. Dies bewirkt, dass das leitfähige Material 15 die Vielzahl von Drähten 14 elektrisch verbindet.
  • Man beachte, dass, wenn Aluminiumdrähte für die Drähte 14 verwendet werden, eine Benetzbarkeit mit der leitfähigen Paste nicht gewahrt werden kann. Daher ist es vorzuziehen, einen Aluminiumdraht zu verwenden, der eine aus Al bestehende Basis und eine aus Ni oder Cu bestehende Beschichtung umfasst, wobei die Beschichtung um die Basis gelegt bzw. angebracht ist.
  • Eine Auswahl einer Kombination mit guter Benetzbarkeit (zum Beispiel eine Kombination einer aus Cu oder Au bestehenden Chipoberfläche und einer aus Lot bestehenden leitfähigen Paste) für ein Metall auf den Oberflächen der Halbleiterchips 10, 11 und die leitfähige Paste ermöglicht, dass die leitfähige Paste auf Umgebungen eines Verbindungsteilbereichs aufgebracht wird, wo die Halbleiterchips 10, 11 mit den Drähten 14 verbunden sind.
  • Wie oben beschrieben wurde, umfasst die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform das die Schaltungsstruktur 8 enthaltende Isolierungssubstrat 5, die Vielzahl von Halbleiterchips 10, 11, die auf der Schaltungsstruktur 8 montiert sind, und die Drähte 14, die zwischen den Halbleiterchips 10, 11 und zwischen den Halbleiterchips 11 und der Schaltungsstruktur 8 verbinden, und den mit den Drähten 14 integral ausgebildeten Leiter 20.
  • Da das als der Leiter 20 dienende leitfähige Material 15 zusätzlich zu den Drähten 14 zwischen den Halbleiterchips 10, 11 verbindet und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbindet, ist es möglich, eine Stromdichte pro Draht zu reduzieren, und somit ist es möglich, die Anzahl an Drähten 14 zu reduzieren.
  • Da das leitfähige Material 15 zusätzlich zu den Drähten 14 verbunden ist, ist es möglich, eine Impedanz der Verbindung zwischen den Halbleiterchips 10, 11 und eine Impedanz der Verbindung zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 zu reduzieren, und dies wiederum macht es möglich, die Wahrscheinlichkeit einer Trennung zu reduzieren. Wie oben beschrieben wurde, ist es möglich, die Halbleitervorrichtung ohne Beeinträchtigung einer Zuverlässigkeit zu verkleinern.
  • Da die Stromdichte sogar mit einer geringen Anzahl an Drähten 14 niedrig gehalten werden kann, ist es weiter möglich, einen Freiheitsgrad beim Entwurf der Halbleitervorrichtung zu erhöhen.
  • Da der Leiter 20 gebildet wird, indem die leitfähige Paste auf die Drähte 14 aufgebracht und ausgehärtet wird, ist es möglich, den Leiter 20 auf den Drähten 14 leicht auszubilden.
  • Wenn das leitfähige Material 15 auch nahe dem Verbindungsteilbereich ausgebildet wird, wo die Halbleiterchips 10, 11 mit dem Draht 14 verbunden sind, wird eine von den Halbleiterchips 10, 11 erzeugte Wärme durch das leitfähige Material 15 unmittelbar abgeleitet, und folglich ist es möglich, einen Effekt einer Unterdrückung einer Temperaturerhöhung unmittelbar nach der Wärmeerzeugung zu erzielen. Ferner ist es möglich, eine Leistungszyklus-(P/C)-Charakteristik im Hinblick auf die Zuverlässigkeit der Halbleitervorrichtung zu erhöhen.
  • Während die Halbleiterchips 10, 11 in Betrieb sind (wenn eine Temperaturänderung auftritt), wird auf jeweilige Grenzflächen der Halbleiterchips 10, 11 eine Spannung beaufschlagt; wenn aber das leitfähige Material 15 einen niedrigeren linearen Ausdehnungskoeffizienten als die Drähte 14 aufweist, ist es möglich, eine Ausdehnung und Kontraktion der Drähte 14 zu unterdrücken, während die Halbleiterchips 10, 11 in Betrieb sind, was ermöglicht, eine mechanische Spannung zu unterdrücken, die auf die Grenzflächen zwischen den Halbleiterchips 10, 11 und den Drähten 14 angewendet wird, und wiederum ermöglicht, die P/C-Charakteristik weiter zu verbessern.
  • <Zweite bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform beschrieben. 4 ist eine Querschnittsansicht der in der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und Umgebungen der Halbleiterchips 10, 11. 5 ist eine Draufsicht der Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der zweiten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in der ersten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 4 und 5 gezeigt ist, enthält in der zweiten bevorzugten Ausführungsform die Halbleitervorrichtung statt der Drähte 14 Flachdrähte 24. Die Flachdrähte 24 bestehen jeweils aus einem Verbundmaterial, das aus ungleichen Metallen wie etwa Al und Cu, die verbunden sind, besteht.
  • Das als der Leiter 20 dienende leitfähige Material 15 ist mit den Flachdrähten 24 entlang den oberen Seiten in einer longitudinalen Richtung der Flachdrähte 24, die zwischen den Halbleiterchips 10, 11 und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbinden, integral ausgebildet. Ein Verfahren zum Ausbilden des leitfähigen Materials 15 auf den Flachdrähten 24 ist das gleiche wie das Verfahren der ersten Ausführungsform, und somit wird keine Beschreibung des Verfahrens gegeben.
  • Wie oben beschrieben wurde, kann, da die Flachdrähte 24 in der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform genutzt werden, der gleiche Effekt wie in der ersten bevorzugten Ausführungsform erzielt werden.
  • <Dritte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform beschrieben. 6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform, um ein Verfahren zum Herstellen der Halbleitervorrichtung zu beschreiben. Konkret ist 6A eine Querschnittsansicht, die einen Prozess zum Aufbringen einer leitfähigen Paste 15a auf die Drähte 14 zeigt, die mit den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbunden sind. 6B ist eine Querschnittsansicht, die einen Prozess zum Ausbilden des Leiters 21 auf den mit den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbundenen Drähten 14 zeigt. 7 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der dritten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten und zweiten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugszeichen bezeichnet sind und folglich keine Beschreibung der Komponenten gegeben wird.
  • Wie in 6A, 6B und 7 gezeigt ist, umfasst in der dritten bevorzugten Ausführungsform der Leiter 21 das auf den Drähten 14 ausgebildete leitfähige Material 15 und ein an den Drähten 14 befestigtes, plattenförmiges leitfähiges Material 16, wobei das leitfähige Material 15 zwischen dem plattenförmigen Material 16 und den Drähten 14 angeordnet ist.
  • Der Leiter 21 ist mit den Drähten 14, die zwischen den Halbleiterchips 10, 11 und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbinden, integral ausgebildet. Konkret ist das leitfähige Material 15 auf Teilen der Drähte 14 ausgebildet, die die Halbleiterchips 10, 11 verbinden und den Halbleiterchip 11 und die Schaltungsstruktur 8 verbinden, wobei die Teile der Drähte 14 auf den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 gelegen sind. Das plattenförmige leitfähige Material 16 ist auf einer Vielzahl von leitfähigen Materialien 15 platziert und an der Vielzahl von Drähten 14 befestigt, wobei die Vielzahl leitfähiger Materialien 15 zwischen dem plattenförmigen Material 16 und der Vielzahl von Drähten 14 angeordnet ist.
  • Als Nächstes wird ein Verfahren zum Ausbilden des Leiters 21 beschrieben. Zunächst wird, wie in 6A gezeigt ist, nach einem Bonden der Vielzahl von Drähten 14, die zwischen den Halbleiterchips 10, 11 und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbinden, die leitfähige Paste 15a mit einem Spender 50 auf die Teile der Drähte 14 aufgebracht, die auf den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 gelegen sind. Als Nächstes wird, wie in 6B gezeigt ist, das plattenförmige leitfähige Material 16 auf den Drähten 14 platziert, wobei die leitfähige Paste 15a zwischen dem plattenförmigen Material 16 und den Drähten 14 angeordnet ist. Dann wird die leitfähige Paste 15a mittels beispielsweise einer Wärmebehandlung ausgehärtet, um zu bewirken, dass das plattenförmige leitfähige Material 16 an der Vielzahl von Drähten 14 befestigt wird, wobei das leitfähige Material 15 zwischen dem plattenförmigen leitfähigen Material 16 und der Vielzahl von Drähten 14 angeordnet ist, wobei sich die leitfähige Paste 15a in den Leiter 21 wandelt. Dies bewirkt eine elektrische Verbindung des Leiters 21 mit der Vielzahl von Drähten 14. Man beachte, dass die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform ferner den in den ersten und zweiten bevorzugten Ausführungsformen beschriebenen Leiter 20 enthalten kann.
  • Wie oben beschrieben wurde, umfasst in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform der Leiter 21 das auf den Drähten 14 ausgebildete leitfähige Material 15 und das an den Drähten 14 befestigte, plattenförmige leitfähige Material 16, wobei das leitfähige Material 15 zwischen dem plattenförmigen leitfähigen Material 16 und den Drähten 14 angeordnet ist. Dies macht es möglich, den gleichen Effekt wie in der ersten bevorzugten Ausführungsform zu erzielen. Man beachte, dass die Verwendung eines dicken plattenförmigen leitfähigen Materials, das als das plattenförmige leitfähige Material 16 dient, einen Effekt einer Reduzierung der Stromdichte, während die Halbleiterchips 10, 11 in Betrieb sind, erhöhen wird.
  • Da der Leiter 21 gebildet wird, indem die leitfähige Paste 15a auf die Drähte 14 aufgebracht wird, das plattenförmige leitfähige Material 16 auf den Drähten 14 platziert wird, wobei die leitfähige Paste 15a zwischen dem plattenförmigen leitfähigen Material 16 und dem Draht 14 angeordnet ist, und die leitfähige Paste 15a ausgehärtet wird, ist es möglich, den Leiter 21 auf den Drähten 14 leicht auszubilden.
  • <Vierte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform beschrieben. 8 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der vierten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis dritten bevorzugten Ausführungsformen beschrieben sind, mit den gleichen Bezugszeichen bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 8 gezeigt ist, ist in der vierten bevorzugten Ausführungsform ein Leiter 21 mit der Vielzahl parallel verbundener Halbleiterchips 10, 11 verbunden. Konkret sind drei Paare der Halbleiterchips 10, 11 parallel verbunden, und ein Leiter 21 ist mit den drei Paaren der Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbunden. Man beachte, dass ein Verfahren zum Ausbilden des Leiters 21 auf den Drähten 14 das gleiche wie das Verfahren in der dritten bevorzugten Ausführungsform ist und somit keine Beschreibung des Verfahrens gegeben wird.
  • Wie oben beschrieben wurde, kann in der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform, da eine Vielzahl von Paaren der Halbleiterchips 10, 11 parallel verbunden ist und die Vielzahl von Paaren der Halbleiterchips 10, 11 durch einen Leiter 21 miteinander verbunden ist, der gleiche Effekt wie in der dritten bevorzugten Ausführungsform erzielt werden.
  • <Fünfte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform beschrieben. 9 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der fünften bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis vierten bevorzugten Ausführungsformen beschrieben sind, mit den gleichen Bezugszeichen bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 9 gezeigt ist, ist in der fünften bevorzugten Ausführungsform ein Leiter mit je einem der Vielzahl von Paaren der Vielzahl von Halbleiterchips 10, 11, die parallel verbunden sind, verbunden. Konkret sind drei Paare von Halbleiterchips 10, 11 parallel verbunden, und drei Leiter 21 sind jeweils mit einem entsprechenden der drei Paare von Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbunden. Man beachte, dass ein Verfahren zum Ausbilden der Leiter 21 auf den Drähten 14 das gleiche wie das Verfahren in der dritten bevorzugten Ausführungsform ist und somit keine Beschreibung des Verfahrens gegeben wird.
  • Wie oben beschrieben wurde, kann in der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform, da die Leiter 21 jeweils mit einem entsprechenden der Vielzahl von Paaren der Halbleiterchips 10, 11, die parallel verbunden sind, verbunden sind, der gleiche Effekt wie in der dritten bevorzugten Ausführungsform erzielt werden.
  • <Sechste bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform beschrieben. 10 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. 11 ist eine Draufsicht der Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11, wobei kein Leiter 22 vorgesehen ist. Man beachte, dass in der sechsten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis fünften bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugszeichen bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 10 gezeigt ist, sind in der sechsten bevorzugten Ausführungsform Drähte 14, die zwischen einander benachbarten Halbleiterchips 10 und zwischen einander benachbarten Halbleiterchips 11 unter der Vielzahl von Paaren der Halbleiterchips 10, 11, die parallel verbunden sind, gelegen sind, durch den Leiter 22 miteinander elektrisch verbunden. Konkret ist der Leiter 22 mit dem Draht 14, der auf einem Halbleiterchip 10, 11 auf der Seite des anderen Halbleiterchips 10, 11 gelegen ist, und dem Draht 14, der auf dem anderen Halbleiterchip 10, 11 auf der Seite des einen Halbleiterchips 10, 11 gelegen ist, in benachbarten Halbleiterchips 10 und benachbarten Halbleiterchips 11 integral ausgebildet. Der Leiter 22 umfasst das leitfähige Material 15 (siehe 6) und ein plattenförmiges leitfähiges Material 17.
  • Um ein Überschwingen ohne einen vorgesehenen Leiter 22, wie in 11 gezeigt, zu unterdrücken, verbindet ein Draht 14a zur Unterdrückung eines Überschwingens drei Paare parallel verbundener Halbleiterchips 10. Jedoch ist es notwendig, einen Raum sicherzustellen, wo der Draht 14a zur Unterdrückung eines Überschwingens verbunden wird, was es schwierig macht, die Halbleitervorrichtung zu verkleinern.
  • Im Gegensatz dazu ist in der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform der Leiter 22 mit dem Draht 14, der in einem Halbleiterchip 10, 11 auf der Seite des anderen Halbleiterchips 10, 11 gelegen ist, und dem Draht 14, der im anderen Halbleiterchip 10, 11 auf der Seite des einen Halbleiterchips 10, 11 gelegen ist, in benachbarten Halbleiterchips 10, 11 integral ausgebildet.
  • Dies eliminiert den Bedarf an dem Raum, wo der Draht 14a zur Unterdrückung eines Überschwingens verbunden wird. Dies wiederum macht es möglich, die Halbleitervorrichtung zu verkleinern, selbst wenn Maßnahmen gegen Überschwingen ergriffen werden.
  • <Siebte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform beschrieben. 12 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der siebten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis sechsten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 12 gezeigt ist, entspricht die siebte bevorzugte Ausführungsform einer Kombination der fünften bevorzugten Ausführungsform und der sechsten bevorzugten Ausführungsform. Das heißt, in der siebten bevorzugten Ausführungsform sind die Leiter 21 jeweils mit einem entsprechenden der Vielzahl von Paaren der Halbleiterchips 10, 11, die parallel verbunden sind, verbunden, und die Drähte 14, die zwischen einander benachbarten Halbleiterchips 10 und zwischen einander benachbarten Halbleiterchips 11 unter der Vielzahl von Paaren der Halbleiterchips 10, 11, parallel verbunden sind, gelegen sind, durch die Leiter 22 miteinander elektrisch verbunden.
  • Wie oben beschrieben wurde, ist es, da die Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform die obige Konfiguration aufweist, möglich, sowohl den Effekt der fünften bevorzugten Ausführungsform als auch den Effekt der sechsten bevorzugten Ausführungsform zu erzielen.
  • <Achte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform beschrieben.
  • 13 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der achten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der achten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis siebten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 13 gezeigt ist, ist in der achten bevorzugten Ausführungsform die Vielzahl von Drähten 14 durchgehend und unter einem Winkel zueinander angeordnet, und der Leiter 21 ist mit der Vielzahl von Drähten 14 entlang der longitudinalen Richtung der Vielzahl durchgehend angeordneter Drähte 14 integral ausgebildet.
  • Wenn die Drähte 14 mit den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbunden werden, kann es notwendig sein, einen Winkel θ auszubilden. Wenn die Drähte 14 unter einem Winkel zueinander verbunden werden, um einen Kontakt zwischen den Drähten 14 und einem Drahtbonding-Werkzeug zu vermeiden, nimmt verglichen mit einer Konfiguration, in der kein Winkel ausgebildet wird, die Anzahl an Drähten 14 tendenziell ab, was die Stromdichte der Drähte 14 erhöhen kann.
  • Im Gegensatz dazu umfasst in der Halbleitervorrichtung gemäß der achten bevorzugten Ausführungsform der Draht 14 eine Vielzahl von Drähten 14, und die Vielzahl von Drähten 14 ist durchgehend und unter einem Winkel zueinander angeordnet, und der Leiter 21 ist mit der Vielzahl von Drähten 14 entlang der longitudinalen Richtung der Vielzahl durchgehend angeordneter Drähte 14 integral ausgebildet. Da der gleiche Effekt wie in der ersten bevorzugten Ausführungsform erzielt werden kann, kann die Stromdichte selbst mit einer geringen Anzahl an Drähten 14 niedrig gehalten werden.
  • <Neunte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform beschrieben. 14A und 14B sind Querschnittsansichten einer Halbleitervorrichtung gemäß der neunten bevorzugten Ausführungsform, um ein Verfahren zum Herstellen der Halbleitervorrichtung zu beschreiben. Konkret ist 14A eine Draufsicht, die einen Zustand zeigt, bevor das plattenförmige leitfähige Material 16 den Halbleiterchip 11 und die Schaltungsstruktur 8 verbindet. 14B ist eine Draufsicht, die einen Zustand zeigt, nachdem das plattenförmige leitfähige Material 16 den Halbleiterchip 11 und die Schaltungsstruktur 8 verbindet. Man beachte, dass in der neunten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis achten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 14B gezeigt ist, sind in der neunten bevorzugten Ausführungsform der Halbleiterchip 11 und die Schaltungsstruktur 8 durch das plattenförmige leitfähige Material 16 statt den Draht 14 verbunden.
  • Die Halbleitervorrichtung umfasst das die Schaltungsstruktur 8 enthaltende Isolierungssubstrat 5, die Vielzahl von Halbleiterchips 10, 11, die auf der Schaltungsstruktur 8 montiert sind, und das plattenförmige leitfähige Material 16, das zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbindet.
  • Als Nächstes wird ein Verfahren zum Verbinden des plattenförmigen leitfähigen Materials 16 beschrieben. Wie in 14A gezeigt ist, wird zuerst nach einem Bonden der Vielzahl von Drähten 14 der Leiter 21 in der gleichen Weise wie in der dritten bevorzugten Ausführungsform zwischen den Halbleiterchips 10, 11 ausgebildet. Wie in 14B gezeigt ist, wird als Nächstes nach einem Aufbringen der leitfähigen Paste auf den Verbindungsteilbereich, wo dazwischen der Halbleiterchip 11 und die Schaltungsstruktur 8 miteinander verbunden sind, das plattenförmige leitfähige Material 16 auf dem Verbindungsteilbereich platziert, wobei die leitfähige Paste zwischen dem plattenförmigen leitfähigen Material 16 und dem Verbindungsteilbereich angeordnet ist. Als Nächstes wird beispielsweise die leitfähige Paste durch zum Beispiel eine Wärmebehandlung ausgehärtet, wodurch das plattenförmige leitfähige Material 16 mit dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbunden wird.
  • Man beachte, dass anstelle des mit den Drähten 14 integral ausgebildeten Leiters 21 die Halbleiterchips 10, 11 durch den mit den Drähten 14 integral ausgebildeten Leiter 20 verbunden werden können. Weiter können die Halbleiterchips 10, 11 durch das plattenförmige leitfähige Material 16 statt den mit den Drähten 14 integral ausgebildeten Leiter 21 verbunden werden. Ferner können der Halbleiterchip 11 und die Schaltungsstruktur 8 durch den Leiter 20 oder den Leiter 21, der mit den Drähten 14 integral ausgebildet ist, verbunden werden, und die Halbleiterchips 10, 11 können durch das plattenförmige leitfähige Material 16 verbunden werden.
  • Wie oben beschrieben wurde, umfasst die Halbleitervorrichtung gemäß der neunten bevorzugten Ausführungsform das die Schaltungsstruktur 8 enthaltende Isolierungssubstrat 5, die Vielzahl von auf der Schaltungsstruktur 8 montierten Halbleiterchips 10, 11 und das plattenförmige leitfähige Material 16, das die Vielzahl von Halbleiterchips 10, 11 verbindet und den Halbleiterchip 11 und die Schaltungsstruktur 8 verbindet.
  • Dies macht es möglich, den gleichen Effekt wie in der ersten bevorzugten Ausführungsform zu erzielen. Da eine Verdrahtung in einem Layout, das die Verdrahtung unter Verwendung der Drähte 14 erschwert, angeordnet werden kann, ist es insbesondere möglich, den Freiheitsgrad beim Entwurf der Halbleitervorrichtung weiter zu erhöhen und die Halbleitervorrichtung zu verkleinern.
  • Das plattenförmige leitfähige Material 16 wird verbunden, indem die leitfähige Paste auf den Verbindungsteilbereich, wo dazwischen die Halbleiterchips 10, 11 miteinander verbunden sind, und den Verbindungsteilbereich, wo dazwischen der Halbleiterchip 11 und die Schaltungsstruktur 8 miteinander verbunden sind, aufgebracht wird, das plattenförmige leitfähige Material 16 auf den Verbindungsteilbereichen platziert wird, wobei die leitfähige Paste zwischen dem plattenförmigen leitfähigen Material 16 und den Verbindungsteilbereichen angeordnet ist, und die leitfähige Paste ausgehärtet wird. Das plattenförmige leitfähige Material 16 kann daher leicht mit dem Verbindungsteilbereich, wo dazwischen die Halbleiterchips 10, 11 miteinander verbunden sind, und dem Verbindungsteilbereich, wo dazwischen der Halbleiterchip 11 und die Schaltungsstruktur 8 miteinander verbunden sind, verbunden werden.
  • Ferner sind die Drähte 14, die zwischen den Halbleiterchips 10, 11 und zwischen dem Halbleiterchip 11 und der Schaltungsstruktur 8 verbinden, und der Leiter 20 oder der Leiter 21, der mit den Drähten 14 integral ausgebildet ist, vorgesehen. Daher erhöht eine Bereitstellung sowohl des plattenförmigen leitfähigen Materials 16 als auch des Leiters 20 oder des Leiters 21 weiter den Freiheitsgrad beim Entwurf der Halbleitervorrichtung.
  • <Zehnte bevorzugte Ausführungsform>
  • Als Nächstes wird eine Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform beschrieben. 15 ist eine Draufsicht der in der Halbleitervorrichtung gemäß der zehnten bevorzugten Ausführungsform enthaltenen Halbleiterchips 10, 11 und der Umgebungen der Halbleiterchips 10, 11. Man beachte, dass in der zehnten bevorzugten Ausführungsform die gleichen Komponenten, wie sie in den ersten bis neunten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet sind und somit keine Beschreibung der Komponenten gegeben wird.
  • Wie in 15 gezeigt ist, ist in der zehnten bevorzugten Ausführungsform ein plattenförmiges leitfähiges Material 16 mit den parallel verbundenen Halbleiterchips 10, 11 verbunden.
  • Konkret sind drei Paare Halbleiterchips 10, 11 parallel verbunden, und ein plattenförmiges leitfähiges Material 16 ist mit den drei Paaren Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbunden. Man beachte, dass ein Verfahren zum Verbinden des plattenförmigen Materials 16 das gleiche wie das Verfahren in der neunten bevorzugten Ausführungsform ist und folglich keine Beschreibung des Verfahrens gegeben wird.
  • Ferner kann wie in der neunten bevorzugten Ausführungsform beispielsweise zwischen zwei Paaren der Halbleiterchips 10, 11, die der Schaltungsstruktur 8 benachbart angeordnet sind, und zwischen den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 durch ein plattenförmiges leitfähiges Material 16 eine Verbindung ausgebildet werden, und zwischen dem verbleibenden Paar der Halbleiterchips 10, 11 kann durch den Leiter 20 oder den Leiter 21, der mit den Drähten 14 integral ausgebildet ist, eine Verbindung ausgebildet werden. Das heißt, ein plattenförmiges leitfähiges Material 16 und der Leiter 20 oder der Leiter 21 können gemeinsam vorhanden sein.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung gemäß der zehnten bevorzugten Ausführungsform die Vielzahl von Paaren der Halbleiterchips 10, 11 parallel verbunden und ist zwischen der Vielzahl von Paaren der Halbleiterchips 10, 11 und zwischen den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 durch ein plattenförmiges leitfähiges Material 16 eine Verbindung ausgebildet.
  • Die zwischen den Halbleiterchips 10, 11 und zwischen den Halbleiterchips 10, 11 und der Schaltungsstruktur 8 verbindenden Drähte 14 und der Leiter 20 oder der Leiter 21, der mit den Drähten 14 integral ausgebildet ist, sind ferner vorgesehen. Nach dem Obigen kann der gleiche Effekt wie in der neunten bevorzugten Ausführungsform erzielt werden.
  • Man beachte, dass die vorliegende Erfindung mittels einer beliebigen Kombination der bevorzugten Ausführungsformen innerhalb des Umfangs der vorliegenden Erfindung implementiert werden kann und jede der bevorzugten Ausführungsformen gegebenenfalls modifiziert oder weggelassen werden kann.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009027041 [0003, 0004]

Claims (17)

  1. Halbleitervorrichtung, aufweisend: ein Isolierungssubstrat (5), das eine Schaltungsstruktur (8) enthält; Halbleiterchips (10, 11), die auf der Schaltungsstruktur (8) montiert sind; einen Draht (14, 24), der zwischen den Halbleiterchips (10, 11) und zwischen dem Halbleiterchip (11) und der Schaltungsstruktur (8) verbindet; und einen Leiter (20, 21, 22), der mit dem Draht (14, 24) integral ausgebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Leiter (20, 21, 22) ferner nahe einem Verbindungsteilbereich ausgebildet ist, wo der Halbleiterchip (11) mit dem Draht (14) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Leiter (20, 21, 22) einen niedrigeren linearen Ausdehnungskoeffizienten als der Draht (14) aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Draht (14) eine aus AI geschaffene Basis und eine aus Ni oder Cu geschaffene Beschichtung aufweist, wobei die Beschichtung um die Basis angebracht ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der Leiter (20) ein leitfähiges Material (15) ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei der Draht (24) ein Flachdraht (24) ist.
  7. Halbleitervorrichtung nach Anspruch 1, wobei der Leiter (21, 22) ein auf dem Draht (14) ausgebildetes leitfähiges Material (15) und ein am Draht (14) befestigtes, plattenförmiges leitfähiges Material (16, 17) umfasst, wobei das leitfähige Material (15) zwischen dem plattenförmigen leitfähigen Material (16, 17) und dem Draht (14) angeordnet ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei eine Vielzahl von Paaren der Halbleiterchips (10, 11) parallel verbunden ist und ein Leiter (21) die Vielzahl von Paaren der Halbleiterchips (10, 11) verbindet.
  9. Halbleitervorrichtung nach Anspruch 1, wobei der Leiter (22) mit dem Draht (14), der auf einem Halbleiterchip (10, 11) auf der Seite des anderen Halbleiterchips (10, 11) gelegen ist, und dem Draht (14), der auf dem anderen Halbleiterchip (10, 11) auf der Seite des einen Halbleiterchips (10, 11) gelegen ist, in benachbarten Halbleiterchips (10, 11) integral ausgebildet ist, und der Leiter (22) ein auf dem Draht (14) ausgebildetes leitfähiges Material (15) und ein am Draht (14) befestigtes, plattenförmiges leitfähiges Material (17) umfasst, wobei das leitfähige Material (15) zwischen dem plattenförmigen leitfähigen Material (17) und dem Draht (14) angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 1, wobei der Draht (14) eine Vielzahl von Drähten (14) aufweist, die Vielzahl von Drähten (14) durchgehend und unter einem Winkel zueinander angeordnet ist, und der Leiter (21) mit der Vielzahl von Drähten (14) entlang einer longitudinalen Richtung der Vielzahl von durchgehend angeordneten Drähten (14) integral ausgebildet ist.
  11. Halbleitervorrichtung, aufweisend: ein Isolierungssubstrat (5), das eine Schaltungsstruktur (8) enthält; Halbleiterchips (10, 11), die auf der Schaltungsstruktur (8) montiert sind; und ein plattenförmiges leitfähiges Material (16), das zwischen den Halbleiterchips (10, 11) und zwischen den Halbleiterchips (10, 11) und der Schaltungsstruktur (8) verbindet.
  12. Halbleitervorrichtung nach Anspruch 11, wobei eine Vielzahl von Paaren der Halbleiterchips (10, 11) parallel verbunden ist und ein plattenförmiges leitfähiges Material (16) zwischen der Vielzahl von Paaren der Halbleiterchips (10, 11) und zwischen den Halbleiterchips (10, 11) und der Schaltungsstruktur (8) verbindet.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, ferner aufweisend: einen Draht (14), der zwischen den Halbleiterchips (10, 11) und zwischen dem Halbleiterchip (11) und der Schaltungsstruktur (8) verbindet, und einen Leiter (21), der mit dem Draht (14) integral ausgebildet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die Halbleiterchips (10, 11) jeweils aus einem Halbleiter mit breiter Bandlücke gebildet sind.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 5, wobei der Leiter (20) gebildet wird, indem eine leitfähige Paste auf den Draht (14) aufgebracht und ausgehärtet wird.
  16. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 7, wobei der Leiter (21, 22) gebildet wird, indem eine leitfähige Paste auf den Draht (14) aufgebracht wird, das plattenförmige leitfähige Material (16, 17) auf dem Draht (14) platziert wird, wobei die leitfähige Paste zwischen dem plattenförmigen Material (16, 17) und dem Draht (14) angeordnet ist, und die leitfähige Paste ausgehärtet wird.
  17. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 11, wobei das plattenförmige leitfähige Material (16) verbunden wird, indem eine leitfähige Paste auf einen Verbindungsteilbereich, wo dazwischen die Halbleiterchips (10, 11) miteinander verbunden sind, und einen Verbindungsteilbereich, wo dazwischen der Halbleiterchip (11) und die Schaltungsstruktur (8) miteinander verbunden sind, aufgebracht wird, das plattenförmige leitfähige Material (16) auf den Verbindungsteilbereichen platziert wird, wobei die leitfähige Paste zwischen dem plattenförmigen leitfähigen Material (16) und den Verbindungsteilbereichen angeordnet ist, und die leitfähige Paste ausgehärtet wird.
DE102020204406.6A 2019-04-12 2020-04-06 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE102020204406A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-076289 2019-04-12
JP2019076289A JP7195208B2 (ja) 2019-04-12 2019-04-12 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102020204406A1 true DE102020204406A1 (de) 2020-10-15

Family

ID=72613709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020204406.6A Pending DE102020204406A1 (de) 2019-04-12 2020-04-06 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11532590B2 (de)
JP (1) JP7195208B2 (de)
CN (1) CN111816633B (de)
DE (1) DE102020204406A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952824B2 (ja) * 2020-04-06 2021-10-27 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置
JP2022165097A (ja) * 2021-04-19 2022-10-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7282147B1 (ja) * 2021-12-01 2023-05-26 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877885A (en) * 1970-12-02 1975-04-15 Texas Instruments Inc Copper-clad aluminum wire and method of making
JPS5697655A (en) 1980-01-09 1981-08-06 Nippon Denso Co Ltd Power transmission
JPS6097655A (ja) * 1983-11-02 1985-05-31 Hitachi Ltd ボンデイング用ワイヤ
US7084656B1 (en) * 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US6727579B1 (en) * 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP2000243778A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US20020113322A1 (en) * 2000-06-12 2002-08-22 Shinichi Terashima Semiconductor device and method to produce the same
JP3590603B2 (ja) * 2000-11-02 2004-11-17 新日本製鐵株式会社 半導体装置およびその製造方法
US20020024134A1 (en) * 2000-08-28 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20060189119A1 (en) * 2005-01-24 2006-08-24 Michael Jin Encapsulation of circuit components to reduce thermal cycling stress
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
JP5110996B2 (ja) 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置の製造方法
US7956469B2 (en) * 2007-07-27 2011-06-07 Nichia Corporation Light emitting device and method of manufacturing the same
JP2009071156A (ja) * 2007-09-14 2009-04-02 Toshiba Corp 半導体装置及びその製造方法
JP4886899B2 (ja) * 2009-03-17 2012-02-29 新日鉄マテリアルズ株式会社 半導体用ボンディングワイヤ
JP2010283053A (ja) 2009-06-03 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
US9461023B2 (en) * 2011-10-28 2016-10-04 Bridgelux, Inc. Jetting a highly reflective layer onto an LED assembly
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
DE102012208251A1 (de) 2012-05-16 2013-11-21 Robert Bosch Gmbh Elektrische Kontaktierung für Halbleiter
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP6305302B2 (ja) 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
SG10201509634UA (en) * 2015-11-23 2017-06-29 Heraeus Oriental Hitec Co Ltd Coated wire
DE112017007430T5 (de) 2017-04-12 2020-01-16 Mitsubishi Electric Corporation Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät
JP6865838B2 (ja) * 2017-09-04 2021-04-28 三菱電機株式会社 半導体モジュール及び電力変換装置
US10629562B2 (en) * 2017-12-29 2020-04-21 Texas Instruments Incorporated Integrated circuit packaging
US20190385969A1 (en) * 2018-06-14 2019-12-19 The Charles Stark Draper Laboratory, Inc. Coaxial wire
US20200203243A1 (en) * 2018-12-19 2020-06-25 Texas Instruments Incorporated Universal leaded/leadless chip scale package for microelecronic devices

Also Published As

Publication number Publication date
JP7195208B2 (ja) 2022-12-23
US20200328178A1 (en) 2020-10-15
CN111816633B (zh) 2024-06-11
US11532590B2 (en) 2022-12-20
CN111816633A (zh) 2020-10-23
JP2020174156A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
DE112014005415B4 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE212018000087U1 (de) Halbleitervorrichtung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102019112935B4 (de) Halbleitermodul
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE212021000169U1 (de) Halbleiterbauteil
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017002198T5 (de) Halbleitereinrichtung
DE102017207727B4 (de) Halbleiteranordnung
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE112019005844T5 (de) Halbleiterbauteil
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102019112936A1 (de) Halbleitermodul
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE212021000205U1 (de) Halbleiterbauteil
DE112021004922T5 (de) Halbleiterbauelement
DE102017106174A1 (de) Leistungswandlungsvorrichtung und Verfahren zum Herstellen derselben
DE102021200017A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE102020123717A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence