JP2000243778A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000243778A
JP2000243778A JP4249999A JP4249999A JP2000243778A JP 2000243778 A JP2000243778 A JP 2000243778A JP 4249999 A JP4249999 A JP 4249999A JP 4249999 A JP4249999 A JP 4249999A JP 2000243778 A JP2000243778 A JP 2000243778A
Authority
JP
Japan
Prior art keywords
wires
substrate
semiconductor element
wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4249999A
Other languages
English (en)
Inventor
Toshie Nakagawa
とし江 中川
Norihiro Kurihara
紀泰 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4249999A priority Critical patent/JP2000243778A/ja
Publication of JP2000243778A publication Critical patent/JP2000243778A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【課題】ワイヤーの自己、相互インダクタンスを低減し
た半導体装置の構造およびその製造方法を提供すること
を目的とする。 【解決手段】Ａｕからなるワイヤー４a、４bは基板１上
に形成された半導体素子２上の電極パッド３に接続して
いる。ワイヤー４a、４bの他端は基板１に形成された同
一電位の配線部と接続している。ワイヤー４a、４b間に
はＡｕからなる導電性膜５が形成されている。半導体素
子２上にはポリイミドから成る絶縁膜６を電極パッド３
と接して形成している。基板１上にはＳｉＯ２から成る
絶縁膜を形成している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ワイヤーのインダ
クタンスを低減する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の高密度化、小型化に伴い、
ワイヤーはパッケージ内部に密集して形成される。ワイ
ヤーの密集によりワイヤー間でのショートや、樹脂封止
の際のワイヤーフローが発生する。ワイヤー間でのショ
ートを防止するために、隣接するワイヤーのループ高さ
の調整が行われている（特開平６−３０２６３８）。ま
た、ワイヤーフローを防止するために、ワイヤー間にワ
イヤーの変形を防止するための連結部材が形成されてい
る（特開平５−２５９２０８）。ワイヤーボンディング
の際にはワイヤーのインダクタンス成分を考慮する必要
がある。ワイヤーのインダクタンス成分の増大が、ワイ
ヤー内の信号速度の低下の原因になるためである。1本
のワイヤー内のインダクタンス成分を低減するために、
従来のワイヤーは半導体素子上の電極パッドに複数形成
していた。図４はその半導体装置の概略を示している。
Ａｕから成る電極パッド２３は基板２１上に形成された
半導体素子２２上に形成されている。電極パッド２３に
一端を接続したワイヤー２４は他方の一端を基板２１の
配線部と接続している。一つの電極パッド２３と基板２
１の配線部との間には複数本のワイヤーが接続してい
る。半導体装置は他に、半導体素子２２上の電極パッド
形成部以外の部分にポリイミドから成る絶縁膜２６と、
複数のワイヤー及び半導体素子２２を封止するためのポ
ッティング樹脂（図示せず）を有している。ワイヤーを
複数形成することにより、ワイヤー１本に対するインダ
クタンス成分を小さくすることができる。この半導体装
置の製造方法はまず、基板２１上に、Ａｕから成る電極
パッド２３の形成された半導体素子２２を形成し、電極
パッド２３と、基板２１の配線部をワイヤーボンディン
グ装置を用いて複数のワイヤー２４で接続する。半導体
装置上で電極パッド２３以外の部分にポリイミドの絶縁
膜２６を形成する。基板部分はポッティング剤に浸し、
加熱固化により形成される絶縁膜で覆う。
【０００３】
【発明が解決しようとする課題】しかしながらワイヤー
の複数の形成は、ワイヤー１本に対する自己インダクタ
ンス成分を低減するが、ワイヤー間の相互インダクタン
ス成分を増加することになる。従ってワイヤー間の相互
インダクタンス成分を低減するためにリボンワイヤーの
利用が考えられる。リボンワイヤーは線状のワイヤーに
比べて複数形成する必要がなく、自己、相互インダクタ
ンス成分共に低減できる。ところがリボンワイヤーはボ
ンディングの際ねじれやすく、電極パッドに接着しづら
い等、製造工程に問題を持つ。そこで、本発明はワイヤ
ーの自己、相互インダクタンス成分を低減した半導体装
置の構造と、ワイヤーの容易な製造方法を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】本発明における半導体装
置は、基板と、前記基板上の一部にマウントされた半導
体素子と、前記半導体素子上の一部に形成された電極
と、前記基板に形成された同一電位の配線部と前記電極
に両端が接続している二つ以上のワイヤーと、前記ワイ
ヤーの周囲に形成され、隣り合う前記ワイヤー間を接続
する導電性膜とを具備することを特徴とする。また、基
板と、前記基板上の一部にマウントされた半導体素子
と、前記半導体素子上の一部に形成された電極と、前記
基板に形成された同一電位の配線部と前記電極に両端が
接続している二つ以上のワイヤーと、前記特定のワイヤ
ーの周囲に形成され、隣り合う前記特定のワイヤー間を
接続する導電性膜とを具備することを特徴とする。本発
明における半導体装置の製造方法は、基板上の一部に半
導体素子をマウントする工程と、前記半導体素子上の一
部に電極を形成する工程と、前記基板の配線部と前記電
極にワイヤー端を接続する工程と、前記ワイヤーを核と
して導電体を成長させ、隣り合うワイヤー間を接続する
導電性膜を形成する工程とを具備することを特徴とす
る。また、基板上の一部に半導体素子をマウントする工
程と、前記半導体素子上の一部に電極を形成する工程
と、前記基板の配線部と前記電極にワイヤー端を接続す
る工程と、前記ワイヤーに流体の導電体を滴下して、隣
り合うワイヤー間を接続する導電性膜を形成する工程と
を具備することを特徴とする。
【０００５】このように本発明において、ワイヤー間に
導電性膜を形成することにより、ワイヤーの自己、相互
インダクタンスを低減することができる。また、製造方
法も容易である。
【０００６】
【発明の実施の形態】以下、本発明の詳細を図示の実施
例によって説明する。図１は本発明の第一の実施例にお
ける半導体装置の概略構造を示している。図２は図１の
Ａ−Ａ’断面を示している。半導体装置は基板１上に半
導体素子２を形成し、半導体素子２上にＡｕから成る複
数の電極パッドを形成している。一つの電極パッド３に
はＡｕからなるワイヤー４a、４bが接続され、ワイヤー
４a、４bの他端は基板１に形成された同一電位の配線部
と接続している。ワイヤー４a、４bの周囲にはＡｕから
なる導電性膜５が形成され、ワイヤー４a、４b間は導電
性膜5により接続されている。半導体素子２上にはポリ
イミドから成る絶縁膜６を電極パッド３と接して形成し
ている。基板１上にはＳｉＯ２から成る絶縁膜（図示せ
ず）を形成している。ワイヤー４a、４b間に導電性膜５
を形成することにより、ワイヤーの自己、相互インダク
タンス成分を低減することができる。本発明の第一の実
施例における半導体装置の第一の製造方法について詳し
く説明する。半導体素子２を基板１上にマウントし、半
導体素子２上の一部に約１００μｍ角のＡｕ電極パッド
を４個形成する。一つの電極パッド３にワイヤーボンデ
ィング装置を用いて、ワイヤー４a、４bを形成する。ワ
イヤー４a、４bの他端は基板に形成された同一電位の配
線部分に形成する。形成されたワイヤー４a、４bを核と
してＡｕ電解メッキを行い、ワイヤー４a、４bの周囲に
Ａｕから成る導電性膜５を形成する。ワイヤー４a、４b
と電解溶液中の電極とをそれぞれの端子に接続して電位
を与えることにより、Ａｕがワイヤー４a、４b及び電極
パッド３上に析出して成長する。このメッキ工程はワイ
ヤー４a、４bの周囲に成長した導電性膜５が、ワイヤー
４a、４b間で接続されるまで行われる。半導体素子２上
には、ポリイミドから成る絶縁膜６を電極パッドと接し
て形成する。基板１上はポッティング剤に浸し、加熱固
化してＳｉＯ２から成る絶縁膜（図示せず）を形成す
る。電解メッキを行うことにより、導電性膜５は容易に
形成することができる。
【０００７】次に本発明の第一の実施例における半導体
装置の第二の製造方法を説明する。図１において、基板
１、半導体素子２、電極パッド３、ワイヤー４ａ、４
b、ポリイミド絶縁膜６、ＳｉＯ２絶縁膜（図示せず）
の製造方法は第一の製造方法と同様であるため、説明を
省略する。導電性膜５はワイヤーにペースト状の導電体
を滴下して成膜する。まず、ワイヤー４a、４bの上部に
ペースト状のＡｕ導電体を滴下する。Ａｕ導電体はワイ
ヤーを伝わり、表面張力によってワイヤー４a、４bの周
囲に成膜され、ワイヤー４a、４bがＡｕ導電体により接
続される。その後、加熱固化を行い導電性膜５は形成さ
れる。本実施例に用いた電極パッド及びワイヤーの個数
はこの限りではなく、複数形成してもよい。また、絶縁
膜はＳｉＯ２を用いたが、他の絶縁膜を用いることも可
能である。上述の基板は配線基板や絶縁性のパッケージ
フレームを用いている。次に本発明の第二の実施例にお
ける半導体装置について説明する。図３は本発明の第二
の実施例による半導体装置の概略構造を示している。基
板１１、半導体素子１２、電極パッド１３、ワイヤー１
４、ポリイミド絶縁膜１６、ＳｉＯ２絶縁膜（図示せ
ず）の構造は第一の実施例と同様である。第二の実施例
の半導体装置はワイヤー１４a、１４a’間、１４b、１
４b’間にのみＡｕ導電性膜１５を形成している点で、
第一の実施例と異なる。導電性膜１５の形成されたワイ
ヤー１４a、１４a’、１４b、１４b’及び電極パッド１
３a、１３bのみ自己、相互インダクタンス成分は低減さ
れる。特定の部分にのみ導電性膜を形成することによ
り、ワイヤーのインダクタンス成分を制御することがで
き、ゲイン調整をすることが可能となる。
【０００８】本実施例に用いた電極パッド及びワイヤー
の個数はこの限りではなく、複数形成してもよい。ま
た、絶縁膜はＳｉＯ２を用いたが、他の絶縁膜を用いる
ことも可能である。上述の基板は配線基板や絶縁性のパ
ッケージフレームを用いている。本発明における第二の
実施例の半導体装置の製造方法は第一の実施例の製造方
法と同様であるため、説明を省略する。
【０００９】
【発明の効果】本発明の半導体装置において、導電性膜
を形成することによりワイヤーの自己、相互インダクタ
ンス成分を低減できる。また、容易に導電性膜を形成す
ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例に係わる半導体装置の概
略構造を示す図、
【図２】本発明の第一の実施例に係わる半導体装置の構
造を示す断面図、
【図３】本発明の第二の実施例に係わる半導体装置の概
略構造を示す図、
【図４】従来の半導体装置の概略構造を示す図。
【符号の説明】
１…基板 ２…半導体素子 ３…電極パッド ４ａ、４b…ワイヤー ５…導電性膜 ６…絶縁膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基板と、 前記基板上の一部にマウントされた半導体素子と、前記
    半導体素子上の一部に形成された電極と、前記基板に形
    成された同一電位の配線部と前記電極に両端が接続して
    いる二つ以上のワイヤーと、前記ワイヤーの周囲に形成
    され、隣り合う前記ワイヤー間を接続する導電性膜と、
    を具備することを特徴とする半導体装置。
  2. 【請求項２】基板と、 前記基板上の一部にマウントされた半導体素子と、前記
    半導体素子上の一部に形成された電極と、前記基板に形
    成された同一電位の配線部と前記電極に両端が接続して
    いる二つ以上のワイヤーと、前記特定のワイヤーの周囲
    に形成され、隣り合う前記特定のワイヤー間を接続する
    導電性膜と、を具備することを特徴とする半導体装置。
  3. 【請求項３】基板上の一部に半導体素子をマウントする
    工程と、前記半導体素子上の一部に電極を形成する工程
    と、前記基板の配線部と前記電極にワイヤー端を接続す
    る工程と、前記ワイヤーを核として導電体を成長させ、
    隣り合うワイヤー間を接続する導電性膜を形成する工程
    と、を具備することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】基板上の一部に半導体素子をマウントする
    工程と、前記半導体素子上の一部に電極を形成する工程
    と、前記基板の配線部と前記電極にワイヤー端を接続す
    る工程と、前記ワイヤーに流体の導電体を滴下して、隣
    り合うワイヤー間を接続する導電性膜を形成する工程
    と、を具備することを特徴とする半導体装置の製造方
    法。
JP4249999A 1999-02-22 1999-02-22 半導体装置及びその製造方法 Pending JP2000243778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4249999A JP2000243778A (ja) 1999-02-22 1999-02-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4249999A JP2000243778A (ja) 1999-02-22 1999-02-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000243778A true JP2000243778A (ja) 2000-09-08

Family

ID=12637769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4249999A Pending JP2000243778A (ja) 1999-02-22 1999-02-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000243778A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174156A (ja) * 2019-04-12 2020-10-22 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174156A (ja) * 2019-04-12 2020-10-22 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN111816633A (zh) * 2019-04-12 2020-10-23 三菱电机株式会社 半导体装置及半导体装置的制造方法
US11532590B2 (en) 2019-04-12 2022-12-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
JP2799850B2 (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
KR20020051934A (ko) 리드-온-칩 반도체 패키지를 위한 볼 그리드 기판
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
US20050173794A1 (en) High density direct connect LOC assembly
JPH0321047A (ja) カプセル封じされた半導体パツケージ
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JP2007115798A (ja) カーボンナノチューブパッド及び電子デバイス
JP2000243778A (ja) 半導体装置及びその製造方法
TWI379396B (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPS6143436A (ja) ボンデイング方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2518575B2 (ja) 半導体チップ封止方法
JP2990120B2 (ja) 半導体装置
JPH0439231B2 (ja)
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH07183425A (ja) 半導体装置とその製造方法
JPH0684991A (ja) 半導体装置
JPS6372143A (ja) 集積回路装置
JPS61272941A (ja) 半導体基板の結合方法
KR970005715B1 (ko) 반도체 장치 및 그 제조 방법
KR100215112B1 (ko) 반도체 팩키지
JP2777345B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606